CN110718479A - 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法 - Google Patents

一种改善高阈值电压器件非对称端鸟嘴缺陷的方法 Download PDF

Info

Publication number
CN110718479A
CN110718479A CN201910938112.4A CN201910938112A CN110718479A CN 110718479 A CN110718479 A CN 110718479A CN 201910938112 A CN201910938112 A CN 201910938112A CN 110718479 A CN110718479 A CN 110718479A
Authority
CN
China
Prior art keywords
beak
silicon
voltage device
silicon nitride
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910938112.4A
Other languages
English (en)
Other versions
CN110718479B (zh
Inventor
李刚
曹坚
张亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201910938112.4A priority Critical patent/CN110718479B/zh
Publication of CN110718479A publication Critical patent/CN110718479A/zh
Application granted granted Critical
Publication of CN110718479B publication Critical patent/CN110718479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

本发明提供一种改善高阈值电压器件非对称端鸟嘴缺陷的方法，提供设有STI区的硅基底，在硅基底上形成氧化硅层；在STI区上及氧化硅层上形成一氮化硅层；刻蚀氮化硅层和氧化硅层，将一部分硅基底上以及STI区一侧的一部分暴露出来；沿暴露出来的STI区的一侧以及STI区上剩余氮化硅层的侧壁刻蚀该STI区，形成凹槽；对硅基底进行非晶化处理；在进行了非晶化处理的硅基底区域以及凹槽中形成HVOX层；将剩余的氮化硅层去除。本发明通过对硅基底进行Si离子注入，破坏Si‑Si键，进而打散基底Si的晶体结构，减小通道效应，从而提高ISSG氧化速度，缩短HVOX工艺时间，同时通过增加阻挡层氮化硅的厚度，来限制氧化硅的侧向生长，改善鸟嘴缺陷。

Description

一种改善高阈值电压器件非对称端鸟嘴缺陷的方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种改善高阈值电压器件非对称端鸟嘴缺陷的 方法。
背景技术
现有工艺是采用ISSG方式，裸露的硅均与氧发生反应，同时在高温下，氧原子会向Si 层内部渗透氧化，而这种方式导致生成的氧化膜会由于挤压而在高阈值电压器件端形成类似 于鸟嘴的缺陷。HVOX(高阈值电压氧化层)工艺采用的是硅氧化生成一层厚厚的氧化层作为栅 极。现有的HVOX工艺因Si氧化量大,工艺时间较长，导致SiO2侧向生长现象严重，从而生 成鸟嘴缺陷，如图1a所示。该种缺陷会影响后续栅极Gate的平坦度，极限情况下会造成Gate 断线，进而使器件失效，如图1b和图1c所示，其中图1b显示为高阈值电压器件非对称端鸟 嘴示意图；图1c显示为高阈值电压器件非对称端鸟嘴缺陷示意图。
因此，需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善高阈值电压器件非对称 端鸟嘴缺陷的方法，用于解决现有技术中HVOX工艺因Si氧化量大,工艺时间较长，导致SiO2 侧向生长现象严重，从而生成鸟嘴缺陷，该种缺陷会影响后续Gate的平坦度，极限情况下会 造成Gate断线，使器件失效的问题。
为实现上述目的及其他相关目的，本发明提供一种改善高阈值电压器件非对称端鸟嘴缺 陷的方法,一种改善高阈值电压器件非对称端鸟嘴缺陷的方法，该方法至少包括以下步骤： 步骤一、提供设有STI区的硅基底，在所述硅基底上形成氧化硅层；步骤二、在所述STI区 上表面以及所述氧化硅层上表面形成一氮化硅层；步骤三、刻蚀所述氮化硅层和所述氧化硅 层，将一部分所述硅基底上表面以及所述STI区一侧的一部分暴露出来；步骤四、沿暴露出 来的所述STI区的一侧以及所述STI区上剩余氮化硅层的侧壁刻蚀该STI区，形成凹槽；步 骤五、对所述硅基底进行非晶化处理；步骤六、在进行了非晶化处理的所述硅基底区域以及 所述凹槽中形成HVOX层；步骤七、将剩余的所述氮化硅层去除。
步骤一中形成所述氧化硅层的厚度为55埃。
步骤二中形成所述氮化硅层的厚度为700～1200埃。
优选地，步骤二中形成所述氮化硅层的厚度为1000埃。
步骤二中形成所述氮化硅层的方法采用沉积法。
步骤二中形成的所述氮化硅层为硬掩膜层。
步骤四中刻蚀所述STI区的深度为480埃。
步骤五中对所述硅基底进行Si离子注入实现所述硅基底的非晶化处理。
步骤五中所述Si离子注入的能量采用5KeV。
步骤五中所述Si离子注入的剂量为5e14个/cm2。
步骤六中采用ISSG工艺方法生长所述HVOX层。
如上所述，本发明的改善高阈值电压器件非对称端鸟嘴缺陷的方法，具有以下有益效果： 本发明通过对硅基底进行Si离子注入，破坏Si-Si键，进而打散基底Si的晶体结构，减小通 道效应，从而提高ISSG氧化速度，缩短HVOX工艺时间，同时通过增加阻挡层氮化硅的厚 度，来限制氧化硅的侧向生长，改善鸟嘴缺陷。
附图说明
图1a显示为现有技术中高阈值电压器件非对称端鸟嘴缺陷电子显微镜图；
图1b显示为高阈值电压器件非对称端鸟嘴示意图；
图1c显示为高阈值电压器件非对称端鸟嘴缺陷示意图；
图2至图9显示为本发明的改善高阈值电压器件非对称端鸟嘴缺陷的方法中各工艺步骤 形成的结构示意图；
图10显示为本发明的改善高阈值电压器件非对称端鸟嘴缺陷的方法流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精 神下进行各种修饰或改变。
请参阅图2至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明 的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状 及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局 型态也可能更为复杂。
本发明提供一种改善高阈值电压器件非对称端鸟嘴缺陷的方法，参阅图10，图10显示 为本发明的改善高阈值电压器件非对称端鸟嘴缺陷的方法流程图。该方法在本实施例中包括 以下步骤：
步骤一、提供设有STI区的硅基底，在所述硅基底上形成氧化硅层；本发明进一步地，
步骤一中形成所述氧化硅层的厚度为55埃。如图2所示，图2显示为本发明中硅基底上形成 氧化硅层的结构示意图，所述硅基底01的一侧区域设有所述STI区03，所述STI区03的上 表面露出，该步骤在所述硅基底01的上表面形成所述氧化硅层02，该氧化硅层02并没有覆 盖所述STI区03的上表面。
步骤二、在所述STI区上表面以及所述氧化硅层上表面形成一氮化硅层；如图3所示， 图3显示为本发明中在STI区上以及氧化硅层上形成氮化硅层的结构示意图，该步骤形成的 所述氮化硅层04覆盖了所述氧化硅层02的上表面，并且同时覆盖了所述STI区03的上表面。 进一步地，步骤二中形成所述氮化硅层04的厚度为700～1200埃。本发明更进一步地，步骤 二中形成所述氮化硅层04的厚度为1000埃。本发明优选地，步骤二中形成所述氮化硅层04 的方法采用沉积法。本发明更进一步地，步骤二中形成的所述氮化硅层04为硬掩膜层，即为 后续刻蚀提供硬掩膜阻挡层。本发明的该步骤二形成的所述氮化硅层作为后续阻挡层，相比 现有技术而言，增加了其厚度，限制所述氧化硅层02的侧向生长，从而避免鸟嘴缺陷。经实 际工艺证明，该步骤形成的所述氮化硅04的厚度在1000埃的情况下，改善鸟嘴缺陷的效果 最佳。
步骤三、刻蚀所述氮化硅层和所述氧化硅层，将一部分所述硅基底上表面以及所述STI 区一侧的一部分暴露出来；如图4所示，图4显示为刻蚀氮化硅层和氧化硅层后的结构示意 图。该步骤中所述STI区03右侧一部分经刻蚀被暴露出来，所述硅基底为刻蚀停止层，所述 STI区的上表面略高于所述硅基底的上表面，所述硅基底01的一部分上表面经刻蚀被暴露出 来。
步骤四、沿暴露出来的所述STI区的一侧以及所述STI区上剩余氮化硅层的侧壁刻蚀该 STI区，形成凹槽；本发明进一步地，步骤四中刻蚀所述STI区的深度为480埃。如图5所示，图5显示为本发明刻蚀STI区后的结构示意图。图4中经刻蚀所述氮化硅层04和所述氧化硅层02后将一部分所述STI区暴露出来，该步骤四中将沿着露出的所述STI区的侧壁以及沿着该STI区上的氮化硅层04的侧壁向下刻蚀所述STI区至一定深度为止，形成如图5所示的凹槽05。
步骤五、对所述硅基底进行非晶化处理；如图6所示，图6显示为本发明对所述硅基底 进行Si离子注入的示意图。本发明进一步地，步骤五中对所述硅基底01进行Si离子注入实 现所述硅基底的非晶化处理。即在所述硅基底上表面暴露出的部分进行Si离子注入，注入的Si离子进入所述硅基底01的一定深度，破坏Si-Si键，进而打散硅基底中Si的晶体结构，减 小通道效应，从而提高ISSG的氧化速度。所谓ISSG即现场水汽生成，是一种高温工艺，目 前主要用于超薄氧化薄膜生长、浅沟槽隔离边缘圆角化，以及氮氧薄膜的制备。本发明更进 一步地，步骤五中所述Si离子注入的能量采用5KeV。本发明优选地，步骤五中所述Si离子 注入的剂量为5e14个/cm2。因此，该步骤中对所述硅基底01非晶化的深度取决于采用的Si 离子注入的能量以及Si离子注入的剂量。如图7所示，图7显示为对硅基底非晶化处理后的 示意图，其中所述硅基底浅区域的方框中的部分表示为非晶化处理的区域。
步骤六、在进行了非晶化处理的所述硅基底区域以及所述凹槽中形成HVOX层；本发明 进一步地，步骤六中采用ISSG工艺方法生长所述HVOX层。如图8所示，图8显示为本发明中形成HVOX层的示意图。所述HVOX层06即高压氧化层，利用注入氧和硅反应而形成 的氧化层，由于消耗了非晶化的硅，因此所述HVOX层06的下面一部分占用了非晶化的硅 的位置。
步骤七、将剩余的所述氮化硅层去除。如图9所示，图9显示为本发明中去除剩余氮化 硅层的示意图。该步骤将所述STI区上的剩余氮化硅层以及所述氧化硅层上的剩余氮化硅层 全部去除，形成如图9所示的结构。
综上所述，本发明通过对硅基底进行Si离子注入，破坏Si-Si键，进而打散基底Si的晶 体结构，减小通道效应，从而提高ISSG氧化速度，缩短HVOX工艺时间，同时通过增加阻挡层氮化硅的厚度，来限制氧化硅的侧向生长，改善鸟嘴缺陷。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供设有STI区的硅基底，在所述硅基底上形成氧化硅层；
步骤二、在所述STI区上表面以及所述氧化硅层上表面形成一氮化硅层；
步骤三、刻蚀所述氮化硅层和所述氧化硅层，将一部分所述硅基底上表面以及所述STI区一侧的一部分暴露出来；
步骤四、沿暴露出来的所述STI区的一侧以及所述STI区上剩余氮化硅层的侧壁刻蚀该STI区，形成凹槽；
步骤五、对所述硅基底进行非晶化处理；
步骤六、在进行了非晶化处理的所述硅基底区域以及所述凹槽中形成HVOX层；
步骤七、将剩余的所述氮化硅层去除。
2.根据权利要求1所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤一中形成所述氧化硅层的厚度为55埃。
3.根据权利要求1所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤二中形成所述氮化硅层的厚度为700～1200埃。
4.根据权利要求1所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤二中形成所述氮化硅层的厚度为1000埃。
5.根据权利要求1所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤二中形成所述氮化硅层的方法采用沉积法。
6.根据权利要求1所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤二中形成的所述氮化硅层为硬掩膜层。
7.根据权利要求1所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤四中刻蚀所述STI区的深度为480埃。
8.根据权利要求1所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤五中对所述硅基底进行Si离子注入实现所述硅基底的非晶化处理。
9.根据权利要求8所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤五中所述Si离子注入的能量采用5KeV。
10.根据权利要求8所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤五中所述Si离子注入的剂量为5e14个/cm2。
11.根据权利要求1所述的改善高阈值电压器件非对称端鸟嘴缺陷的方法，其特征在于：步骤六中采用ISSG工艺方法生长所述HVOX层。
CN201910938112.4A 2019-09-30 2019-09-30 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法 Active CN110718479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910938112.4A CN110718479B (zh) 2019-09-30 2019-09-30 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910938112.4A CN110718479B (zh) 2019-09-30 2019-09-30 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法

Publications (2)

Publication Number Publication Date
CN110718479A true CN110718479A (zh) 2020-01-21
CN110718479B CN110718479B (zh) 2022-10-18

Family

ID=69211241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910938112.4A Active CN110718479B (zh) 2019-09-30 2019-09-30 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法

Country Status (1)

Country Link
CN (1) CN110718479B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394160A (zh) * 2021-05-14 2021-09-14 上海华力集成电路制造有限公司 半导体器件的制作方法
CN113506723A (zh) * 2021-06-28 2021-10-15 上海华力集成电路制造有限公司 改善高压器件非对称端鸟嘴状缺陷的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW385517B (en) * 1997-06-10 2000-03-21 Taiwan Semiconductor Mfg A process method for improving bird beak phenomenon
US6455405B1 (en) * 2002-01-23 2002-09-24 Taiwan Semiconductor Manufacturing Company Using implantation method to control gate oxide thickness on dual oxide semiconductor devices
US20060017112A1 (en) * 2004-07-21 2006-01-26 Chih-Hao Wang Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof
CN101924059A (zh) * 2009-06-13 2010-12-22 无锡华润上华半导体有限公司 一种场氧化隔离制造方法
US20120001233A1 (en) * 2010-07-01 2012-01-05 Aplus Flash Technology, Inc. Novel embedded NOR flash memory process with NAND cell and true logic compatible low voltage device
CN104916532A (zh) * 2014-03-10 2015-09-16 中芯国际集成电路制造(上海)有限公司 栅极氧化层的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW385517B (en) * 1997-06-10 2000-03-21 Taiwan Semiconductor Mfg A process method for improving bird beak phenomenon
US6455405B1 (en) * 2002-01-23 2002-09-24 Taiwan Semiconductor Manufacturing Company Using implantation method to control gate oxide thickness on dual oxide semiconductor devices
US20060017112A1 (en) * 2004-07-21 2006-01-26 Chih-Hao Wang Semiconductor device with high-k gate dielectric and quasi-metal gate, and method of forming thereof
CN101924059A (zh) * 2009-06-13 2010-12-22 无锡华润上华半导体有限公司 一种场氧化隔离制造方法
US20120001233A1 (en) * 2010-07-01 2012-01-05 Aplus Flash Technology, Inc. Novel embedded NOR flash memory process with NAND cell and true logic compatible low voltage device
CN104916532A (zh) * 2014-03-10 2015-09-16 中芯国际集成电路制造(上海)有限公司 栅极氧化层的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113394160A (zh) * 2021-05-14 2021-09-14 上海华力集成电路制造有限公司 半导体器件的制作方法
CN113506723A (zh) * 2021-06-28 2021-10-15 上海华力集成电路制造有限公司 改善高压器件非对称端鸟嘴状缺陷的方法

Also Published As

Publication number Publication date
CN110718479B (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
TW200408069A (en) Method of manufacturing a flash memory cell
US11251273B2 (en) Non-volatile memory device and method for manufacturing the same
CN110718479B (zh) 一种改善高阈值电压器件非对称端鸟嘴缺陷的方法
CN101924059A (zh) 一种场氧化隔离制造方法
CN103715142A (zh) 形成不同高度的多个鳍部的方法
CN107591364B (zh) 半导体结构及其形成方法
CN104134627A (zh) 一种浅沟槽隔离结构的制造方法
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
CN104319257A (zh) 一种浅沟槽隔离结构的制造方法
CN103187280A (zh) 鳍式场效应晶体管的制作方法
WO2022028163A1 (zh) 半导体结构及其制作方法
CN101859725B (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
KR100449318B1 (ko) 반도체 장치의 소자 분리막 형성방법
CN101350328A (zh) 栅氧化层的制造方法
CN110047750B (zh) 一种防止ono刻蚀造成衬底损伤的方法
CN109841626A (zh) 半导体结构及其形成方法
KR100427538B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN114361010B (zh) 半导体器件的制备方法
CN109786337B (zh) 半导体结构及其形成方法
KR100312656B1 (ko) 비씨-에스오아이 소자의 제조방법
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
US20200219761A1 (en) Method of forming semiconductor structure
KR20070079949A (ko) 반도체 소자의 형성 방법
KR20080011619A (ko) 반도체 소자의 소자분리막 형성방법
KR20020056266A (ko) 반도체 소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant