CN101131543A - 局部硅氧化隔离的制造工艺方法 - Google Patents
局部硅氧化隔离的制造工艺方法 Download PDFInfo
- Publication number
- CN101131543A CN101131543A CNA2006100303086A CN200610030308A CN101131543A CN 101131543 A CN101131543 A CN 101131543A CN A2006100303086 A CNA2006100303086 A CN A2006100303086A CN 200610030308 A CN200610030308 A CN 200610030308A CN 101131543 A CN101131543 A CN 101131543A
- Authority
- CN
- China
- Prior art keywords
- silicon
- locos
- layer
- silicon dioxide
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
本发明公开了一种局部硅氧化隔离的制造工艺方法，在现有的工艺中去除残余光刻胶之后，按照通常的侧墙工艺，在所有LOCOS区域沉积一层氮化硅层，再通过干法刻蚀在LOCOS开口区域开口两侧侧壁上形成侧墙结构，最后形成LOCOS结构。本发明能够缓解局部硅氧化隔离制程中出现鸟嘴的问题，尽量减小所占用的模块面积。
Description
技术领域
本发明涉及一种半导体器件制造工艺方法，特别是涉及一种局部硅氧化隔离的制造工艺方法。
背景技术
在现代半导体器件制造工艺中，浅沟槽隔离(STI)结构与局部硅氧化隔离(LOCOS)结构是被普偏采用的两种器件隔离结构。STI所占面积相对LOCOS较小，一般用作主流器件隔离结构。LOCOS的隔离效果良好，但是占用面积相对STI更大。
现有的LOCOS制程工艺，大致流程如下：1、在硅基板上垫积上一层二氧化硅层，接着在二氧化硅层上再垫积上一层氮化硅层；2、通过一次光刻，把需要生长LOCOS的区域打开；3、用刻蚀工艺依次把光刻打开处的氮化硅层和二氧化硅层刻掉；4、去残余光刻胶；5、利用热氧生长法通过硅和氧气的反应生长出一层二氧化硅层；6、最后将硅基板上其余区域的氮化硅层和二氧化硅层依次刻掉，形成LOCOS结构。
这种LOCOS工艺在具体实现过程中往往会发生“鸟嘴”现象，导致所占用面积增大，同时由于“鸟嘴”形貌的不可预见性，常常会对其他工艺，器件甚至整个制程造成不利的影响，不利于制程的控制。
发明内容
本发明要解决的技术问题是提供一种局部硅氧化隔离的制造工艺方法，缓解局部硅氧化隔离制程中出现鸟嘴的问题，尽量减小所占用的模块面积。
为解决上述技术问题，本发明的局部硅氧化隔离的制造工艺方法包括以下步骤：
在硅基板上垫积上一层二氧化硅层，接着在二氧化硅层上再垫积上一层氮化硅层；
通过一次光刻，把需要生长LOCOS的区域打开；
用刻蚀工艺依次把光刻打开处的氮化硅层和二氧化硅层刻掉；
去残余光刻胶；
淀积一层氮化硅层；
通过氮化硅刻蚀在LOCOS区域内形成侧墙结构；
利用热氧生长法通过硅和氧气的反应生长出一层二氧化硅层；
最后将硅基板上其余区域的氮化硅层和二氧化硅层依次刻掉，形成LOCOS结构。
采用本发明的方法以后，由于在现有的局部硅氧化隔离制程的去残余光刻胶步骤后，加入了侧墙结构的工艺步骤，形成加入侧墙结构的局部硅氧化隔离，利用侧墙结构阻止氧气在LOCOS形成过程中由硅与原先二氧化硅分解面处进入与硅反应形成二氧化硅，并因此形成“鸟嘴”结构。这样能有效缓解局部硅氧化隔离制程中出现“鸟嘴”的问题，尽量减小隔离结构所占用的模块面积，加强制程控制。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的LOCOS工艺与本发明的LOCOS工艺效果TCAD模拟对比图；
图2是现有的LOCOS工艺与本发明的LOCOS工艺效果TCAD模拟对比图(堆叠)；
图3是本发明的方法工艺流程图；
图4是采用本发明的方法制成的具有侧墙结构的LOCOS图。
具体实施方式
如图3所示，本发明与现有的LOCOS工艺的不同点在于，在现有的工艺第四和第五步之间，也就是在残余光刻胶去除之后，按照通常的侧墙工艺，在所有LOCOS区域沉积一层氮化硅层，再通过干法刻蚀在LOCOS开口区域开口两侧侧壁上形成“小型侧墙(mini spacer)”结构(参见图4)。这样，在后续的LOCOS工艺中可以缓解“鸟嘴”现象的发生，尽量减小隔离结构所占用的模块面积，加快局部硅氧化隔离结构制程的速度，减小热过程时间，进一步加强制程控制。
图1为制程工艺计算机模拟设计(Technology Computer AddedDesign，简称TCAD)模拟的局部硅氧化隔离结构现有工艺与本发明工艺效果的对比图。左边是现有LOCOS工艺的效果，左侧逐渐变薄的长扁的oxide(氧化硅)区域就是俗称的“鸟嘴”现象，也就是本发明所要努力抑制的工艺现象。右边是通过本发明的工艺方法形成的LOCOS结构，可以看出，在“鸟嘴”现象的控制上有着明显的效果，“鸟嘴”区域明显减小，基本达到了本发明所期望的效果。
参见图2，内部的区域边缘为通过本发明的工艺方法形成的LOCOS结构区域边缘，外部的区域边缘是通过现有的工艺方法形成的LOCOS结构区域边缘。从该堆叠在一起的效果图上，可以更加清楚的看出本发明与现有工艺形成的LOCOS结构，在“鸟嘴”现象的控制上本发明的效果更加明显。
Claims (1)
1.一种局部硅氧化隔离的制造工艺方法，包括以下步骤：
在硅基板上垫积上一层二氧化硅层，接着在二氧化硅层上再垫积上一层氮化硅层；
通过一次光刻，把需要生长LOCOS的区域打开；
用刻蚀工艺依次把光刻打开处的氮化硅层和二氧化硅层刻掉；
去残余光刻胶；其特征在于：接着，
淀积一层氮化硅层；
通过氮化硅刻蚀在LOCOS区域内形成侧墙结构；
利用热氧生长法通过硅和氧气的反应生长出一层二氧化硅层；
最后将硅基板上其余区域的氮化硅层和二氧化硅层依次刻掉，形成LOCOS结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100303086A CN101131543A (zh) | 2006-08-23 | 2006-08-23 | 局部硅氧化隔离的制造工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100303086A CN101131543A (zh) | 2006-08-23 | 2006-08-23 | 局部硅氧化隔离的制造工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101131543A true CN101131543A (zh) | 2008-02-27 |
Family
ID=39128852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100303086A Pending CN101131543A (zh) | 2006-08-23 | 2006-08-23 | 局部硅氧化隔离的制造工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101131543A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924059A (zh) * | 2009-06-13 | 2010-12-22 | 无锡华润上华半导体有限公司 | 一种场氧化隔离制造方法 |
| WO2013020476A1 (zh) * | 2011-08-10 | 2013-02-14 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| WO2014114179A1 (zh) * | 2013-01-23 | 2014-07-31 | 无锡华润上华半导体有限公司 | 分立式场氧结构的半导体器件的制造方法 |
| CN105225938A (zh) * | 2014-06-03 | 2016-01-06 | 无锡华润上华半导体有限公司 | 局部薄层硅的制作方法 |
-
2006
- 2006-08-23 CN CNA2006100303086A patent/CN101131543A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924059A (zh) * | 2009-06-13 | 2010-12-22 | 无锡华润上华半导体有限公司 | 一种场氧化隔离制造方法 |
| WO2013020476A1 (zh) * | 2011-08-10 | 2013-02-14 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| WO2014114179A1 (zh) * | 2013-01-23 | 2014-07-31 | 无锡华润上华半导体有限公司 | 分立式场氧结构的半导体器件的制造方法 |
| US9252240B2 (en) | 2013-01-23 | 2016-02-02 | Csmc Technologies Fab1 Co., Ltd. | Manufacturing method for semiconductor device with discrete field oxide structure |
| CN105225938A (zh) * | 2014-06-03 | 2016-01-06 | 无锡华润上华半导体有限公司 | 局部薄层硅的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5248350A (en) | Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process | |
| KR100344491B1 (ko) | 반도체기판내의능동영역들간에필드산화물영역을형성하는방법 | |
| JP4563870B2 (ja) | フラッシュメモリ素子の製造方法 | |
| TW200633127A (en) | A novel process to improve programming of memory cells | |
| US4986879A (en) | Structure and process for forming semiconductor field oxide using a sealing sidewall of consumable nitride | |
| US20020008298A1 (en) | Advanced isolation process for large memory arrays | |
| US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
| US4923563A (en) | Semiconductor field oxide formation process using a sealing sidewall of consumable nitride | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| CN101131543A (zh) | 局部硅氧化隔离的制造工艺方法 | |
| JP5585056B2 (ja) | Ｓｏｎ半導体基板の製造方法 | |
| US4981813A (en) | Pad oxide protect sealed interface isolation process | |
| KR20010029799A (ko) | 반도체 장치의 제조방법 | |
| US4435446A (en) | Edge seal with polysilicon in LOCOS process | |
| EP0284456B1 (en) | Pad oxide protect sealed interface isolation process | |
| CN104157602A (zh) | 浅沟槽隔离结构的制备方法 | |
| JP2002246480A (ja) | 半導体素子の製造方法 | |
| CN104134627A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| JP2002043408A (ja) | 半導体装置の製造方法 | |
| TW202407805A (zh) | 形成半導體結構的對準鍵的方法及具有對準鍵的半導體結構 | |
| US20060141740A1 (en) | Semiconductor device with shallow trench isolation and a manufacturing method thereof | |
| US7018927B2 (en) | Method for forming isolation film for semiconductor devices | |
| EP0318555B1 (en) | Semiconductor field oxide formation process | |
| KR100305144B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100895810B1 (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |