CN111403286A - Ldmos器件的制备方法及ldmos器件 - Google Patents
Ldmos器件的制备方法及ldmos器件 Download PDFInfo
- Publication number
- CN111403286A CN111403286A CN202010156290.4A CN202010156290A CN111403286A CN 111403286 A CN111403286 A CN 111403286A CN 202010156290 A CN202010156290 A CN 202010156290A CN 111403286 A CN111403286 A CN 111403286A
- Authority
- CN
- China
- Prior art keywords
- region
- dielectric layer
- substrate
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 153
- 238000002955 isolation Methods 0.000 claims description 21
- 239000011229 interlayer Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 241000293849 Cordylanthus Species 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种LDMOS器件的制备方法及LDMOS器件，该方法包括：在包含第一漂移区的衬底上形成绝缘介质层后，对绝缘介质层的预定区域进行刻蚀，去除衬底上的预定区域的绝缘介质层，使衬底和第一漂移区的预定区域暴露，绝缘介质层的一侧形成台阶型结构；在衬底和第一漂移区的暴露区域上形成栅介质层，栅介质层和绝缘介质层的底面位于同一水平面，形成栅极、阱区和重掺杂区。本申请通过在LDMOS器件的制备过程中，使绝缘介质层和栅介质层的底面位于同一水平面，因此减小了LDMOS器件积累区的尺寸，从而降低了LDMOS器件的特征导通电阻。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种LDMOS器件的制备方法及LDMOS器件。
背景技术
双扩散金属氧化物半导体(Double-diffused Metal-Oxide Semiconductor，DMOS)器件由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。对于DMOS器件中的横向双扩散金属氧化物半导体(Lateral Double-diffusedMetal-Oxide Semiconductor，LDMOS)器件，导通电阻是一个重要的指标。
BCD(Bipolar-CMOS-DMOS)工艺为在同一芯片(Die)上制作双极晶体管(BipolarJunction Transistor，BJT)器件、互补金属氧化物半导体(Complementary Metal-OxideSemiconductor，CMOS)器件和DMOS器件的工艺。在BCD工艺中，LDMOS器件虽然与CMOS器件集成在同一芯片中，但由于对高击穿电压(Breakdown Voltage，BV)和低特征导通电阻Rsp(Specific on-Resistance)之间的追求存在矛盾，在器件的设计中，通常需要根据需求对击穿电压和Rsp进行折中和妥协，因此往往无法满足开关管应用的要求。
鉴于此，希冀在相同击穿电压的情况下，尽量降低Rsp；同时，为了实现大电流的传输，LDMOS器件通常需要占用很大的芯片面积，因此减小LDMOS器件的面积也是亟待解决的技术问题。
发明内容
本申请提供了一种LDMOS器件的制备方法及LDMOS器件，可以解决相关技术中提供的LDMOS器件的特征导通电阻较高且尺寸较大的问题。
一方面，本申请实施例提供了一种LDMOS器件的制备方法，包括：
提供一衬底，所述衬底中形成有第一漂移区；
在所述衬底上形成绝缘介质层；
对所述绝缘介质层的预定区域进行刻蚀，去除所述衬底上的预定区域的绝缘介质层，使所述衬底和所述第一漂移区的预定区域暴露，所述绝缘介质层的一侧形成台阶型结构；
在所述衬底和所述第一漂移区的暴露区域上形成栅介质层，所述栅介质层和所述绝缘介质层的底面位于同一水平面；
在所述栅介质层的预定区域和所述绝缘介质层上形成多晶硅层；
对所述多晶硅层进行刻蚀，使所述第一漂移区的预定区域暴露，在所述衬底中形成阱区；
对所述多晶硅层进行刻蚀，形成栅极，在所述栅极的周侧形成侧墙，进行离子注入，在所述阱区中形成P型重掺杂区和第一N型重掺杂区，在所述暴露的第一漂移区中形成第二N型重掺杂区。
可选的，所述绝缘介质层包括硅局部氧化隔离(Local Oxidation of Silicon，LOCOS)，所述绝缘介质层的另一侧形成有鸟嘴结构。
可选的，所述绝缘介质层包括浅槽隔离(Shallow Trench Isolation，STI)结构。
可选的，所述在所述衬底和所述第一漂移区的暴露区域上形成栅介质层，包括：
通过热氧化工艺对所述暴露区域的衬底进行氧化形成所述栅介质层。
可选的，所述对所述绝缘介质层的预定区域进行刻蚀之后，所述通过热氧化工艺对所述暴露区域的衬底进行氧化形成所述栅介质层之前，还包括：
对所述衬底和所述第一漂移区的暴露区域进行漂移区离子注入，形成第二漂移区。
可选的，所述在所述阱区中形成P型重掺杂区和第一N型重掺杂区，在所述暴露的第一漂移区中形成第二N型重掺杂区之后，还包括：
在所述衬底和所述栅极上形成隔离层；
在所述隔离层上形成层间介质层；
在所述层间介质层中形成通孔，所述通孔使所述P型重掺杂区、所述第一N型重掺杂区、所述栅极的预定区域以及所述第二N型重掺杂区暴露；
在所述通孔中填充金属，形成接触通孔；
在所述接触通孔上形成引线。
另一方面，本申请提供了一种LDMOS器件，包括：
衬底，所述衬底中形成有第一漂移区和阱区，所述阱区中形成有P型重掺杂区和第一N型重掺杂区，所述第一漂移区中形成有第二N型重掺杂区；
所述衬底上，所述第一N型重掺杂区和所述第二N型重掺杂区之间依次形成有栅介质层和绝缘介质层，所述绝缘介质层的一侧形成台阶型结构，所述栅介质层和所述绝缘介质层的底面位于同一水平面；
所述栅介质层和所述绝缘介质层上形成有栅极，所述栅极的周侧形成有侧墙。
可选的，所述绝缘介质层包括LOCOS结构，所述绝缘介质层的另一侧形成有鸟嘴结构。
可选的，所述绝缘介质层包括STI结构。
可选的，所述衬底中还形成有第二漂移区，所述第二漂移区与所述阱区和所述第一漂移区交叠。
可选的，所述栅极上还形成有隔离层。
可选的，所述隔离层从内到外依次包括硅氧化物层和硅氮化物层。
可选的，所述隔离层上还形成有层间介质层。
可选的，所述层间介质层中形成有多个接触通孔，每个接触通孔上形成有引线，所述多个接触通孔分别与P型重掺杂区、所述第一N型重掺杂区、所述栅极的预定区域以及所述第二N型重掺杂区连接。
本申请技术方案，至少包括如下优点：
通过在LDMOS器件的制备过程中，使绝缘介质层和栅介质层的底面位于同一水平面，因此减小了LDMOS器件积累区的尺寸，从而降低了LDMOS器件的特征导通电阻。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的LDMOS器件的制备方法的流程图；
图2至图6是本申请一个示例性实施例提供的LDMOS器件的制备流程图；
图7是本申请一个示例性实施例提供的LDMOS器件的制备方法的流程图；
图8是本申请一个示例性实施例提供的LDMOS器件的剖面示意图；
图9是本申请一个示例性实施例提供的LDMOS器件的剖面示意图；
图10是本申请一个示例性实施例提供的LDMOS器件的剖面示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的LDMOS器件的制备方法，该方法包括：
步骤S1，提供一衬底，该衬底中形成有第一漂移区。
步骤S2，在衬底上形成绝缘介质层。
参考图2，其示出了在衬底210上形成绝缘介质层220的剖面示意图。如图2所示，衬底210中形成有第一漂移区201，若该LDMOS器件为N型沟道的LDMOS时，衬底210为P型(例如，硼掺杂的)衬底，若该LDMOS器件为P型沟道的LDMOS时，衬底210为N型(例如，磷掺杂的)衬底。可选的，该绝缘介质层220包括LOCOS结构；或者，该绝缘介质220包括STI结构。
步骤S3，对绝缘介质层的预定区域进行刻蚀，去除衬底上的预定区域的绝缘介质层，使衬底和第一漂移区的预定区域暴露，绝缘介质层的一侧形成台阶型结构。
步骤S4，在衬底和第一漂移区的暴露区域上形成栅介质层，栅介质层和绝缘介质层的底面位于同一水平面。
参考图3，其示出了对绝缘介质层220进行刻蚀后，形成栅介质层230的剖面示意图。如图3所示，对绝缘介质层220的预定区域(如图3中虚线所示，绝缘介质层220的预定区域覆盖了第一漂移区201的部分区域和衬底上除第一漂移区201以外的其它区域)进行刻蚀，使衬底210和第一漂移区201的预定区域暴露，绝缘介质层220的一侧形成台阶型结构，在衬底210和第一漂移区201的暴露区域上形成栅介质层230。
可选的，步骤S4中“在衬底和第一漂移区的暴露区域上形成栅介质层”包括但不限于：通过热氧化工艺对暴露区域的衬底进行氧化形成栅介质层230。
可选的，如图4所示，在对绝缘介质层220的预定区域进行刻蚀之后，通过热氧化工艺对暴露区域的衬底进行氧化形成所述栅介质层之前，还包括：对衬底210和第一漂移区201的暴露区域进行漂移区离子注入，形成第二漂移区202。该离子注入步骤可使用步骤S3中的光罩和光刻胶。通过该离子注入步骤形成的第二漂移区202可优化击穿电压和低特征导通电阻之间的关系。
步骤S5，在栅介质层的预定区域和绝缘介质层上形成多晶硅层。
示例性的，可通过化学气相沉积(Chemical Vapor Deposition，CVD)工艺在栅介质层230的预定区域和绝缘介质层220上形成多晶硅层。
步骤S6，对多晶硅层进行刻蚀，使第一漂移区的预定区域暴露，在衬底中形成阱区。
参考图5，其示出了对多晶硅层240进行第一次刻蚀，形成阱区203的剖面示意图。示例性的，如图5所示，对多晶硅层240进行刻蚀后，预定区域的第一漂移区201暴露，形成的阱区203位于衬底210中，第一漂移区201的一侧。当LDMOS器件为N型LDMOS器件时，阱区203为P型阱；当LDMOS器件为P型LDMOS器件时，阱区203为N型阱。其中，可使用多晶硅层刻蚀步骤中的光罩和光刻胶对暴露的区域进行离子注入，形成阱区203。
步骤S7，对多晶硅层进行刻蚀，形成栅极，在栅极的周侧形成侧墙，进行离子注入，在阱区中形成P型重掺杂区和第一N型重掺杂区，在暴露的第一漂移区中形成第二N型重掺杂区。
参考图6，其示出了形成栅极240和侧墙241后，通过离子注入形成P型重掺杂区204、第一N型重掺杂区205以及第二N型重掺杂区206的剖面示意图。需要说明的是，通过离子注入形成P型重掺杂区204、第一N型重掺杂区205以及第二N型重掺杂区206的顺序本申请中不加以限定。如图6所示，可通过对多晶硅层240进行刻蚀，去除漏极侧的多晶硅层240，剩余的多晶硅层形成栅极240，在栅极240的周侧形成侧墙241。P型重掺杂区204和第一N型重掺杂区205形成于阱区203中，第二N型重掺杂区206形成于第一漂移区201中。其中，第一N型重掺杂区205作为LDMOS器件的源极，第二N型重掺杂区206作为LDMOS器件的漏极，P型重掺杂区作为LDMOS器件的体区。
综上所述，本实施例中，通过在LDMOS器件的制备过程中，使绝缘介质层(例如场氧层)和栅介质层的底面位于同一水平面，因此减小了LDMOS器件积累区的尺寸，从而降低了LDMOS器件的特征导通电阻。
参考图7，其示出了本申请一个示例性实施例提供的LDMOS器件的制备方法，该方法可以是图1实施例中步骤S7之后的方法，该方法包括：
步骤S8，在衬底和栅极上形成隔离层。
步骤S9，在隔离层上形成层间介质层。
步骤S10，在层间介质层中形成通孔，该通孔使P型重掺杂区、第一N型重掺杂区、栅极的预定区域以及第二N型重掺杂区暴露。
步骤S11，在通孔中填充金属，形成接触通孔。
步骤S12，在接触通孔上形成引线。
参考图8，其示出了根据图1和图7实施例的制备方法制备得到的LDMOS器件的剖面示意图。如图8所示，衬底210和栅极240上形成有隔离层(从内到外依次包括硅氧化物(例如二氧化硅SiO2)层251和硅氮化物(例如氮化硅SiN)层252)，隔离层上形成有层间介质层260，层间介质层260中形成有多个接触通孔271，每个接触通孔271上形成有引线272，多个接触通孔271的底部分别与P型重掺杂区204、第一N型重掺杂区205、栅极240以及第二N型重掺杂区206连接。其中，层间介质层260包括低介电常数材料(介电常数低于4的材料)。
示例性的，可通过电镀工艺在通孔中填充金属铜(Cu)，或者通过CVD工艺在通孔中沉积填充金属钨(W)后通过平坦化工艺形成接触通孔271，通过物理气相沉积(PhysicalVapor Deposition，PVD)工艺在层间介质层260上沉积金属铝或者金属铜后通过刻蚀形成引线272。
参考图6，其示出了本申请一个示例性实施例提供的LDMOS器件的剖面示意图，如图6所示，该器件可通过上述方法实施例进行制备，该器件包括：
衬底210，衬底210中形成有第一漂移区201和阱区203，阱区203中形成有P型重掺杂区204和第一N型重掺杂区205，第一漂移区201中形成有第二N型重掺杂区206。
衬底210上，第一N型重掺杂区205和第二N型重掺杂区206之间依次形成有栅介质层230和绝缘介质层220，绝缘介质层220的一侧形成台阶型结构，栅介质层230和绝缘介质层220的底面位于同一水平面。
栅介质层230和绝缘介质层220上形成有栅极240，栅极的周侧形成有侧墙241。
参考图9，其示出了本申请一个示例性实施例提供的LDMOS器件的剖面示意图，如图9所示，该器件可通过上述方法实施例进行制备，该器件与图6实施例的区别在于：
绝缘介质层包括LOCOS结构221，LOCOS结构221的一侧为台阶型结构，另一侧形成有鸟嘴结构。
栅极240上还形成有隔离层，隔离层从内到外依次包括硅氧化物层251和硅氮化物层252；隔离层上还形成有层间介质层260；层间介质层260中形成有多个接触通孔271，接触通孔271上形成有引线272，多个接触通孔271分别与P型重掺杂区204、第一N型重掺杂区205、栅极240的预定区域以及第二N型重掺杂区连接206。可选的，该LDMOS器件还包括第二漂移区202。
参考图10，其示出了本申请一个示例性实施例提供的LDMOS器件的剖面示意图，如图10所示，该器件可通过上述方法实施例进行制备，该器件与图6实施例的区别在于：
绝缘介质层包括STI结构222。
栅极240上还形成有隔离层，隔离层从内到外依次包括硅氧化物层251和硅氮化物层252；隔离层上还形成有层间介质层260；层间介质层260中形成有多个接触通孔271，接触通孔271上形成有引线272，多个接触通孔271分别与P型重掺杂区204、第一N型重掺杂区205、栅极240的预定区域以及第二N型重掺杂区连接206。可选的，该LDMOS器件中还包括第二漂移区(图10中未标示)，图10实施例中漂移区所在区域可参考图9，在此不做赘述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (14)
1.一种LDMOS器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底中形成有第一漂移区；
在所述衬底上形成绝缘介质层；
对所述绝缘介质层的预定区域进行刻蚀，去除所述衬底上的预定区域的绝缘介质层，使所述衬底和所述第一漂移区的预定区域暴露，所述绝缘介质层的一侧形成台阶型结构；
在所述衬底和所述第一漂移区的暴露区域上形成栅介质层，所述栅介质层和所述绝缘介质层的底面位于同一水平面；
在所述栅介质层的预定区域和所述绝缘介质层上形成多晶硅层；
对所述多晶硅层进行刻蚀，使所述第一漂移区的预定区域暴露，在所述衬底中形成阱区；
对所述多晶硅层进行刻蚀，形成栅极，在所述栅极的周侧形成侧墙，进行离子注入，在所述阱区中形成P型重掺杂区和第一N型重掺杂区，在所述暴露的第一漂移区中形成第二N型重掺杂区。
2.根据权利要求1所述的方法，其特征在于，所述绝缘介质层包括LOCOS结构，所述绝缘介质层的另一侧形成有鸟嘴结构。
3.根据权利要求1所述的方法，其特征在于，所述绝缘介质层包括STI结构。
4.根据权利要求1至3任一所述的方法，其特征在于，所述在所述衬底和所述第一漂移区的暴露区域上形成栅介质层，包括：
通过热氧化工艺对所述暴露区域的衬底进行氧化形成所述栅介质层。
5.根据权利要求4所述的方法，其特征在于，所述对所述绝缘介质层的预定区域进行刻蚀之后，所述通过热氧化工艺对所述暴露区域的衬底进行氧化形成所述栅介质层之前，还包括：
对所述衬底和所述第一漂移区的暴露区域进行漂移区离子注入，形成第二漂移区。
6.根据权利要求5所述的方法，其特征在于，所述在所述阱区中形成P型重掺杂区和第一N型重掺杂区，在所述暴露的第一漂移区中形成第二N型重掺杂区之后，还包括：
在所述衬底和所述栅极上形成隔离层；
在所述隔离层上形成层间介质层；
在所述层间介质层中形成通孔，所述通孔使所述P型重掺杂区、所述第一N型重掺杂区、所述栅极的预定区域以及所述第二N型重掺杂区暴露；
在所述通孔中填充金属，形成接触通孔；
在所述接触通孔上形成引线。
7.一种LDMOS器件，其特征在于，包括：
衬底，所述衬底中形成有第一漂移区和阱区，所述阱区中形成有P型重掺杂区和第一N型重掺杂区，所述第一漂移区中形成有第二N型重掺杂区；
所述衬底上，所述第一N型重掺杂区和所述第二N型重掺杂区之间依次形成有栅介质层和绝缘介质层，所述绝缘介质层的一侧形成台阶型结构，所述栅介质层和所述绝缘介质层的底面位于同一水平面；
所述栅介质层和所述绝缘介质层上形成有栅极，所述栅极的周侧形成有侧墙。
8.根据权利要求7所述的LDMOS器件，其特征在于，所述绝缘介质层包括LOCOS结构，所述绝缘介质层的另一侧形成有鸟嘴结构。
9.根据权利要求7所述的LDMOS器件，其特征在于，所述绝缘介质层包括STI结构。
10.根据权利要求7至9任一所述的LDMOS器件，其特征在于，所述衬底中还形成有第二漂移区，所述第二漂移区与所述阱区和所述第一漂移区交叠。
11.根据权利要求7至9任一所述的LDMOS器件，其特征在于，所述栅极上还形成有隔离层。
12.根据权利要求11所述的LDMOS器件，其特征在于，所述隔离层从内到外依次包括硅氧化物层和硅氮化物层。
13.根据权利要求12所述的LDMOS器件，其特征在于，所述隔离层上还形成有层间介质层。
14.根据权利要求13所述的LDMOS器件，其特征在于，所述层间介质层中形成有多个接触通孔，每个接触通孔上形成有引线，所述多个接触通孔分别与P型重掺杂区、所述第一N型重掺杂区、所述栅极的预定区域以及所述第二N型重掺杂区连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010156290.4A CN111403286A (zh) | 2020-03-09 | 2020-03-09 | Ldmos器件的制备方法及ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010156290.4A CN111403286A (zh) | 2020-03-09 | 2020-03-09 | Ldmos器件的制备方法及ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111403286A true CN111403286A (zh) | 2020-07-10 |
Family
ID=71413909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010156290.4A Pending CN111403286A (zh) | 2020-03-09 | 2020-03-09 | Ldmos器件的制备方法及ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111403286A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1976057A (zh) * | 2006-08-14 | 2007-06-06 | 东南大学 | 高压p型金属氧化物半导体管及其制备方法 |
| JP2009032820A (ja) * | 2007-07-25 | 2009-02-12 | Denso Corp | 横型ｍｏｓトランジスタおよびその製造方法 |
| DE102011122906A1 (de) * | 2011-12-06 | 2013-06-27 | Infineon Technologies Ag | Laterales Transisterbauelement und Verfahren zu dessen Herstellung |
| US20140131796A1 (en) * | 2012-11-09 | 2014-05-15 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Rf ldmos device and fabrication method thereof |
| JP2015149355A (ja) * | 2014-02-05 | 2015-08-20 | 旭化成エレクトロニクス株式会社 | 半導体素子及びその製造方法 |
| CN108400168A (zh) * | 2018-02-27 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
-
2020
- 2020-03-09 CN CN202010156290.4A patent/CN111403286A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1976057A (zh) * | 2006-08-14 | 2007-06-06 | 东南大学 | 高压p型金属氧化物半导体管及其制备方法 |
| JP2009032820A (ja) * | 2007-07-25 | 2009-02-12 | Denso Corp | 横型ｍｏｓトランジスタおよびその製造方法 |
| DE102011122906A1 (de) * | 2011-12-06 | 2013-06-27 | Infineon Technologies Ag | Laterales Transisterbauelement und Verfahren zu dessen Herstellung |
| US20140131796A1 (en) * | 2012-11-09 | 2014-05-15 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Rf ldmos device and fabrication method thereof |
| JP2015149355A (ja) * | 2014-02-05 | 2015-08-20 | 旭化成エレクトロニクス株式会社 | 半導体素子及びその製造方法 |
| CN108400168A (zh) * | 2018-02-27 | 2018-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8399921B2 (en) | Metal oxide semiconductor (MOS) structure and manufacturing method thereof | |
| US6406962B1 (en) | Vertical trench-formed dual-gate FET device structure and method for creation | |
| JP5622793B2 (ja) | 半導体装置とその製造方法 | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| TWI455287B (zh) | 功率半導體元件之終端結構及其製作方法 | |
| US20160211348A1 (en) | Trench lateral diffusion metal oxide semiconductor device and manufacturing method of the same | |
| US9972679B2 (en) | Semiconductor device | |
| JP6037085B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN111540785A (zh) | Ldmos器件及其制造方法 | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| CN111354677B (zh) | 深沟槽隔离结构的制备方法及半导体器件 | |
| CN112909095B (zh) | Ldmos器件及工艺方法 | |
| US20200259006A1 (en) | Insulated gate bipolar transistor, and manufacturing method therefor | |
| US11158736B2 (en) | MOSFET structure, and manufacturing method thereof | |
| CN114823482B (zh) | 横向扩散金属氧化物半导体的制备方法和器件 | |
| KR102446403B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법 및 반도체 장치의 레이아웃 디자인 방법 | |
| CN110729347A (zh) | Nldmos器件的制造方法及该nldmos器件 | |
| CN113594042B (zh) | Mosfet的制作方法 | |
| CN111403286A (zh) | Ldmos器件的制备方法及ldmos器件 | |
| KR102495516B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2012142487A (ja) | 半導体装置およびその製造方法 | |
| EP2317555A2 (en) | Production method of a semiconductor device | |
| CN111383922B (zh) | Jfet器件的制备方法、jfet器件及其版图结构 | |
| US20100289074A1 (en) | Semiconductor device and method of fabricating the same | |
| KR102435160B1 (ko) | 반도체 디바이스 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |