CN111383922B - Jfet器件的制备方法、jfet器件及其版图结构 - Google Patents
Jfet器件的制备方法、jfet器件及其版图结构 Download PDFInfo
- Publication number
- CN111383922B CN111383922B CN202010146282.1A CN202010146282A CN111383922B CN 111383922 B CN111383922 B CN 111383922B CN 202010146282 A CN202010146282 A CN 202010146282A CN 111383922 B CN111383922 B CN 111383922B
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- doped region
- oxide layer
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000010410 layer Substances 0.000 claims description 127
- 238000005468 ion implantation Methods 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- -1 silicon dioxide Chemical compound 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种JFET器件的制备方法、JFET器件及其版图结构，该方法包括：提供一衬底，衬底中形成有深N型阱，衬底上形成有场氧层；在衬底中形成P型阱，P型阱与场氧层的底部相交叠；在场氧层上形成第一栅场板、第二栅场板和第三栅场板；在衬底中形成第一P型重掺杂区和第二P型重掺杂区；在衬底中形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区。本申请通过在制备JFET器件的过程中，使P型阱向漏极扩张，包覆场氧层底部的部分区域，从而降低了靠近第一栅极的场氧层的电场强度，在一定程度上降低了在对场氧层进行减薄后的击穿风险，提高了JFET器件的可靠性。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种JFET器件的制备方法、JFET器件及其版图结构。
背景技术
结型场效应晶体管(Junction Field-Effect Transistor，JFET)是由PN结的栅极(Gate)、源极(Source)和漏极(Drain)构成的一种具有放大功能的三端有源器件,其工作原理是通过电压改变沟道的导电性来实现对输出电流的控制。
BCD(Bipolar-CMOS-DMOS)工艺为在同一芯片(Die)上制作双极晶体管(BipolarJunction Transistor，BJT)器件、互补金属氧化物半导体(Complementary Metal-OxideSemiconductor，CMOS)器件和DMOS器件的工艺。采用BCD工艺制造的器件广泛应用于电源管理、显示驱动、汽车电子、工业控制等领域。
参考图1，其示出了相关技术中基于BCD工艺制备得到的JFET器件的剖面示意图，如图1所示，该JFET器件包括栅氧化层(Gate Oxide，GOX)120，该栅氧化层120和同一晶圆衬底上的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)器件的栅氧化层(图1中未示出)在同一工艺步骤中制备，其中，CMOS的电流密度对于栅氧化层的厚度的依赖程度较高。
为了提高上述器件中CMOS的电流密度，通常需要减薄栅氧化层的厚度，由于JFET器件和CMOS的栅氧化层为同时淀积，若减薄CMOS器件的栅氧化层，JFET器件的栅氧化层120也会相应减薄，因此栅氧化层120在靠近栅极端的电场强度就会提升，在一定程度上提高了对器件的击穿电压进行测试时的击穿风险，造成“烧管”现象，同时，也会带来高温反相偏压试验(High Temperature Reverse Bias，HTRB)的失效风险。
鉴于此，亟待提供一种在减薄栅氧化层的同时，降低电压击穿风险的JFET器件及其制备方法。
发明内容
本申请提供了一种JFET器件的制备方法、JFET器件及其版图结构，可以解决相关技术中提供的JFET器件在减薄栅氧化层后容易导致电压击穿的问题。
一方面，本申请实施例提供了一种JFET器件的制备方法，包括：
提供一衬底，所述衬底为P(Positive)型衬底，所述衬底中形成有深N(Negative)型阱，所述衬底上形成有场氧层，所述深N型阱覆盖所述场氧层的底部；
进行P型离子注入，在所述衬底中形成P型阱，所述P型阱与所述场氧层的底部相交叠；
在所述场氧层上形成第一栅场板、第二栅场板和第三栅场板；
进行P型离子重掺杂注入，在所述衬底中形成第一P型重掺杂区和第二P型重掺杂区，所述第一P型重掺杂区位于所述深N型阱外，所述第二P型重掺杂区位于所述P型阱内；
进行N型离子重掺杂注入，在所述衬底中形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区，所述第一N型重掺杂区位于所述深N型阱内且位于所述P型阱外，所述第二N型重掺杂区位于所述P型阱内且与所述第一栅场板连接，所述第三N型重掺杂区位于所述P型阱内；
沿所述场氧层的剖面长度的方向，所述第一P型重掺杂区、所述第二P型重掺杂区、所述第一N型重掺杂区和所述第二N型重掺杂区位于所述场氧层的一侧，所述第三N型重掺杂区位于所述场氧层的另一侧。
可选的，所述P型阱与所述场氧层的底部的交叠区域的长度小于20微米。
可选的，所述进行P型离子注入之前，还包括：
进行深N型阱离子注入，在所述衬底中形成所述深N型阱；
通过场氧化(Local Oxidation ofSilicon，LOCOS)工艺在所述深N型阱上形成所述场氧层。
可选的，所述进行深N型阱离子注入，在所述衬底中形成所述深N型阱，包括：
通过光刻工艺在所述衬底上定义所述深N型阱的注入区域；
对所述深N型阱的注入区域进行所述深N型阱离子注入后，通过高温推阱工艺在所述衬底中形成所述深N型阱；
清除所述光刻工艺中覆盖的光阻。
可选的，所述进行P型离子注入，在所述衬底中形成P型阱，包括：
通过光刻工艺在所述衬底上定义P型阱的离子注入区；
对所述P型阱的离子注入区进行所述P型离子注入后，通过快速热退火(RapidThermalAnnealing，RTA)工艺在所述衬底中形成所述P型阱；
清除所述光刻工艺中覆盖的光阻。
可选的，所述在所述场氧层上形成第一栅场板、第二栅场板和第三栅场板，包括：
在所述衬底上依次沉积硅氧化物层和多晶硅层；
通过光刻工艺定义栅场板的区域；
对所述除所述栅场板的区域的其它区域进行刻蚀，使所述衬底暴露，形成所述第一栅场板、所述第二栅场板和所述第三栅场板；
清除所述光刻工艺中覆盖的光阻。
可选的，所述进行N型离子重掺杂注入之后，还包括：
在所述衬底和所述场氧层上形成层间介质层；
在所述层间介质层中形成多个通孔，每个通孔分别使所述第一P型重掺杂区、所述第二P型重掺杂区、所述第一N型重掺杂区、所述第二N型重掺杂区、所述第一栅场板、所述第二栅场板、所述第三栅场板和所述第三N型重掺杂区暴露；
在所述通孔中填充金属，形成接触通孔；
在所述接触通孔上形成引线，所述第二P型重掺杂区和所述第二N型重掺杂区上的接触通孔与同一引线连接，所述第三栅场板和所述第三N型重掺杂区上的接触通孔与同一引线连接。
另一方面，本申请提供了一种JFET器件，包括：
衬底，所述衬底为P型衬底，所述衬底中形成有深N型阱；
场氧层，所述场氧层形成于所述深N型阱上，所述场氧层上形成有第一栅场板、第二栅场板和第三栅场板；
P型阱，所述P型阱形成于所述衬底中且位于所述深N型阱内，所述P型阱与所述场氧层的底部相交叠；
第一P型重掺杂区，所述第一P型重掺杂区位于所述深N型阱外；
第二P型重掺杂区，所述第二P型重掺杂区位于所述P型阱内；
第一N型重掺杂区，所述第一N型重掺杂区位于所述深N型阱内且位于所述P型阱外；
第二N型重掺杂区，所述第二N型重掺杂区位于所述P型阱内且与所述第一栅场板连接；
第三N型重掺杂区，所述第三N型重掺杂区位于所述P型阱内；
沿所述场氧层的剖面长度的方向，所述第一P型重掺杂区、所述第二P型重掺杂区、所述第一N型重掺杂区和所述第二N型重掺杂区位于所述场氧层的一侧，所述第三N型重掺杂区位于所述场氧层的另一侧。
可选的，所述P型阱与所述场氧层的底部的交叠区域的长度小于20微米。
可选的，所述第一栅场板、所述第二栅场板和所述第三栅场板从下至上依次包括硅氧化物层和多晶硅层。
可选的，所述衬底和所述场氧层上还形成有层间介质层；
所述层间介质层中形成有多个接触通孔，每个接触通孔的底部分别与所述第一P型重掺杂区、所述第二P型重掺杂区、所述第一N型重掺杂区、所述第二N型重掺杂区、所述第一栅场板、所述第二栅场板、所述第三栅场板和所述第三N型重掺杂区连接；
所述接触通孔上形成有引线，所述第二P型重掺杂区和所述第二N型重掺杂区上的接触通孔与同一引线连接，所述第三栅场板和所述第三N型重掺杂区上的接触通孔与同一引线连接。
另一方面，本申请提供了一种JFET版图结构，包括：
深N型阱；
漏极，所述漏极设置于所述深N型阱中；
场氧层，所述场氧层设置于所述深N型阱中且环绕设置于所述漏极外侧；
P型阱，所述P型阱设置于所述深N型阱中且环绕设置于所述漏极外侧，所述P型阱与所述场氧层相交叠；
第一栅场板，所述第一栅场板设置于所述N型阱中且环绕设置于所述漏极外侧，所述第一栅场板分别与所述场氧层和所述P型阱交叠；
第二栅场板，所述第二栅场板设置于所述场氧层中且环绕设置于所述第一栅场板和所述漏极之间；
第三栅场板，所述第三栅场板设置于所述场氧层中且环绕设置于所述第二栅场板和所述漏极之间；
源极，所述源极设置于所述深N型阱中且设置于所述P型阱外。
可选的，所述P型阱的内边缘与所述场氧层的外边缘的距离小于20微米。
本申请技术方案，至少包括如下优点：
通过在制备JFET器件的过程中，使P型阱向漏极扩张，包覆场氧层底部的部分区域，从而降低了靠近第一栅极的场氧层的电场强度，在一定程度上降低了在对场氧层进行减薄后的击穿风险，提高了JFET器件的可靠性；同时在P型阱和深N型阱的交界的上端，或者深N型阱的上方增加位于场氧层上的栅场板，可以维持P型阱改变后的结构的击穿电压不会下降。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中基于BCD工艺制备得到的JFET器件的剖面示意图；
图2是本申请一个示例性实施例提供的JFET器件的制备方法的流程图；
图3至图7是本申请一个示例性实施例提供的JFET器件的制备流程示意图；
图8是本申请一个示例性实施例提供的JFET版图结构的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的JFET器件的制备方法的流程图，该制备方法可应用于集成有JFET器件和CMOS器件的晶圆的制造工艺中，如图2所示，该方法包括：
步骤201，提供一衬底，该衬底为P型衬底，该衬底中形成有深N型阱，该衬底上形成有场氧层，深N型阱覆盖场氧层的底部。
可选的，本实施例中，在步骤201之前，还包括：
步骤1.1，进行深N型阱离子注入，通过高温推阱工艺在衬底中形成深N型阱。
参考图3，其示出了在衬底310(该衬底310为P型衬底)上进行深N型离子注入的剖面示意图。如图3所示，通过光刻工艺在衬底310上定义深N型阱的注入区域，在除深N型阱的注入区域的其它区域覆盖光阻301，对深N型阱的注入区域进行深N型阱离子注入(注入N型离子)，形成N型注入区域3111。
参考图4，其示出了对N型注入区域3111进行高温推挽工艺后形成深N型阱311的剖面示意图。如图4所示，对N型注入区域3111进行高温推挽工艺后形成深N型阱311后，清除光阻301。
步骤1.2，通过场氧化工艺在深N型阱上形成场氧层。
需要说明的是，步骤201中形成的结构可通过步骤1.1至步骤1.2提供的方法制备，也可通过其他方法进行制备，步骤1.1至步骤1.2中提供的方法为一种可选的方法。
步骤202，进行P型离子注入，在衬底中形成P型阱，P型阱与场氧层的底部相交叠。
参考图5，其示出了通过场氧化工艺在深N型阱311上形成场氧层320，在衬底310中形成P型阱312的剖面示意图。
如图5所示，场氧层320的两侧形成有“鸟嘴”结构(如图5中虚线所示)，深N型阱311覆盖场氧层320的底部；P型阱312与场氧层320的底部具有相交叠的区域，其包覆了场氧层320一侧的鸟嘴结构。
示例性的，“进行P型离子注入，在衬底中形成P型阱”包括但不限于：通过光刻工艺在衬底310上定义P型阱的离子注入区；对P型阱的离子注入区进行P型离子注入后，通过快速热退火工艺在衬底310中形成P型阱312；清除光刻工艺中覆盖的光阻。
可选的，P型阱312与场氧层320的底部的交叠区域的长度小于20微米。即，P型阱312靠近场氧层320方向的边缘(如图6中右侧的虚线所示)与场氧层320靠近P型阱312方向的边缘(如图6中左侧的虚线所示)之间的距离a小于20微米。
步骤203，在场氧层上形成第一栅场板、第二栅场板和第三栅场板。
参考图6，其示出了在场氧层320上形成第一栅场板331、第二栅场板332和第三栅场板333的剖面示意图。
示例性的，“在场氧层上形成第一栅场板、第二栅场板和第三栅场板”包括但不限于：在衬底310上依次沉积硅氧化物(例如二氧化硅SiO2)层和多晶硅层；通过光刻工艺定义栅场板的区域(第一栅场板331、第二栅场板332和第三栅场板333在场氧层320上的区域)；对除栅场板的区域的其它区域进行刻蚀，使衬底310、场氧层320暴露，形成第一栅场板331、第二栅场板332和第三栅场板333；清除光刻工艺中覆盖的光阻。
步骤204，进行P型离子重掺杂注入，在衬底中形成第一P型重掺杂区和第二P型重掺杂区，第一P型重掺杂区位于深N型阱外，第二P型重掺杂区位于P型阱内。
步骤205，进行N型离子重掺杂注入，在衬底中形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区，第一N型重掺杂区位于深N型阱内且位于P型阱外，第二N型重掺杂区位于P型阱内且与第一栅场板连接，第三N型重掺杂区位于P型阱内。
参考图7，其示出了通过图2方法实施例制备到的JFET器件的剖面图。如图7所示，沿场氧层320的剖面长度的方向(如图7中箭头所示的方向)，第一P型重掺杂区303、第二P型重掺杂区304、第一N型重掺杂区305和第二N型重掺杂区306位于场氧层320的一侧，第三N型重掺杂区307位于场氧层320的另一侧。
其中，第一N型重掺杂区305为JFET器件的源极，第二P型重掺杂区304和P型阱312为JFET器件的第一栅极，第一P型重掺杂区303和衬底310为JFET器件的第二栅极，第三N型重掺杂区307为JFET器件的漏极。
综上所述，本申请实施例中，通过在制备JFET器件的过程中，使P型阱向漏极扩张，包覆场氧层底部的部分区域，从而降低了靠近第一栅极的场氧层的电场强度，在一定程度上降低了在对场氧层进行减薄后的击穿风险，提高了JFET器件的可靠性；同时在P型阱和深N型阱的交界的上端，或者深N型阱的上方增加位于场氧层上的栅场板，可以维持P型阱改变后的结构的击穿电压不会下降。
在一个可选的实施例中，如图7所示，在步骤205之后，还包括：在衬底310和场氧层320上形成层间介质层340；在层间介质层340中形成多个通孔，每个通孔分别使第一P型重掺杂区303、第二P型重掺杂区304、第一N型重掺杂区305、第二N型重掺杂区306、第一栅场板331、第二栅场板332、第三栅场板333和第三N型重掺杂区307暴露；在通孔中填充金属，形成接触通孔351；在接触通孔351上形成引线352，第二P型重掺杂区304和第二N型重掺杂区306上的接触通孔351与同一引线352连接，第三栅场板333和第三N型重掺杂区307上的接触通孔351与同一引线352连接。
其中，层间介质层340包括低介电常数(介电常数低于4)材料(例如二氧化硅)，可通过化学气相沉积(Chemical Vapor Deposition，CVD)工艺沉积二氧化硅形成层间介质层340。
示例性的，可通过电镀(例如电镀金属铜)或者CVD工艺(例如CVD沉积金属钨)在通孔中填充金属后，通过化学机械研磨(Chemical Mechanical Polish，CMP)工艺对金属进行平坦化处理形成接触通孔351；通过物理气相沉积(Physical Vapor Deposition，PVD)工艺在层间介质层340和接触通孔351上沉积形成金属(例如金属铝或者金属铜)后，通过光刻工艺对金属进行刻蚀形成引线352。
参考图7，其示出了本申请一个示例性实施例提供的JFET器件的剖面图，该JFET器件可通过BCD工艺与CMOS器件集成在同一晶圆上，该JFET器件包括：
衬底310，该衬底310为P型衬底，衬底310中形成有深N型阱311。
场氧层320，其形成于深N型阱311上，场氧层320上形成有第一栅场板331、第二栅场板332和第三栅场板333。
P型阱312，其形成于衬底310中且位于深N型阱311内，P型阱312与场氧层320的底部相交叠。
第一P型重掺杂区303，其位于深N型阱311外。
第二P型重掺杂区304，其位于P型阱312内。
第一N型重掺杂区305，其位于深N型阱311内且位于P型阱312外。
第二N型重掺杂区306，其位于P型阱312内且与第一栅场板331连接。
第三N型重掺杂区307，其位于P型阱312内。
沿场氧层320的剖面长度的方向(如图7中箭头所示的方向)，第一P型重掺杂区303、第二P型重掺杂区304、第一N型重掺杂区305和第二N型重掺杂区306位于场氧层320的一侧，第三N型重掺杂区307位于场氧层320的另一侧。
其中，第一N型重掺杂区305为JFET器件的源极，第二P型重掺杂区304和P型阱312为JFET器件的第一栅极，第一P型重掺杂区303和衬底310为JFET器件的第二栅极，第三N型重掺杂区307为JFET器件的漏极。
可选的，P型阱312与场氧层320的底部的交叠区域的长度小于20微米；可选的，第一栅场板331、第二栅场板332和第三栅场板333从下至上依次包括硅氧化物层和多晶硅层。
可选的，如图7所示，衬底310和场氧层320上还形成有层间介质层340；层间介质层340中形成有多个接触通孔351，每个接触通孔351的底部分别与第一P型重掺杂区303、第二P型重掺杂区304、第一N型重掺杂区305、第二N型重掺杂区306、第一栅场板331、第二栅场板332、第三栅场板333和第三N型重掺杂区307连接。
接触通孔351上形成有引线352，第二P型重掺杂区304和第二N型重掺杂区306上的接触通孔351与同一引线352连接，第三栅场板333和第三N型重掺杂区307上的接触通孔351与同一引线352连接。
参考图8，其示出了本申请一个示例性实施例提供的JFET版图结构的示意图，该版图结构可应用于本申请实施例中的JFET器件的制备方法，如图8所示，该版图结构包括：
深N型阱811。
漏极810，其设置于深N型阱811中。
场氧层820，其设置于深N型阱811中且环绕设置于漏极810外侧。
P型阱812，其设置于深N型阱811中且环绕设置于漏极810外侧，P型阱812与场氧层820相交叠。如图8所示，P型阱812的内边缘可通过距离a靠近漏极810端点所指示，场氧层820的外边缘可通过距离a远离漏极810的端点所指示。
第一栅场板831，其设置于N型阱811中且环绕设置于漏极810外侧，第一栅场板831分别与场氧层820和P型阱812交叠。
第二栅场板832，其设置于场氧层820中且环绕设置于第一栅场板831和漏极810之间。
第三栅场板833，其设置于所述场氧层820中且环绕设置于第二栅场板832和漏极810之间。
源极840，其设置于深N型阱811中且设置于P型阱812外。
可选的，如图8所示，P型阱812的内边缘与场氧层820的外边缘的距离a小于20微米。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (13)
1.一种JFET器件的制备方法，其特征在于，所述方法应用于集成有所述JFET器件和CMOS器件的晶圆的制造工艺中，包括：
提供一衬底，所述衬底为P型衬底，所述衬底中形成有深N型阱，所述衬底上形成有场氧层，所述深N型阱覆盖所述场氧层的底部；
进行P型离子注入，在所述衬底中形成P型阱，所述P型阱与所述场氧层的底部相交叠；
在所述场氧层上形成第一栅场板、第二栅场板和第三栅场板；
进行P型离子重掺杂注入，在所述衬底中形成第一P型重掺杂区和第二P型重掺杂区，所述第一P型重掺杂区位于所述深N型阱外，所述第二P型重掺杂区位于所述P型阱内；
进行N型离子重掺杂注入，在所述衬底中形成第一N型重掺杂区、第二N型重掺杂区和第三N型重掺杂区，所述第一N型重掺杂区位于所述深N型阱内且位于所述P型阱外，所述第二N型重掺杂区位于所述P型阱内且与所述第一栅场板连接，所述第三N型重掺杂区位于所述深N型阱内；
沿所述场氧层的剖面长度的方向，所述第一P型重掺杂区、所述第二P型重掺杂区、所述第一N型重掺杂区和所述第二N型重掺杂区位于所述场氧层的一侧，所述第三N型重掺杂区位于所述场氧层的另一侧；
所述第一N型重掺杂区为所述JFET器件的源极，所述第二P型重掺杂区和所述P型阱为所述JFET器件的第一栅极，所述第一P型重掺杂区和所述衬底为所述JFET器件的第二栅极，所述第三N型重掺杂区为所述JFET器件的漏极。
2.根据权利要求1所述的方法，其特征在于，所述P型阱与所述场氧层的底部的交叠区域的长度小于20微米。
3.根据权利要求2所述的方法，其特征在于，所述进行P型离子注入之前，还包括：
进行深N型阱离子注入，在所述衬底中形成所述深N型阱；
通过场氧化工艺在所述深N型阱上形成所述场氧层。
4.根据权利要求3所述的方法，其特征在于，所述进行深N型阱离子注入，在所述衬底中形成所述深N型阱，包括：
通过光刻工艺在所述衬底上定义所述深N型阱的注入区域；
对所述深N型阱的注入区域进行所述深N型阱离子注入后，通过高温推阱工艺在所述衬底中形成所述深N型阱；
清除所述光刻工艺中覆盖的光阻。
5.根据权利要求4所述的方法，其特征在于，所述进行P型离子注入，在所述衬底中形成P型阱，包括：
通过光刻工艺在所述衬底上定义P型阱的离子注入区；
对所述P型阱的离子注入区进行所述P型离子注入后，通过快速热退火工艺在所述衬底中形成所述P型阱；
清除所述光刻工艺中覆盖的光阻。
6.根据权利要求5所述的方法，其特征在于，所述在所述场氧层上形成第一栅场板、第二栅场板和第三栅场板，包括：
在所述衬底上依次沉积硅氧化物层和多晶硅层；
通过光刻工艺定义栅场板的区域；
对所述除所述栅场板的区域的其它区域进行刻蚀，使所述衬底暴露，形成所述第一栅场板、所述第二栅场板和所述第三栅场板；
清除所述光刻工艺中覆盖的光阻。
7.根据权利要求1至6任一所述的方法，其特征在于，所述进行N型离子重掺杂注入之后，还包括：
在所述衬底和所述场氧层上形成层间介质层；
在所述层间介质层中形成多个通孔，每个通孔分别使所述第一P型重掺杂区、所述第二P型重掺杂区、所述第一N型重掺杂区、所述第二N型重掺杂区、所述第一栅场板、所述第二栅场板、所述第三栅场板和所述第三N型重掺杂区暴露；
在所述通孔中填充金属，形成接触通孔；
在所述接触通孔上形成引线，所述第二P型重掺杂区和所述第二N型重掺杂区上的接触通孔与同一引线连接，所述第三栅场板和所述第三N型重掺杂区上的接触通孔与同一引线连接。
8.一种JFET器件，其特征在于，包括：
衬底，所述衬底为P型衬底，所述衬底中形成有深N型阱，所述衬底用于集成所述JFET器件和CMOS器件；
场氧层，所述场氧层形成于所述深N型阱上，所述场氧层上形成有第一栅场板、第二栅场板和第三栅场板；
P型阱，所述P型阱形成于所述衬底中且位于所述深N型阱内，所述P型阱与所述场氧层的底部相交叠；
第一P型重掺杂区，所述第一P型重掺杂区位于所述深N型阱外；
第二P型重掺杂区，所述第二P型重掺杂区位于所述P型阱内；
第一N型重掺杂区，所述第一N型重掺杂区位于所述深N型阱内且位于所述P型阱外；
第二N型重掺杂区，所述第二N型重掺杂区位于所述P型阱内且与所述第一栅场板连接；
第三N型重掺杂区，所述第三N型重掺杂区位于所述深N型阱内；
沿所述场氧层的剖面长度的方向，所述第一P型重掺杂区、所述第二P型重掺杂区、所述第一N型重掺杂区和所述第二N型重掺杂区位于所述场氧层的一侧，所述第三N型重掺杂区位于所述场氧层的另一侧；
所述第一N型重掺杂区为所述JFET器件的源极，所述第二P型重掺杂区和所述P型阱为所述JFET器件的第一栅极，所述第一P型重掺杂区和所述衬底为所述JFET器件的第二栅极，所述第三N型重掺杂区为所述JFET器件的漏极。
9.根据权利要求8所述的JFET器件，其特征在于，所述P型阱与所述场氧层的底部的交叠区域的长度小于20微米。
10.根据权利要求9所述的JFET器件，其特征在于，所述第一栅场板、所述第二栅场板和所述第三栅场板从下至上依次包括硅氧化物层和多晶硅层。
11.根据权利要求8至10任一所述的JFET器件，其特征在于，所述衬底和所述场氧层上还形成有层间介质层；
所述层间介质层中形成有多个接触通孔，每个接触通孔的底部分别与所述第一P型重掺杂区、所述第二P型重掺杂区、所述第一N型重掺杂区、所述第二N型重掺杂区、所述第一栅场板、所述第二栅场板、所述第三栅场板和所述第三N型重掺杂区连接；
所述接触通孔上形成有引线，所述第二P型重掺杂区和所述第二N型重掺杂区上的接触通孔与同一引线连接，所述第三栅场板和所述第三N型重掺杂区上的接触通孔与同一引线连接。
12.一种JFET版图结构，其特征在于，所述JFET版图结构应用于集成有JFET器件和CMOS器件的晶圆的制造工艺中，包括：
深N型阱；
漏极，所述漏极设置于所述深N型阱中；
场氧层，所述场氧层设置于所述深N型阱中且环绕设置于所述漏极外侧；
P型阱，所述P型阱设置于所述深N型阱中且环绕设置于所述漏极外侧，所述P型阱与所述场氧层相交叠；
第一栅极，所述第一栅极设置于所述场氧层中且环绕设置于所述漏极的外侧；
第二栅场板，所述第二栅场板设置于所述场氧层中且环绕设置于所述第一栅极的外侧；
第一栅场板，所述第一栅场板设置于所述深N型阱中且环绕设置于所述第二栅场板的外侧，所述第一栅场板分别与所述场氧层和所述P型阱交叠；
源极，所述源极设置于所述深N型阱外。
13.根据权利要求12所述的JFET版图结构，其特征在于，所述P型阱的内边缘与所述场氧层的外边缘的距离小于20微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010146282.1A CN111383922B (zh) | 2020-03-05 | 2020-03-05 | Jfet器件的制备方法、jfet器件及其版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010146282.1A CN111383922B (zh) | 2020-03-05 | 2020-03-05 | Jfet器件的制备方法、jfet器件及其版图结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111383922A CN111383922A (zh) | 2020-07-07 |
| CN111383922B true CN111383922B (zh) | 2023-10-20 |
Family
ID=71221481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010146282.1A Active CN111383922B (zh) | 2020-03-05 | 2020-03-05 | Jfet器件的制备方法、jfet器件及其版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111383922B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434445A (en) * | 1992-04-17 | 1995-07-18 | Sgs-Thomson Microelectronics S.R.L. | Junction-isolated high-voltage MOS integrated device |
| CN1317834A (zh) * | 2000-04-13 | 2001-10-17 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN103872051A (zh) * | 2012-12-13 | 2014-06-18 | 瑞萨电子株式会社 | 半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004038369B4 (de) * | 2004-08-06 | 2018-04-05 | Austriamicrosystems Ag | Hochvolt-NMOS-Transistor und Herstellungsverfahren |
-
2020
- 2020-03-05 CN CN202010146282.1A patent/CN111383922B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434445A (en) * | 1992-04-17 | 1995-07-18 | Sgs-Thomson Microelectronics S.R.L. | Junction-isolated high-voltage MOS integrated device |
| CN1317834A (zh) * | 2000-04-13 | 2001-10-17 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN103872051A (zh) * | 2012-12-13 | 2014-06-18 | 瑞萨电子株式会社 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111383922A (zh) | 2020-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10903316B2 (en) | Radio frequency switches with air gap structures | |
| US9153666B1 (en) | LDMOS with corrugated drift region | |
| WO2011161748A1 (ja) | 半導体装置およびその製造方法 | |
| US20070004116A1 (en) | Trenched MOSFET termination with tungsten plug structures | |
| US11393736B2 (en) | Method of manufacturing a semiconductor device having an integrated pn diode temperature sensor | |
| US9171916B1 (en) | LDMOS with thick interlayer-dielectric layer | |
| TWI382474B (zh) | 完全去耦化的高電壓和低電壓電晶體的製造方法 | |
| WO2015174197A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016021547A (ja) | 半導体装置の製造方法 | |
| US9450074B1 (en) | LDMOS with field plate connected to gate | |
| JP5616720B2 (ja) | 半導体装置およびその製造方法 | |
| WO2015008444A1 (ja) | 半導体装置 | |
| US10403725B2 (en) | Method for processing a semiconductor workpiece and semiconductor device | |
| US11532741B2 (en) | Semiconductor device having vertical DMOS and manufacturing method thereof | |
| CN111403471B (zh) | 高压jfet器件及其制造方法、高压jfet器件的版图结构 | |
| CN111383922B (zh) | Jfet器件的制备方法、jfet器件及其版图结构 | |
| JP5367390B2 (ja) | 半導体装置及びその製造方法 | |
| CN110383491B (zh) | 半导体装置及制造半导体装置的方法 | |
| CN110729347A (zh) | Nldmos器件的制造方法及该nldmos器件 | |
| CN111128727B (zh) | Jfet器件的制造方法、jfet器件及其版图结构 | |
| US7157772B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2012142487A (ja) | 半導体装置およびその製造方法 | |
| CN111403293B (zh) | Jfet器件的制备方法和jfet器件 | |
| CN113921592B (zh) | 结型场效应管器件及其形成方法 | |
| JP2020150041A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |