CN110299413A - 一种ldmos器件及其制造方法 - Google Patents
一种ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN110299413A CN110299413A CN201910623827.0A CN201910623827A CN110299413A CN 110299413 A CN110299413 A CN 110299413A CN 201910623827 A CN201910623827 A CN 201910623827A CN 110299413 A CN110299413 A CN 110299413A
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating medium
- medium layer
- heavily doped
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 135
- 230000000903 blocking effect Effects 0.000 claims abstract description 115
- 239000002184 metal Substances 0.000 claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 239000010410 layer Substances 0.000 claims description 343
- 229920005591 polysilicon Polymers 0.000 claims description 68
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 15
- 206010010144 Completed suicide Diseases 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 210000002186 septum of brain Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种LDMOS器件及制造方法，包括衬底及形成于该衬底上的漂移区；位于漂移区上的阻挡绝缘介质层和导电层，位于衬底上的栅极多晶硅及导电层；位于导电层上的接触孔；导电层通过接触孔中的金属与第一金属层连接；漂移区设有N型重掺杂区，N型重掺杂区位于阻挡绝缘介质层远离栅极多晶硅的一侧。本发明的LDMOS场板介质层和场板导电层横向尺寸一致，因此无需额外增加光罩数，该器件具有两个不同厚度场板介质层的场板，因此相比于传统的LDMOS器件，能获得更好的BV‑Rsp关系。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种LDMOS器件及其制造方法。
背景技术
DMOS(Double-diffused MOS)由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。现有的LDMOS结构如图1所示，其中102表示硅衬底/硅外延层，103表示浅沟槽隔离(Shallow Trench Isolation,STI)场板介质层，104表示漂移区，105表示P型体区，106表示栅绝缘介质层，107表示栅极多晶硅，108表示N型重掺杂区，109表示P型重掺杂区，111表示侧墙。在STI工艺中场板介质层103是通过：a)对硅进行刻蚀形成浅沟槽，b)进行热氧化在浅沟槽表面形成氧化层，c)对沟槽进行介质层填充，d)经化学机械研磨形成场板介质层103。在LOCOS(Local oxidation of silicon)工艺中，103是通过对局部的硅进行热氧化形成。
现有的另一种LDMOS结构如图2所示，场板介质层103是通过在硅的表面淀积形成介质层经选择性刻蚀形成。
LDMOS(Lateral Double-diffused MOSFET)器件中，特征导通电阻(Specific on-Resistance,Rsp)和击穿电压(Breakdown Voltage,BV)是两个重要的指标。BCD(Bipolar-CMOS-DMOS)工艺中，由于高击穿电压和低特征导通电阻之间存在矛盾关系，往往无法满足LDMOS开关模式应用的要求，因此如何优化LDMOS器件的BV-Rsp关系、简化其制造工艺对于提高产品竞争力十分重要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种LDMOS器件及其制造方法，用于解决现有技术中由于高击穿电压和低特征导通电阻之间存在矛盾关系，无法满足LD-MOSFET开关模式应用的要求的问题。
为实现上述目的及其他相关目的，本发明提供一种LDMOS器件，所述器件至少包括：衬底及形成于该衬底上的漂移区；位于所述漂移区上的阻挡绝缘介质层；位于所述阻挡绝缘介质层上的导电层；位于所述衬底上的栅极多晶硅；所述栅极多晶硅上设有所述导电层；位于所述导电层上的接触孔；位于所述栅极多晶硅上的导电层以及位于所述阻挡绝缘介质层上的导电层分别通过接触孔中的金属与第一金属层连接；所述漂移区设有N型重掺杂区，所述N型重掺杂区位于所述阻挡绝缘介质层远离所述栅极多晶硅的一侧。
优选地，所述阻挡绝缘介质层与其上的导电层之间还存在有多晶硅层，所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层三者长度相同。
优选地，所述阻挡绝缘介质层及位于其上的导电层二者长度相同，并且二者与所述N型重掺杂区存在交叠区。
优选地，所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层与所述N型重掺杂区存在交叠区。
优选地，所述N型重掺杂区与所述漂移区上的所述阻挡绝缘介质层之间存在位于所述漂移区中的横向间隔区，该横向间隔区中设有与所述阻挡绝缘介质层存在交叠的STI场板介质层。
优选地，所述N型重掺杂区与所述漂移区上的所述阻挡绝缘介质层之间存在横向间隔区，该横向间隔区的所述漂移区上表面设有与所述阻挡绝缘介质层存在交叠的台阶氧化层。
本发明还提供一种LDMOS器件的制造方法，该方法至少包括以下步骤：步骤一、提供衬底，在所述衬底上形成漂移区；步骤二、在所述衬底上形成栅极多晶硅；步骤三、在所述漂移区中形成N型重掺杂区；步骤四、在所述栅极多晶硅与所述N型重掺杂区之间的所述漂移区上表面形成阻挡绝缘介质层；之后在所述阻挡绝缘介质层以及所述栅极多晶硅上形成导电层；步骤五、在所述导电层上形成接触孔并填充金属，之后形成与所述接触孔连接的第一金属层。
优选地，步骤一中在所述衬底上形成漂移区之前，先在所述衬底上形成STI场板介质层，所述STI场板介质层落入所述漂移区内。
步骤一中在所述衬底上形成漂移区之前，先在所述衬底上形成台阶氧化层，所述台阶氧化层位于所述漂移区上表面。
优选地，步骤一中形成所述漂移区的同时还会在所述衬底上所述漂移区远离所述N型重掺杂区的一侧形成体区。
优选地，步骤二中在所述衬底上形成栅极多晶硅的方法包括：先在所述衬底上通过热氧化形成栅绝缘介质层，在所述栅绝缘介质层上淀积多晶硅层并刻蚀形成所述栅极多晶硅；之后在形成的所述栅极多晶硅上淀积绝缘介质层并刻蚀形成侧墙。
优选地，在形成所述N型重掺杂区的步骤三中还会在所述体区形成P型重掺杂区。
优选地，步骤四中形成所述阻挡绝缘介质层及导电层的方法包括：(1)淀积一层阻挡绝缘介质材料，之后在所述阻挡绝缘介质材料上淀积一层多晶硅；(2)选择性刻蚀所述多晶硅和所述阻挡绝缘介质材料至暴露出所述N型、P型重掺杂区以及所述栅极多晶硅的顶部；(3)对所述阻挡绝缘介质层上的多晶硅、所述栅极多晶硅、所述N型重掺杂区以及所述P型重掺杂区进行金属硅化反应，形成表面金属硅化物。
优选地，步骤四中所述阻挡绝缘介质层上的多晶硅发生完全或部分金属硅化反应，在所述阻挡绝缘介质层上形成导电金属硅化物或在未完全反应的所述多晶硅层上形成导电金属硅化物。
优选地，步骤四中进行金属硅化反应后，在衬底表面淀积绝缘介质层，之后再淀积层间介质层。
优选地，所述STI场板介质层位于所述N型重掺杂区和所述阻挡绝缘介质层之间的漂移区内，并且与所述阻挡绝缘介质层存在交叠。
优选地，所述台阶氧化层位于所述N型重掺杂区和所述阻挡绝缘介质层之间的漂移区上表面，并且与所述阻挡绝缘介质层存在交叠。
如上所述，本发明的LDMOS器件，具有以下有益效果：本发明的LDMOS场板介质层和场板导电层横向尺寸一致，因此无需额外增加光罩数，该器件具有两个不同厚度场板介质层的场板，因此相比于传统的LDMOS器件，能获得更好的BV-Rsp关系。
附图说明
图1显示为现有技术中的一种LDMOS结构示意图；
图2显示为现有技术中的另一种LDMOS结构示意图；
图3显示为本发明的实施例一的LDMOS结构示意图；
图4显示为本发明的实施例二的LDMOS结构示意图；
图5显示为本发明的实施例三的LDMOS结构示意图；
图6显示为本发明的实施例四的LDMOS结构示意图；
图7显示为本发明和现有技术中的LDMOS的击穿电压的曲线对比；
图8显示为本发明和现有技术中的LDMOS的漏极电流Idlin曲线对比。
元件标号说明
101 阻挡绝缘介质层
102 衬底
103 STI场板介质层、台阶氧化层
104 漂移区
105 P型体区
106 栅绝缘介质层
107 栅极多晶硅
108 N型重掺杂区
109 P型重掺杂区
110 导电层
111 侧墙
112 接触孔
113 第一金属层
114 层间介质层
115 绝缘介质层
116 多晶硅
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
参考图3，图3显示为本发明的实施例一的LDMOS结构示意图。本实施例提供一种LDMO器件，所述器件包括：衬底102及形成于该衬底102上的漂移区104；位于所述漂移区104上的阻挡绝缘介质层101；位于所述阻挡绝缘介质层101上的导电层110；本实施例中，所述阻挡绝缘介质层与其上的导电层之间还存在有多晶硅层，所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层三者长度相同。并且所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层与所述N型重掺杂区存在交叠区。
本实施例的所述LDMOS器件还包括：位于所述衬底102上的栅极多晶硅107；所述栅极多晶硅107上设有所述导电层110，所述导电层为金属硅化物；位于所述导电层110上的接触孔112，所述接触孔内填充有金属；位于所述栅极多晶硅107上的导电层110以及位于所述阻挡绝缘介质层101上的导电层110分别通过接触孔112中的金属与第一金属层113连接；所述漂移区104设有N型重掺杂区108，所述N型重掺杂区108位于所述阻挡绝缘介质层101远离所述栅极多晶硅107的一侧。本实施例中，所述栅极多晶硅107与所述衬底表面之间还设有栅绝缘介质层106。
本实施例的所述LDMOS器件，可以集成在BCD工艺中。本实施例的LDMOS器件用于低压段LDMOS器件，场板介质层为金属硅化反应的阻挡绝缘介质层101，场板导电层为多晶硅116在经过金属硅化反应之后在多晶硅116顶部生成的导电金属硅化物110。栅极多晶硅107(或者源端109)和116顶部的金属硅化物110通过接触孔112中的金属、第一金属层113短接，实现调节电场分布、提高击穿电压。该结构中漂移区104上方的阻挡绝缘介质层101、多晶硅116和导电层110三者具有相同的长度，并且三者与N型重掺杂区存在交叠区以防止漂移区表面发生金属硅化反应。
本实施例还提供该LD-MOS器件的制造方法,参考图3形成的所述LDMOS器件结构，该方法包括以下步骤：该方法至少包括以下步骤：
步骤一、提供衬底102，在所述衬底102上形成漂移区104；该步骤一中形成所述漂移区的同时还会在所述衬底上所述漂移区远离所述N型重掺杂区的一侧形成P型体区105。
步骤二、在所述衬底102上形成栅极多晶硅107；步骤二中在所述衬底上形成栅极多晶硅的方法包括：先在所述衬底上通过热氧化形成栅绝缘介质层，在所述栅绝缘介质层上淀积多晶硅层并刻蚀形成所述栅极多晶硅；之后在形成的所述栅极多晶硅上淀积绝缘介质层并刻蚀形成侧墙111。
步骤三、在所述漂移区104中形成N型重掺杂区108；在形成所述N型重掺杂区的步骤三中还会在所述P型体区形成P型重掺杂区109。
步骤四、在所述栅极多晶硅107与所述N型重掺杂区108之间的所述漂移区104上表面形成阻挡绝缘介质层101；之后在所述阻挡绝缘介质层101以及所述栅极多晶硅107上形成导电层110；步骤四中形成所述阻挡绝缘介质层及导电层的方法包括：(1)淀积一层阻挡绝缘介质材料，之后在所述阻挡绝缘介质材料上淀积一层多晶硅；(2)选择性刻蚀所述多晶硅和所述阻挡绝缘介质材料至暴露出所述N型、P型重掺杂区以及所述栅极多晶硅的顶部；(3)对所述阻挡绝缘介质层上的多晶硅、所述栅极多晶硅、所述N型重掺杂区以及所述P型重掺杂区进行金属硅化反应，形成表面金属硅化物。步骤四中所述阻挡绝缘介质层上的多晶硅发生部分金属硅化反应，在未完全反应的所述多晶硅层上形成导电金属硅化物。也就是说，所述阻挡绝缘介质层上的多晶硅淀积较厚时，只发生了部分金属硅化反应，步骤四中进行金属硅化反应后，在衬底表面淀积绝缘介质层115，之后再淀积层间介质层114。
步骤五、在所述导电层110上形成接触孔112并填充金属，之后形成与所述接触孔112连接的第一金属层113。接触孔刻蚀和填充时，阻挡绝缘介质层101上方的金属硅化物也通过接触孔引出，并通过第一金属层113与栅极多晶硅或源端短接。
实施例二
实施例二与实施例一不同之处在于：当位于所述阻挡绝缘介质层上的多晶硅116的淀积厚度较薄时，金属硅化反应之后，所有的多晶硅116将会被反应形成导电层110(金属硅化物)，形成如图4所示的LDMOS结构。该结构中所述阻挡绝缘介质层及位于其上的导电层二者长度相同，并且二者与所述N型重掺杂区存在交叠区。
本实施例的所述LDMOS器件的制造方法中与实施例一不同的是，步骤四中所述阻挡绝缘介质层上的多晶硅发生完全金属硅化反应，在所述阻挡绝缘介质层上形成导电金属硅化物。
实施例三
参考图5，图5显示为本发明的实施例三的LDMOS结构示意图。本实施例提供一种LDMOS器件，所述器件包括：衬底102及形成于该衬底102上的漂移区104；位于所述漂移区104上的阻挡绝缘介质层101；位于所述阻挡绝缘介质层101上的导电层110；本实施例中，所述阻挡绝缘介质层与其上的导电层之间还存在有多晶硅层，所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层三者长度相同。本实施例中所述N型重掺杂区与所述漂移区上的所述阻挡绝缘介质层之间存在位于所述漂移区中的横向间隔区，该横向间隔区中设有与所述阻挡绝缘介质层存在交叠的STI场板介质层103。如图5所示，在所述漂移区104的上表面有所述阻挡绝缘介质层101，在所述阻挡绝缘介质层101上层叠有所述多晶硅116和导电层110，所述阻挡绝缘介质层与所述N型重掺杂区在纵向存在间隔区，在该间隔区域存在STI场板介质层103，并且所述STI场板介质层103位于所述N型重掺杂区的所述间隔区内，如图5所示，所述STI场板介质层在纵向与所述阻挡绝缘介质层101存在交叠。
本实施例的所述LDMOS器件还包括：位于所述衬底102上的栅极多晶硅107；所述栅极多晶硅107上设有所述导电层110，所述导电层为金属硅化物；位于所述导电层110上的接触孔112，所述接触孔内填充有金属；位于所述栅极多晶硅107上的导电层110以及位于所述阻挡绝缘介质层101上的导电层110分别通过接触孔112中的金属与第一金属层113连接；所述漂移区104设有N型重掺杂区108，所述N型重掺杂区108位于所述阻挡绝缘介质层101远离所述栅极多晶硅107的一侧。本实施例中，所述栅极多晶硅107与所述衬底表面之间还设有栅绝缘介质层106。
本实施例的所述LDMOS结构用于中-低压段LDMOS器件，场板介质层分为两部分，第一部分为金属硅化反应的阻挡绝缘介质层101，第二部分由阻挡绝缘介质层101和STI场板介质层103两部分叠加组成，因此第二部分比第一部分厚。场板导电层为多晶硅116经金属硅化反应之后在多晶硅116顶部生成的导电金属硅化物。栅极多晶硅107(或者源端)和多晶硅116顶部的金属硅化物通过接触孔112中的金属、第一金属层113短接，实现调节电场分布、提高击穿电压。该结构中漂移区104上方的阻挡绝缘介质层101、多晶硅116和导电层110三者具有相同的长度，三者与N型重掺杂区无交叠区。该器件具有两个不同厚度场板介质层的场板，因此相比于传统的LDMOS器件，能获得更好的BV-Rsp(击穿电压-导通电阻)关系。
本实施例还提供该LDMOS器件的制造方法,参考图5形成的所述LDMOS器件结构，该方法包括以下步骤：该方法至少包括以下步骤：
步骤一、提供衬底102，在所述衬底102上形成漂移区104；该步骤一中形成所述漂移区的同时还会在所述衬底上所述漂移区远离所述N型重掺杂区的一侧形成P型体区105。本实施例中，步骤一中在所述衬底上形成漂移区之前，先在所述衬底上形成如图5所示的STI场板介质层103，所述STI场板介质层103落入所述漂移区104内。
步骤二、在所述衬底102上形成栅极多晶硅107；步骤二中在所述衬底上形成栅极多晶硅的方法包括：先在所述衬底上通过热氧化形成栅绝缘介质层106，在所述栅绝缘介质层上淀积多晶硅层并刻蚀形成所述栅极多晶硅；之后在形成的所述栅极多晶硅上淀积绝缘介质层并刻蚀形成侧墙111。
步骤三、在所述漂移区104中形成N型重掺杂区108；在形成所述N型重掺杂区的步骤三中还会在所述P型体区形成P型重掺杂区109。
步骤四、在所述栅极多晶硅107与所述N型重掺杂区108之间的所述漂移区104上表面形成阻挡绝缘介质层101；之后在所述阻挡绝缘介质层101以及所述栅极多晶硅107上形成导电层110；步骤四中形成所述阻挡绝缘介质层及导电层的方法包括：(1)淀积一层阻挡绝缘介质材料，之后在所述阻挡绝缘介质材料上淀积一层多晶硅；(2)选择性刻蚀所述多晶硅和所述阻挡绝缘介质材料至暴露出所述N型、P型重掺杂区以及所述栅极多晶硅的顶部；(3)对所述阻挡绝缘介质层上的多晶硅、所述栅极多晶硅、所述N型重掺杂区以及所述P型重掺杂区进行金属硅化反应，形成表面金属硅化物。步骤四中所述阻挡绝缘介质层上的多晶硅发生部分金属硅化反应，在未完全反应的所述多晶硅层上形成导电金属硅化物。也就是说，所述阻挡绝缘介质层上的多晶硅淀积较厚时，只发生了部分金属硅化反应，步骤四中进行金属硅化反应后，在衬底表面淀积绝缘介质层115，之后再淀积层间介质层114。
如果该步骤中所述阻挡绝缘介质层上的多晶硅淀积较薄时，发生完全金属硅化反应，在所述阻挡绝缘介质层上形成导电金属硅化物，此时在所述阻挡绝缘介质层上没有剩余的多晶硅。如图5所示，所述STI场板介质层位于所述N型重掺杂区和所述阻挡绝缘介质层之间的漂移区内，并且与所述阻挡绝缘介质层存在交叠。也就是说，所述阻挡绝缘介质层与所述STI场板介质层103在纵向上存在交叠。
步骤五、在所述导电层110上形成接触孔112并填充金属，之后形成与所述接触孔112连接的第一金属层113。接触孔刻蚀和填充时，阻挡绝缘介质层101上方的金属硅化物也通过接触孔引出，并通过第一金属层113与栅极多晶硅或源端短接。
实施例四
参考图6，图6显示为本发明的实施例四的LDMOS结构示意图。本实施例提供一种LDMOS器件，所述器件包括：衬底102及形成于该衬底102上的漂移区104；位于所述漂移区104上的阻挡绝缘介质层101；位于所述阻挡绝缘介质层101上的导电层110；本实施例中，所述阻挡绝缘介质层与其上的导电层之间还存在有多晶硅层，所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层三者长度相同。本实施例中所述N型重掺杂区与所述漂移区上的所述阻挡绝缘介质层之间存在横向间隔区，该横向间隔区的所述漂移区上表面设有与所述阻挡绝缘介质层存在交叠的台阶氧化层103。如图6所示，在所述漂移区104的上表面有所述阻挡绝缘介质层101，在所述阻挡绝缘介质层101上层叠有所述多晶硅116和导电层110，所述阻挡绝缘介质层与所述N型重掺杂区在纵向存在间隔区，并且所述台阶氧化层103位于所述N型重掺杂区的所述间隔区的上表面，如图6所示，所述台阶氧化层与所述阻挡绝缘介质层101存在交叠。
本实施例的所述LDMOS器件还包括：位于所述衬底102上的栅极多晶硅107；所述栅极多晶硅107上设有所述导电层110，所述导电层为金属硅化物；位于所述导电层110上的接触孔112，所述接触孔内填充有金属；位于所述栅极多晶硅107上的导电层110以及位于所述阻挡绝缘介质层101上的导电层110分别通过接触孔112中的金属与第一金属层113连接；所述漂移区104设有N型重掺杂区108，所述N型重掺杂区108位于所述阻挡绝缘介质层101远离所述栅极多晶硅107的一侧。本实施例中，所述栅极多晶硅107与所述衬底表面之间还设有栅绝缘介质层106。
本实施例的所述LDMOS结构用于中-低压段LDMOS器件，场板介质层分为两部分，第一部分为金属硅化反应的阻挡绝缘介质层101，第二部分由阻挡绝缘介质层101和台阶氧化层103两部分组成，因此第二部分比第一部分厚。场板导电层为多晶硅116经金属硅化反应之后在多晶硅116顶部生成的导电金属硅化物。栅极多晶硅107(或者源端)和多晶硅116顶部的金属硅化物通过接触孔112中的金属、第一金属层113短接，实现调节电场分布、提高击穿电压。该结构中漂移区104上方的阻挡绝缘介质层101、多晶硅116和导电层110三者具有相同的长度，三者与N型重掺杂区无交叠区。该器件具有两个不同厚度场板介质层的场板，因此相比于传统的LDMOS器件，能获得更好的BV-Rsp(击穿电压-导通电阻)关系。
本实施例还提供该LDMOS器件的制造方法,参考图6形成的所述LDMOS器件结构，该方法包括以下步骤：该方法至少包括以下步骤：
步骤一、提供衬底102，在所述衬底102上形成漂移区104；该步骤一中形成所述漂移区的同时还会在所述衬底上所述漂移区远离所述N型重掺杂区的一侧形成P型体区105。本实施例中，步骤一中在所述衬底上形成漂移区之前，先在所述衬底上形成如图6所示的台阶氧化层103，所述台阶氧化层103在所述漂移区104的上表面。
步骤二、在所述衬底102上形成栅极多晶硅107；步骤二中在所述衬底上形成栅极多晶硅的方法包括：先在所述衬底上通过热氧化形成栅绝缘介质层106，在所述栅绝缘介质层上淀积多晶硅层并刻蚀形成所述栅极多晶硅；之后在形成的所述栅极多晶硅上淀积绝缘介质层并刻蚀形成侧墙111。
步骤三、在所述漂移区104中形成N型重掺杂区108；在形成所述N型重掺杂区的步骤三中还会在所述P型体区形成P型重掺杂区109。
步骤四、在所述栅极多晶硅107与所述N型重掺杂区108之间的所述漂移区104上表面形成阻挡绝缘介质层101；之后在所述阻挡绝缘介质层101以及所述栅极多晶硅107上形成导电层110；步骤四中形成所述阻挡绝缘介质层及导电层的方法包括：(1)淀积一层阻挡绝缘介质材料，之后在所述阻挡绝缘介质材料上淀积一层多晶硅；(2)选择性刻蚀所述多晶硅和所述阻挡绝缘介质材料至暴露出所述N型、P型重掺杂区以及所述栅极多晶硅的顶部；(3)对所述阻挡绝缘介质层上的多晶硅、所述栅极多晶硅、所述N型重掺杂区以及所述P型重掺杂区进行金属硅化反应，形成表面金属硅化物。步骤四中所述阻挡绝缘介质层上的多晶硅发生部分金属硅化反应，在未完全反应的所述多晶硅层上形成导电金属硅化物。也就是说，所述阻挡绝缘介质层上的多晶硅淀积较厚时，只发生了部分金属硅化反应，步骤四中进行金属硅化反应后，在衬底表面淀积绝缘介质层115，之后再淀积层间介质层114。
如果该步骤中所述阻挡绝缘介质层上的多晶硅淀积较薄时，发生完全金属硅化反应，在所述阻挡绝缘介质层上形成导电金属硅化物，此时在所述阻挡绝缘介质层上没有剩余的多晶硅。如图6所示，所述台阶氧化层位于所述N型重掺杂区和所述阻挡绝缘介质层之间的漂移区上表面，并且与所述阻挡绝缘介质层存在交叠。也就是说，所述阻挡绝缘介质层与所述台阶氧化层103存在交叠。
步骤五、在所述导电层110上形成接触孔112并填充金属，之后形成与所述接触孔112连接的第一金属层113。接触孔刻蚀和填充时，阻挡绝缘介质层101上方的金属硅化物也通过接触孔引出，并通过第一金属层113与栅极多晶硅或源端短接。
参考图7和图8，以实施例一为例，其中图7显示为本发明和现有技术中的LDMOS的击穿电压的曲线对比；图8显示为本发明和现有技术中的LDMOS的漏极电流Idlin曲线对比。可见，相比于现有LDMOS结构，本发明的LDMOS在增大Idlin的情况下BV还能提高约5V。
综上所述，本发明中的场板介质层和场板导电层横向尺寸一致，因此无需额外增加光罩数，该器件具有两个不同厚度场板介质层的场板，因此相比于传统的LD-MOSFET器件，能获得更好的BV-Rsp关系。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (17)
1.一种LDMOS器件，其特征在于，所述器件至少包括：
衬底及形成于该衬底上的漂移区；位于所述漂移区上的阻挡绝缘介质层；位于所述阻挡绝缘介质层上的导电层；
位于所述衬底上的栅极多晶硅；所述栅极多晶硅上设有所述导电层；
位于所述导电层上的接触孔；位于所述栅极多晶硅上的导电层以及位于所述阻挡绝缘介质层上的导电层分别通过接触孔中的金属与第一金属层连接；
所述漂移区设有N型重掺杂区，所述N型重掺杂区位于所述阻挡绝缘介质层远离所述栅极多晶硅的一侧。
2.根据权利要求2所述的LDMOS器件，其特征在于：所述阻挡绝缘介质层与其上的导电层之间还存在有多晶硅层，所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层三者长度相同。
3.根据权利要求1所述的LDMOS器件，其特征在于：所述阻挡绝缘介质层及位于其上的导电层二者长度相同，并且二者与所述N型重掺杂区存在交叠区。
4.根据权利要求2所述的LDMOS器件，其特征在于：所述阻挡绝缘介质层、该阻挡绝缘介质层上的多晶硅层以及该多晶硅层上的导电层与所述N型重掺杂区存在交叠区。
5.根据权利要求1或2所述的LDMOS器件，其特征在于：所述N型重掺杂区与所述漂移区上的所述阻挡绝缘介质层之间存在位于所述漂移区中的横向间隔区，该横向间隔区中设有与所述阻挡绝缘介质层存在交叠的STI场板介质层。
6.根据权利要求1或2所述的LDMOS器件，其特征在于：所述N型重掺杂区与所述漂移区上的所述阻挡绝缘介质层之间存在横向间隔区，该横向间隔区的所述漂移区上表面设有与所述阻挡绝缘介质层存在交叠的台阶氧化层。
7.根据权利要求1至6中任意一项的LDMOS器件的制造方法，其特征在于：该方法至少包括以下步骤：
步骤一、提供衬底，在所述衬底上形成漂移区；
步骤二、在所述衬底上形成栅极多晶硅；
步骤三、在所述漂移区中形成N型重掺杂区；
步骤四、在所述栅极多晶硅与所述N型重掺杂区之间的所述漂移区上表面形成阻挡绝缘介质层；之后在所述阻挡绝缘介质层以及所述栅极多晶硅上形成导电层；
步骤五、在所述导电层上形成接触孔并填充金属，之后形成与所述接触孔连接的第一金属层。
8.根据权利要求7所述的LDMOS器件的制造方法，其特征在于：步骤一中在所述衬底上形成漂移区之前，先在所述衬底上形成STI场板介质层，所述STI场板介质层落入所述漂移区内。
9.根据权利要求7所述的LDMOS器件的制造方法，其特征在于：步骤一中在所述衬底上形成漂移区之前，先在所述衬底上形成台阶氧化层，所述台阶氧化层位于所述漂移区上表面。
10.根据权利要求8或9所述的LDMOS器件的制造方法，其特征在于：步骤一中形成所述漂移区的同时还会在所述衬底上所述漂移区远离所述N型重掺杂区的一侧形成P型体区。
11.根据权利要求10所述的LDMOS器件的制造方法，其特征在于：步骤二中在所述衬底上形成栅极多晶硅的方法包括：先在所述衬底上通过热氧化形成栅绝缘介质层，在所述栅绝缘介质层上淀积多晶硅层并刻蚀形成所述栅极多晶硅；之后在形成的所述栅极多晶硅上淀积绝缘介质层并刻蚀形成侧墙。
12.根据权利要求11所述的LDMOS器件的制造方法，其特征在于：在形成所述N型重掺杂区的步骤三中还会在所述P型体区形成P型重掺杂区。
13.根据权利要求12所述的LDMOS器件的制造方法，其特征在于：步骤四中形成所述阻挡绝缘介质层及导电层的方法包括：(1)淀积一层阻挡绝缘介质材料，之后在所述阻挡绝缘介质材料上淀积一层多晶硅；(2)选择性刻蚀所述多晶硅和所述阻挡绝缘介质材料至暴露出所述N型、P型重掺杂区以及所述栅极多晶硅的顶部；(3)对所述阻挡绝缘介质层上的多晶硅、所述栅极多晶硅、所述N型重掺杂区以及所述P型重掺杂区进行金属硅化反应，形成表面金属硅化物。
14.根据权利要求13所述的LDMOS器件的制造方法，其特征在于：步骤四中所述阻挡绝缘介质层上的多晶硅发生完全或部分金属硅化反应，在所述阻挡绝缘介质层上形成导电金属硅化物或在未完全反应的所述多晶硅层上形成导电金属硅化物。
15.根据权利要求14所述的LDMOS器件的制造方法，其特征在于：步骤四中进行金属硅化反应后，在衬底表面淀积绝缘介质层，之后再淀积层间介质层。
16.根据权利要求15所述的LDMOS器件的制造方法，其特征在于：所述STI场板介质层位于所述N型重掺杂区和所述阻挡绝缘介质层之间的漂移区内，并且与所述阻挡绝缘介质层存在交叠。
17.根据权利要求15所述的LDMOS器件的制造方法，其特征在于：所述台阶氧化层位于所述N型重掺杂区和所述阻挡绝缘介质层之间的漂移区上表面，并且与所述阻挡绝缘介质层存在交叠。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910623827.0A CN110299413A (zh) | 2019-07-11 | 2019-07-11 | 一种ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910623827.0A CN110299413A (zh) | 2019-07-11 | 2019-07-11 | 一种ldmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110299413A true CN110299413A (zh) | 2019-10-01 |
Family
ID=68030908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910623827.0A Pending CN110299413A (zh) | 2019-07-11 | 2019-07-11 | 一种ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110299413A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111063737A (zh) * | 2019-11-25 | 2020-04-24 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN112635541A (zh) * | 2019-10-08 | 2021-04-09 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
| CN114093950A (zh) * | 2021-11-12 | 2022-02-25 | 中国电子科技集团公司第五十五研究所 | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 |
| CN115863439A (zh) * | 2023-02-28 | 2023-03-28 | 广州粤芯半导体技术有限公司 | Ldmos器件及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120211832A1 (en) * | 2011-02-18 | 2012-08-23 | Macronix International Co., Ltd. | Split-gte lateral diffused metal oxide semiconductor devise |
| CN104465404A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件的制造方法 |
| CN107230637A (zh) * | 2016-03-24 | 2017-10-03 | 台湾积体电路制造股份有限公司 | 用于高电压晶体管的方法及设备 |
| CN109244140A (zh) * | 2018-09-29 | 2019-01-18 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN109244142A (zh) * | 2018-09-29 | 2019-01-18 | 深圳市南硕明泰科技有限公司 | 一种ldmos及其制造方法 |
-
2019
- 2019-07-11 CN CN201910623827.0A patent/CN110299413A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120211832A1 (en) * | 2011-02-18 | 2012-08-23 | Macronix International Co., Ltd. | Split-gte lateral diffused metal oxide semiconductor devise |
| CN104465404A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 射频ldmos器件的制造方法 |
| CN107230637A (zh) * | 2016-03-24 | 2017-10-03 | 台湾积体电路制造股份有限公司 | 用于高电压晶体管的方法及设备 |
| CN109244140A (zh) * | 2018-09-29 | 2019-01-18 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
| CN109244142A (zh) * | 2018-09-29 | 2019-01-18 | 深圳市南硕明泰科技有限公司 | 一种ldmos及其制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635541A (zh) * | 2019-10-08 | 2021-04-09 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
| WO2021068648A1 (zh) * | 2019-10-08 | 2021-04-15 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
| CN112635541B (zh) * | 2019-10-08 | 2022-08-12 | 无锡华润上华科技有限公司 | Ldmos器件及其制备方法 |
| US11923453B2 (en) | 2019-10-08 | 2024-03-05 | Csmc Technologies Fab2 Co., Ltd. | LDMOS device and method for preparing same |
| CN111063737A (zh) * | 2019-11-25 | 2020-04-24 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
| CN114093950A (zh) * | 2021-11-12 | 2022-02-25 | 中国电子科技集团公司第五十五研究所 | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 |
| CN114093950B (zh) * | 2021-11-12 | 2023-06-13 | 中国电子科技集团公司第五十五研究所 | 一种阶梯型sti辅助式场板的ldmos器件及其制造方法 |
| CN115863439A (zh) * | 2023-02-28 | 2023-03-28 | 广州粤芯半导体技术有限公司 | Ldmos器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11482613B2 (en) | Hybrid active-field gap extended drain MOS transistor | |
| CN110391293A (zh) | Ldmosfet器件及其制造方法 | |
| CN110299413A (zh) | 一种ldmos器件及其制造方法 | |
| CN101236989B (zh) | 用于降低极高密度mosfet的栅极阻抗的分裂栅 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| TW201843833A (zh) | 半導體裝置及其製造方法 | |
| CN103035725B (zh) | 双栅极捆扎的vdmos器件 | |
| CN101138093A (zh) | 沟槽型mosfet及其制造方法 | |
| US9000516B2 (en) | Super-junction device and method of forming the same | |
| TW201351651A (zh) | 半導體裝置及其製造方法 | |
| CN109244140A (zh) | Ldmos器件及其制造方法 | |
| CN112117332B (zh) | Ldmos器件及工艺方法 | |
| US11380787B2 (en) | Shielded gate trench MOSFET integrated with super barrier rectifier having short channel | |
| CN111063737A (zh) | Ldmos器件及工艺方法 | |
| CN111129157B (zh) | 屏蔽栅功率mosfet器件及其制造方法 | |
| JP2010530136A (ja) | 電力用半導体素子の製造方法 | |
| CN113838906B (zh) | Ldmos晶体管及其制备方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN115719759A (zh) | Ldmos器件及工艺方法 | |
| TWI809577B (zh) | 溝槽式功率半導體元件及其製造方法 | |
| CN103633139B (zh) | 高压金属氧化物半导体晶体管元件 | |
| CN115084247A (zh) | 一种双沟槽型碳化硅mosfet的制造方法 | |
| CN109887840A (zh) | 沟槽式栅极金氧半场效晶体管的制造方法 | |
| CN207781615U (zh) | 功率半导体器件 | |
| CN103579370B (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191001 |