TW201843833A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201843833A
TW201843833A TW106130010A TW106130010A TW201843833A TW 201843833 A TW201843833 A TW 201843833A TW 106130010 A TW106130010 A TW 106130010A TW 106130010 A TW106130010 A TW 106130010A TW 201843833 A TW201843833 A TW 201843833A
Authority
TW
Taiwan
Prior art keywords
trench
layer
field plate
semiconductor
semiconductor device
Prior art date
Application number
TW106130010A
Other languages
English (en)
Other versions
TWI685104B (zh
Inventor
蔡金勇
廖忠平
Original Assignee
大陸商矽力杰半導體技術（杭州）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商矽力杰半導體技術（杭州）有限公司 filed Critical 大陸商矽力杰半導體技術（杭州）有限公司
Publication of TW201843833A publication Critical patent/TW201843833A/zh
Application granted granted Critical
Publication of TWI685104B publication Critical patent/TWI685104B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供了一種半導體裝置及其製造方法，所述製造方法將多個摻雜濃度依次遞增的半導體層依次堆疊在基板上作為半導體裝置的漂移區，然後再在位於漂移區的溝槽中設置與多個半導體層相應的多個場板，且摻雜濃度越大的半導體層對應的場板與該半導體層直接的溝槽襯墊越薄，從而可以使得每一個半導體層均被對應的場板以及溝槽襯墊對應的部分所耗盡，從而可以在保證較大的擊穿電壓的情況下，還可以大幅度的降低所述半導體裝置的導通電阻，使得所述半導體裝置適應於高壓應用場合。

Description

半導體裝置及其製造方法
本發明涉及半導體裝置及其製造方法，更具體地，涉及一種半導體裝置及其製造方法。
圖1為現有技術中的一種分離閘溝槽型MOSFET的結果示意圖，其主要包括基板01、位於基板上的外延層02、位於外延層中的溝槽03、位於溝槽03中的溝槽襯墊04以及位於所述溝槽03中且與外延層03之間隔著溝槽襯墊04的場板05和閘極06，此外，圖1所示的分離閘溝槽型MOSFET還包括為標記出的本體區、源極區以及源電極等，其中，場板05與所述源電極耦合。這種分離閘溝槽型MOSFET，由於溝槽03底部的場板可以加強外延層02的耗盡，以優化裝置的電場分佈，從而可以在保證耐壓的前提下，降低裝置的導通電阻。
然而，圖1所示的分離閘溝槽型MOSFET只適合低壓場合，對於BV高於100V的高壓應用而言，溝槽03的深度增加，本體區與外延層02出的電場尖峰個溝槽03底部的電場尖峰之間的耦合效果會減弱，從而不得不透過大幅度的降低外延層02的摻雜濃度來獲得較大的BV(擊穿電 壓)，但這又會引起導電電阻的顯著增加。因此，圖1所示的分離閘溝槽型MOSFET不適合高壓場合的應用。
有鑑於此，本發明提供一種半導體裝置結構及其製造方法，以使得所述半導體裝置在具有較高的擊穿電壓的同時，還可以具有較薄的漂移區厚度以及具有較低的導通電阻，從而使得所述半導體裝置適應於高壓場合的應用。
一種半導體裝置，包括：基板，所述基板包括半導體材料；多個具有第一導電類型的半導體層，多個所述半導體層依次堆疊在所述基板上，且由下往上，多個所述半導體層的摻雜濃度依次遞增；溝槽，所述溝槽由多個所述半導體層中的最頂層的半導體層表面延伸至多個所述半導體層中的最底層的半導體層中，且所述溝槽在位於每一個所述半導體層中的部分中均設置有場板；位於所述溝槽的底部和側壁，且填充在多個所述場板之間的溝槽襯墊；其中，由所述溝槽的底部往上，多個所述場板與對應的所述半導體層之間的所述溝槽襯墊的厚度依次遞減。
優選地，所述的半導體裝置還包括：閘極，所述閘極位於所述溝槽中，且位於多個所述場板之上； 位於所述閘極和多個所述半導體層中的最頂層的半導體層之間所述溝槽襯墊為所述半導體裝置的閘介質層和隔離介質層，所述閘介質層位於所述隔離介質層上；第二導電類型的本體區，所述本體區位於多個所述半導體層中的最頂層的半導體層中，且被所述溝槽分開；第一導電類型的源極區，所述源極區位於所述本體區中，且被所述溝槽分開；源電極，所述源電極被耦合至所述源極區。
優選地，所述源極還被耦合到多個所述場板中的每一個場板。
優選地，所述的半導體裝置還包括：第二導電類型的本體接觸區，所述本體接觸區位於所述本體區中；所述源電極透過金屬插塞耦合到所述本體接觸區。
優選地，每一所述半導體層均被位於其中的所述場板和溝槽襯墊所耗盡。
優選地，相鄰的兩個所述場板之間存在電場尖峰。
優選地，多個所述場板均為多晶矽場板。
優選地，多個所述半導體層均為外延層。
一種半導體裝置的製造方法，包括：在包括半導體材料的基板上形成具有第一導電類型的第一外延層，以及在所述第一外延層上形成具有第一導電類型的第二外延層；且使得所述第一外延層的摻雜濃度小於所述第二外延層的摻雜濃度；形成由所述第二外延層表面延伸至所述第一外延層中 的溝槽；在所述溝槽中形成溝槽襯墊，以及在所述溝槽位於第一外延層中的部分中設置第一場板，且在所述溝槽位於所述第二外延層中的部分中設置第二場板，其中，所述溝槽襯墊位於所述溝槽的側壁和底部，以及填充在所述第一場板和第二場板之間，所述第一場板與所述第一外延層之間的所述溝槽襯墊的厚度大於所述第二場板與所述第二外延層之間的所述溝槽襯墊的厚度。
優選地，在所述溝槽中形成溝槽襯墊，以及在所述溝槽位於第一外延層中的部分中設置第一場板，且在所述溝槽位於所述第二外延層中的部分中設置第二場板的步驟包括：在所述溝槽的側壁和底部澱積形成具有第一厚度的第一氧化層；在具有所述第一氧化層的所述溝槽中澱積第一多晶矽層，並回刻所述第一多晶矽層和所述第一氧化層，剩餘的所述第一多晶矽層即為所述第一場板，剩餘的所述第一氧化層作為所述溝槽襯墊的第一部分；在所述第一場板、溝槽襯墊的第一部分以及溝槽的側壁上澱積形成具有第二厚度的第二氧化層；在具有所述第二氧化層的所述溝槽中澱積第二多晶矽層，並回刻所述第二多晶矽層和所述第二氧化層，剩餘的所述第二多晶矽層即為所述第二場板，剩餘的所述第二氧化層作為所述溝槽襯墊的第二部分。
優選地，所述的製造方法還包括：在所述溝槽襯墊的第二部分、第二場板以及溝槽側壁澱積第三氧化層，並化學機械研磨和回刻形成隔離介質層；在所述隔離介質層以及溝槽的側壁上形成第四氧化層；在具有所述第四氧化層的所述溝槽中澱積第三多晶矽層，並回刻所述第三多晶矽層，剩餘的所述第三多晶矽層作為所述半導體裝置的閘極，所述第四氧化層作為所述半導體裝置的閘介質層。
優選地，所述的製造方法還包括：在所述溝槽兩側的第二外延層中形成具有第二導電類型的本體區；在所述溝槽兩側的所述本體區中形成具有第一導電類型的源極區；形成耦合至所述源極區的源電極，且使所述源電極還被耦合至所述第一場板以及所述第二場板。
優選地，在形成所述源極區和所述源電極之間，還包括形成位於所述本體區中的本體接觸區，所述源電極透過金屬插塞耦合至所述本體接觸區。
由上可見，在本發明提供的半導體裝置中，將多個摻雜濃度依次遞增的半導體層依次堆疊在基板上作為半導體裝置的漂移區，然後再在位於漂移區的溝槽中設置與多個半導體層相應的多個場板，且摻雜濃度越大的半導體層對 應的場板與該半導體層直接的溝槽襯墊越薄，從而可以使得每一個半導體層均被對應的場板以及溝槽襯墊對應的部分所耗盡，從而可以在保證較大的擊穿電壓的情況下，還可以大幅度的降低裝置的導通電阻，使得本發明提供的半導體裝置適應於高壓應用場合。
01‧‧‧基板
02‧‧‧外延層
03‧‧‧溝槽
04‧‧‧溝槽襯墊
05‧‧‧場板
06‧‧‧閘極
1‧‧‧基板
2‧‧‧第一半導體層
3‧‧‧第二半導體層
4‧‧‧溝槽
5‧‧‧溝槽襯墊
51‧‧‧第一部分
52‧‧‧第二部分
53‧‧‧第三部分
54‧‧‧第四部分
6‧‧‧第一場板
8‧‧‧閘極
9‧‧‧本體區
10‧‧‧源極區
11‧‧‧本體接觸區
12‧‧‧絕緣層
13‧‧‧金屬插塞
14‧‧‧源電極
15‧‧‧汲電極
透過以下參照圖式對本發明實施例的描述，本發明的上述以及其他目的、特徵和優點將更為清楚，在圖式中：圖1為現有技術中的一種分離閘溝槽型MOSFET的結果示意圖；圖2為依據本發明的實施例提供的一種半導體裝置結構示意圖；圖3a-3i為依據本發明實施例的半導體裝置的製造方法的各個工藝步驟中形成的結構圖。
以下將參照圖式更詳細地描述本發明。在各個圖式中，相同的組成部分採用類似的圖式標記來表示。為了清楚起見，圖式中的各個部分沒有按比例繪製。此外，可能未示出某些公知的部分。為了簡明起見，可以在一幅圖中描述經過數個步驟後獲得的結構。在下文中描述了本發明的許多特定的細節，例如每個組成部分的結構、材料、尺寸、處理工藝和技術，以便更清楚地理解本發明。但正如 本領域的技術人員能夠理解的那樣，可以不按照這些特定的細節來實現本發明。
圖2為依據本發明的實施例提供的一種半導體裝置結構示意圖。本實施例的半導體裝置包括基板1、第一半導體層2、第二半導體層3、溝槽4、溝槽襯墊5、第一場板6以及第二場板7。
其中，基板1可以為矽等半導體材料，在本實施例中，基板1為第一導電類型的矽基板。第一半導體層2和第二半導體層3依次堆疊在基板1上，且第一半導體層2的摻雜濃度小於第二半導體層3的摻雜濃度。溝槽4由第二半導體層3的表面延伸至第一半導體層2中，即溝槽4的一部分位於第一半導體層2中，還有一部分位於第二半導體層3中。第一場板6位於溝槽4在第一半導體層2中的這一部分中，而第二場板7位於溝槽4在第二半導體層3中的這一部分中。溝槽襯墊5位於溝槽4的底部和側壁，且填充在第一場板6和第二場板7之間，即溝槽襯墊5的第一部分51位於第一場板6與第一半導體層2之間，溝槽襯墊5的第二部分52位於第二場板7與第二半導體層3之間，以及位於第一場板6與第二場板7之間。第一場板6與第一半導體層2之間的溝槽襯墊5的厚度大於第二場板7與第二半導體層3之間的溝槽襯墊5的厚度。
繼續參考圖2，在本實施例中，所述半導體裝置為MOSFET裝置，其還進一步包括閘極8、第二導電類型的本體區9、第一導電類型的源極區10、第二導電類型的本 體接觸區11、絕緣層12、金屬插塞13、源電極14以及汲電極15。閘極8位於溝槽4中，且位於第二場板7上方，溝槽襯墊5的第三部分53位於溝槽襯墊的第二部分52以及第二場板7上，位於溝槽襯墊5的第三部分53上的部分溝槽襯墊和位於閘極8與第二半導體層3之間的部分溝槽襯墊為溝槽襯墊5的第四部分54，其中，溝槽襯墊5的第三部分53即為所述半導體裝置的隔離介質層，而溝槽襯墊的第四部分54為所述半導體裝置的閘介質層，所述閘介質層位於所述隔離介質層上。本體區9位於第二半導體層3中，且被溝槽4分開。源極區10位於本體區9中，且被溝槽4分開。源電極14被耦合至源極區10，具體的，絕緣層12位於源極區10以及閘極8上，源電極14透過穿過絕緣層12的金屬插塞13耦接到源極區10，金屬插塞13由源極區10進一步延伸至位於本體區9中的本體接觸區11，以將源電極14耦接至本體接觸區11。源電極14還被耦接到第一場板6以及第二場板7。在本實施例中，第一半導體層2與第二半導體層3均為外延層，第一場板6與第二場板7均為多晶矽場板。此外，在本實施例中，所述第一導電類型為N型，第二導電類型為P型，而在其它實施例中，所述第一導電類型也可以為P型，則第二導電類型為N型。
在圖2所示的半導體裝置中，第一半導體層2與第二半導體層3構成了裝置的漂移區，且使得位於下一層的第一半導體層2的摻雜濃度小於位於上一層的半導體層3的摻雜濃度，以及使第一場板6與對應的第一半導體層2之間的溝 槽襯墊5的厚度大於第二場板7與對應的第二半導體層3之間的溝槽襯墊5的厚度。如此，相對較厚的溝槽襯墊5的第一部分51與第一場板6可以耗盡濃度相對較低的第一半導體層2，而相對較薄的溝槽襯墊5的第二部分52與第二場板7可以耗盡濃度相對較高的第二半導體層3，因而本實施例提供的半導體裝置可以提高低阻的第二半導體層3所占的比例。此外，如圖2中附加的漂移區電場圖所示，其中，實線部分是本實施例半導體裝置的漂移區電場圖，其由於本實施例的半導體裝置具有上述特徵，使得第一場板6與第二場板7之間的電場存在尖峰，從而可拉高漂移區的電場，而虛線部分是如圖1所示的半導體裝置的漂移區電場圖，其電場在漂移區的中間並未形成尖峰，而是朝著漂移區的中間逐漸減小。顯然，本發明實施例提供的半導體裝置的漂移區的電場要高於具有相同厚度的漂移區的圖1所示的現有技術的半導體裝置，從而可以確保在與圖1所示的現有技術的半導體裝置具相同擊穿電壓的情況下，具有更薄的漂移區厚度，且導通電阻得到大幅度的下降。
在上述依據本發明的實施例的半導體裝置中僅包括兩個半導體層和相應的場板，事實上，在其它依據本發明的實施例的半導體裝置還可以包括更多個半導體層，多個所述的半導體層依次堆疊在所述基板上，且由下往上(基板往半導體層方向)，多個所述半導體層的摻雜濃度依次遞增，則所述溝槽由最頂層的所述半導體層的表面延伸至最底層的所述半導體層中，且所述溝槽在位於每一個所述半 導體層中的部分中均設置有場板，即每一個所述半導體層均有一個對應的場板，這些場板之間均被位於所述溝槽中的溝槽襯墊填充，且由所述溝槽的底部往上，多個所述場板與對應的所述半導體層之間的所述溝槽襯墊的厚度依次遞減，以及每一個所述場板均與所述半導體裝置的源極耦合，使得每一所述半導體層均被位於其中的所述場板和溝槽襯墊所耗盡。
由上可見，在本發明提供的半導體裝置中，將多個摻雜濃度依次遞增的半導體層依次堆疊在基板上作為半導體裝置的漂移區，然後再在位於漂移區的溝槽中設置與多個半導體層相應的多個場板，且摻雜濃度越大的半導體層對應的場板與該半導體層直接的溝槽襯墊越薄，從而可以使得每一個半導體層均被對應的場板以及溝槽襯墊對應的部分所耗盡，從而可以在保證較大的擊穿電壓的情況下，還可以大幅度的降低裝置的導通電阻，使得本發明提供的半導體裝置適應於高壓應用場合。
圖3a-3i為依據本發明實施例的半導體裝置的製造方法的各個工藝步驟中形成的結構圖。參考圖3a-3h所示，本實施例所提供的製造方法主要包括以下步驟。
步驟1：參考圖3a，在包括半導體材料的基板1上形成具有第一導電類型的第一外延層2，以及在第一外延層2上形成具有第一導電類型的第二外延層3；且使得第一外延層2的摻雜濃度小於第二外延層3的摻雜濃度。
基板1可選擇矽基板1，其摻雜濃度一般高於第一外延 層2和第二外延層3的摻雜濃度，以降低裝置的導電電阻。此外，第一導電類型為N型與P型中的一種，則第二導電類型為N型與P型中的另一種。
步驟2：參考圖3a，形成由第二外延層3表面延伸至第一外延層2中的溝槽4。具體的可以透過蝕刻的方法獲得溝槽4，則蝕刻起始於第二外延層3的表面，並終止於第一外延層2中。
步驟3：參考圖3b-3e，在溝槽4中形成溝槽襯墊，以及在溝槽4位於第一外延層2中的部分中設置第一場板6，且在溝槽4位於第二外延層3中的部分中設置第二場板7，且使得所述溝槽襯墊位於溝槽4的側壁和底部，以及填充在第一場板6和第二場板7之間，以及使第一場板6與第一外延層2之間的第一部分溝槽襯墊的厚度大於第二場板7與第二外延層3之間的第二部分溝槽襯墊的厚度。
具體的，在溝槽4中形成溝槽襯墊，以及在溝槽4位於第一外延層2中的部分中設置第一場板6，且在溝槽4位於第二外延層3中的部分中設置第二場板7的步驟又可以主要包括：
步驟3a：參考圖3b，在溝槽4的側壁和底部澱積形成具有第一厚度的第一氧化層51。
步驟3b：參考圖3c，在具有第一氧化層51的溝槽4中澱積第一多晶矽層，並依次回刻所述第一多晶矽層和第一氧化層51，剩餘的所述第一多晶矽層即為第一場板6，剩餘的第一氧化層51作為所述溝槽襯墊的第一部分；
步驟3c：參考圖3d，在第一場板6、所述溝槽襯墊的第一部分以及溝槽4的側壁上澱積形成具有第二厚度的第二氧化層52。
步驟3d：參考圖3e，在具有第二氧化層52的溝槽4中澱積第二多晶矽層，並依次回刻所述第二多晶矽層和第二氧化層52，剩餘的所述第二多晶矽層即為第二場板7，剩餘的第二氧化層52作為所述溝槽襯墊的第二部分。
步驟3e：參考圖3f，在第二場板7、溝槽襯墊的第二部分以及溝槽的側壁上澱積高密度等離子的第三氧化層53，直至整個溝槽4都被填滿，然後化學機械研磨和回刻第三氧化層53，剩下的第三氧化層53作為閘極與第二場板7之間的隔離介質層，其為溝槽襯墊5的第三部分。
步驟4：參考圖3g和3h，在所述隔離介質層、溝槽4的側壁以及第二半導體層3的表面上形成第四氧化層54，然後在具有第四氧化層54的溝槽4中澱積第三多晶矽層，並回刻所述第三多晶矽層，剩餘的所述第三多晶矽層作為所述半導體裝置的閘極8，第四氧化層54作為所述半導體裝置的閘介質層，其為所述溝槽襯墊5的第四部分。
步驟5：參考圖3i，在溝槽4兩側的第二外延層3中形成具有第二導電類型的本體區9，再在溝槽4兩側的本體區9中形成具有第一導電類型的源極區10，最後形成耦合至源極區10的源電極14，且使源電極14還被耦合至第一場板6以及第二場板7。
為了實現本體區9與源極區10的電連接，在形成源極 區10和所述源電極14之間，本實施例的製造方法還包括：在源極區10和閘極8上形成絕緣層12，再對絕緣層12進行開口處理，形成位於本體區9中的具有第二導電類型的本體接觸區11，最後在所述開口中形成金屬插塞13，使得源電極14透過金屬插塞13耦合至本體接觸區11。此外，所述製造方法還包括減薄基板1的背面(與堆疊外延層相對的一面)，然後再在所述背面形成汲電極15。
依照本發明的實施例如上文所述，這些實施例並沒有詳盡敘述所有的細節，也不限制該發明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取並具體描述這些實施例，是為了更好地解釋本發明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發明以及在本發明基礎上的修改使用。本發明僅受申請專利範圍及其全部範圍和等效物的限制。

Claims (13)

  1. 一種半導體裝置，包括：基板，該基板包括半導體材料；多個具有第一導電類型的半導體層，多個該半導體層依次堆疊在該基板上，且由下往上，多個該半導體層的摻雜濃度依次遞增；溝槽，該溝槽由多個該半導體層中的最頂層的半導體層表面延伸至多個該半導體層中的最底層的半導體層中，且該溝槽在位於每一個該半導體層中的部分中均設置有場板；位於該溝槽的底部和側壁，且填充在多個該場板之間的溝槽襯墊；其中，由該溝槽的底部往上，多個該場板與對應的該半導體層之間的該溝槽襯墊的厚度依次遞減。
  2. 根據申請專利範圍第1項所述的半導體裝置，其中，還包括：閘極，該閘極位於該溝槽中，且位於多個該場板之上；位於該閘極和多個該半導體層中的最頂層的半導體層之間該溝槽襯墊為該半導體裝置的閘介質層和隔離介質層，該閘介質層位於該隔離介質層上；第二導電類型的本體區，該本體區位於多個該半導體 層中的最頂層的半導體層中，且被該溝槽分開；第一導電類型的源極區，該源極區位於該本體區中，且被該溝槽分開；源電極，該源電極被耦合至該源極區。
  3. 根據申請專利範圍第2項所述的半導體裝置，其中，該源極還被耦合到多個該場板中的每一個場板。
  4. 根據申請專利範圍第3項所述的半導體裝置，其中，還包括：第二導電類型的本體接觸區，該本體接觸區位於該本體區中；該源電極透過金屬插塞耦合到該本體接觸區。
  5. 根據申請專利範圍第1項所述的半導體裝置，其中，每一該半導體層均被位於其中的該場板和溝槽襯墊所耗盡。
  6. 根據申請專利範圍第1項所述的半導體裝置，其中，相鄰的兩個該場板之間存在電場尖峰。
  7. 根據申請專利範圍第1項所述的半導體裝置，其中，多個該場板均為多晶矽場板。
  8. 根據申請專利範圍第1項所述的半導體裝置，其中， 多個該半導體層均為外延層。
  9. 一種半導體裝置的製造方法，包括：在包括半導體材料的基板上形成具有第一導電類型的第一外延層，以及在該第一外延層上形成具有第一導電類型的第二外延層；且使得該第一外延層的摻雜濃度小於該第二外延層的摻雜濃度；形成由該第二外延層表面延伸至該第一外延層中的溝槽；在該溝槽中形成溝槽襯墊，以及在該溝槽位於第一外延層中的部分中設置第一場板，且在該溝槽位於該第二外延層中的部分中設置第二場板，其中，該溝槽襯墊位於該溝槽的側壁和底部，以及填充在該第一場板和第二場板之間，該第一場板與該第一外延層之間的該溝槽襯墊的厚度大於該第二場板與該第二外延層之間的該溝槽襯墊的厚度。
  10. 根據申請專利範圍第9項所述的製造方法，其中，在該溝槽中形成溝槽襯墊，以及在該溝槽位於第一外延層中的部分中設置第一場板，且在該溝槽位於該第二外延層中的部分中設置第二場板的步驟包括：在該溝槽的側壁和底部澱積形成具有第一厚度的第一氧化層；在具有該第一氧化層的該溝槽中澱積第一多晶矽層， 並回刻該第一多晶矽層和該第一氧化層，剩餘的該第一多晶矽層即為該第一場板，剩餘的該第一氧化層作為該溝槽襯墊的第一部分；在該第一場板、溝槽襯墊的第一部分以及溝槽的側壁上澱積形成具有第二厚度的第二氧化層；在具有該第二氧化層的該溝槽中澱積第二多晶矽層，並回刻該第二多晶矽層和該第二氧化層，剩餘的該第二多晶矽層即為該第二場板，剩餘的該第二氧化層作為該溝槽襯墊的第二部分。
  11. 根據申請專利範圍第10項所述的製造方法，其中，還包括：在該溝槽襯墊的第二部分、第二場板以及溝槽側壁澱積第三氧化層，並化學機械研磨和回刻形成隔離介質層；在該隔離介質層以及溝槽的側壁上形成第四氧化層；在具有該第四氧化層的該溝槽中澱積第三多晶矽層，並回刻該第三多晶矽層，剩餘的該第三多晶矽層作為該半導體裝置的閘極，該第四氧化層作為該半導體裝置的閘介質層。
  12. 根據申請專利範圍第11項所述的製造方法，其中，還包括：在該溝槽兩側的第二外延層中形成具有第二導電類型的本體區； 在該溝槽兩側的該本體區中形成具有第一導電類型的源極區；形成耦合至該源極區的源電極，且使該源電極還被耦合至該第一場板以及該第二場板。
  13. 根據申請專利範圍第12項所述的製造方法，其中，在形成該源極區和該源電極之間，還包括形成位於該本體區中的本體接觸區，該源電極透過金屬插塞耦合至該本體接觸區。
TW106130010A 2017-01-23 2017-09-01 半導體裝置及其製造方法 TWI685104B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710049015.0 2017-01-23
??201710049015.0 2017-01-23
CN201710049015.0A CN106847880B (zh) 2017-01-23 2017-01-23 一种半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
TW201843833A true TW201843833A (zh) 2018-12-16
TWI685104B TWI685104B (zh) 2020-02-11

Family

ID=59119569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130010A TWI685104B (zh) 2017-01-23 2017-09-01 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US10290715B2 (zh)
CN (1) CN106847880B (zh)
TW (1) TWI685104B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109216172B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 半导体器件的分裂栅结构的制造方法
CN107482056A (zh) * 2017-08-07 2017-12-15 电子科技大学 一种屏蔽栅vdmos器件
CN107871787B (zh) 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
CN109935625A (zh) * 2017-12-15 2019-06-25 深圳尚阳通科技有限公司 一种肖特基二极管器件及制造方法
CN110223919A (zh) * 2018-03-02 2019-09-10 福建晋润半导体技术有限公司 一种降低导通电阻的屏蔽栅沟槽功率mosfet结构及其制备方法
EP3624201B1 (en) * 2018-09-17 2022-11-02 Infineon Technologies Austria AG Transistor device
CN109888003A (zh) * 2019-03-12 2019-06-14 电子科技大学 一种分离栅增强的功率mos器件
CN110047759A (zh) * 2019-04-28 2019-07-23 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet器件制造方法
CN111916502B (zh) * 2019-05-09 2023-02-03 中国科学院微电子研究所 一种具有高掺杂层的分裂栅功率mosfet器件及其制备方法
CN110098257B (zh) * 2019-05-09 2020-11-27 中国科学院微电子研究所 一种屏蔽栅功率mosfet器件及其制备方法
CN112652652A (zh) * 2019-10-12 2021-04-13 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN112864018B (zh) * 2019-11-28 2022-07-19 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN111446287A (zh) * 2020-03-05 2020-07-24 深圳大学 一种mosfet器件及其制备方法
JP7394038B2 (ja) * 2020-09-11 2023-12-07 株式会社東芝 半導体装置
US11437488B2 (en) * 2020-11-24 2022-09-06 Applied Materials, Inc. Split-gate MOSFET with gate shield
US20230010328A1 (en) * 2021-07-06 2023-01-12 Nami MOS CO., LTD. Shielded gate trench mosfet with multiple stepped epitaxial structures

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119022A (ja) 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
DE102005041256B4 (de) * 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
JP2007095827A (ja) 2005-09-27 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
US7977193B1 (en) * 2010-08-20 2011-07-12 Monolithic Power Systems, Inc. Trench-gate MOSFET with capacitively depleted drift region
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
JP2013125827A (ja) * 2011-12-14 2013-06-24 Toshiba Corp 半導体装置およびその製造方法
US8778764B2 (en) * 2012-07-16 2014-07-15 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device having a shield electrode structure and structure therefor
CN103199104B (zh) 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN103151268B (zh) 2013-03-21 2016-02-03 矽力杰半导体技术(杭州)有限公司 一种垂直双扩散场效应管及其制造工艺
KR101795828B1 (ko) 2013-09-17 2017-11-10 매그나칩 반도체 유한회사 초접합 반도체 소자 및 제조 방법
KR102156130B1 (ko) * 2014-04-10 2020-09-15 삼성전자주식회사 반도체 소자 형성 방법
CN104241376B (zh) 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
JP6203697B2 (ja) * 2014-09-30 2017-09-27 株式会社東芝 半導体装置およびその製造方法
US9299830B1 (en) * 2015-05-07 2016-03-29 Texas Instruments Incorporated Multiple shielding trench gate fet
US9673314B2 (en) * 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
JP6400545B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
CN105789332B (zh) 2016-04-25 2019-02-26 矽力杰半导体技术(杭州)有限公司 整流器件、整流器件的制造方法及esd保护器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法
US11588021B2 (en) 2019-12-25 2023-02-21 Excelliance Mos Corporation Trench MOSFET and manufacturing method of the same

Also Published As

Publication number Publication date
TWI685104B (zh) 2020-02-11
US10290715B2 (en) 2019-05-14
CN106847880B (zh) 2019-11-26
CN106847880A (zh) 2017-06-13
US20180212027A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
TWI685104B (zh) 半導體裝置及其製造方法
US9865694B2 (en) Split-gate trench power mosfet with protected shield oxide
US8247865B2 (en) Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure
CN105609409B (zh) 在底部分上选择性地具有厚电介质的沟槽
US20140159144A1 (en) Trench gate mosfet and method of forming the same
TW201330262A (zh) 半導體裝置及其製造方法
US20210202471A1 (en) Shielded gate trench mosfet with esd diode manufactured using two poly-silicon layers process
US11444191B2 (en) Integrated channel diode
US9000516B2 (en) Super-junction device and method of forming the same
US11380787B2 (en) Shielded gate trench MOSFET integrated with super barrier rectifier having short channel
TW201822295A (zh) 屏蔽閘極溝槽式半導體裝置及其製造方法
TWI629795B (zh) 溝槽式功率半導體元件及其製造方法
US20220293786A1 (en) An improved shielded gate trench mosfet with low on-resistance
CN107785433A (zh) 一种阶梯高k介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管
US7923330B2 (en) Method for manufacturing a semiconductor device
US9818859B2 (en) Quasi-vertical power MOSFET and methods of forming the same
US20220045184A1 (en) Shielded gate trench mosfet with esd diode manufactured using two poly-silicon layers process
WO2022099765A1 (zh) 半导体器件的制造方法
WO2022099763A1 (zh) 半导体器件
CN114335163A (zh) 具有垂直浮空场板的ldmos晶体管及其制备方法
TWI802305B (zh) 半導體結構以及埋入式場板結構的製造方法
TWI812318B (zh) 電晶體結構
US9105605B2 (en) Semiconductor device
TW201336071A (zh) 半導體結構及其形成方法
TWI684209B (zh) 半導體結構及其製造方法