JP6362449B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP6362449B2
JP6362449B2 JP2014135896A JP2014135896A JP6362449B2 JP 6362449 B2 JP6362449 B2 JP 6362449B2 JP 2014135896 A JP2014135896 A JP 2014135896A JP 2014135896 A JP2014135896 A JP 2014135896A JP 6362449 B2 JP6362449 B2 JP 6362449B2
Authority
JP
Japan
Prior art keywords
insulating film
film
shallow trench
region
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014135896A
Other languages
English (en)
Other versions
JP2016015373A (ja
Inventor
正昭 篠原
正昭 篠原
里志 飯田
里志 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014135896A priority Critical patent/JP6362449B2/ja
Priority to US14/738,846 priority patent/US9305824B2/en
Publication of JP2016015373A publication Critical patent/JP2016015373A/ja
Priority to US15/053,551 priority patent/US9418996B2/en
Priority to US15/216,856 priority patent/US9666584B2/en
Priority to US15/497,740 priority patent/US9960075B2/en
Application granted granted Critical
Publication of JP6362449B2 publication Critical patent/JP6362449B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Description

本願は、半導体集積回路装置（または半導体装置）の製造方法等に関し、たとえば、高耐圧トランジスタを有する半導体集積回路装置等に適用することができるものである。
日本特開２０１１−１８７５３０号公報（特許文献１）または、これに対応する米国特許公開２０１１−２１５４２３号公報（特許文献２）は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）半導体集積回路に関するものである。そこには、半導体基板の表面に溝を設けることにより、高ドレイン電流の絶縁ゲート型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を提供する技術が開示されている。たとえば、この文献には、ソースコンタクト領域からゲート下をドレインコンタクト領域まで延びる溝を有するＭＯＳＦＥＴが開示されている。
日本特開２０１２−１８９７３号公報（特許文献３）または、これに対応する米国特許公開２０１２−７１５１号公報（特許文献４）は、高耐圧トランジスタを集積したＣＭＯＳ半導体集積回路に関するものである。そこには、チャネル領域等にチャネル方向に平行な、または、直行する溝等を設けた高耐圧ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴが開示されている。
日本特開２０１１−６６０６７号公報（特許文献５）または、これに対応する米国特許第８６９２３５２号公報（特許文献６）は、高耐圧横型トランジスタを集積したＣＭＯＳ半導体集積回路に関するものである。そこには、高耐圧横型ＭＯＳＦＥＴがＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等で分離されたＣＭＯＳ半導体集積回路が開示されている。
特開２０１１−１８７５３０号公報 米国特許公開２０１１−２１５４２３号公報 特開２０１２−１８９７３号公報 米国特許公開２０１２−７１５１号公報 特開２０１１−６６０６７号公報 米国特許第８６９２３５２号公報
高耐圧ＭＯＳＦＥＴ等（たとえば、ＬＤＭＯＳＦＥＴ）において、素子分離その他の分離目的で、ＬＯＣＯＳ型フィールド絶縁膜等を使用すると、処理工程が長くなる等のために、製造コストが増大する。一方、ＳＴＩ型フィールド絶縁膜等を使用すると、ドレイン分離絶縁膜底部コーナ部近傍において、インパクトイオン化による高エネルギ電子が発生し、高耐圧ＭＯＳＦＥＴ等の信頼性が劣化することが、本願発明者らによって明らかにされた。この傾向は、高耐圧Ｐ型ＬＤＭＯＳＦＥＴにおいて特に顕著である。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一実施の形態の概要は、以下のごとくである。
（１）まず、半導体ウエハの第１の主面上に、ハードマスク膜を成膜し、第１の主面上の第１の領域内の前記ハードマスク膜に第１の開口を形成する。
（２）その後、第１の開口のハードマスク膜の側面にサイドウォール絶縁膜を形成する。
（３）その後、ハードマスク膜およびサイドウォール絶縁膜をマスクとして、第１の開口内の第１の主面の半導体領域表面に第１のシャロートレンチを形成する。
（４）その後、第１のシャロートレンチの内面、および第１の開口内の第１の主面の半導体領域表面の内、少なくとも露出した部分を酸化する。
（５）その後、第１のシャロートレンチ、および第１の開口を絶縁膜で埋め込む。
（６）その後、第１の開口内の前記第１のシャロートレンチ外に絶縁膜が残るように、第１のシャロートレンチの外部の絶縁膜を除去することにより、第１のシャロートレンチの内外に亘りドレインオフセットＳＴＩ絶縁膜を形成する。
（７）その後、ドレインオフセットＳＴＩ絶縁膜に隣接する第１のアクティブ領域のゲート絶縁膜上から前記ドレインオフセットＳＴＩ絶縁膜上に亘って、第１のゲート電極を形成する各工程を含む半導体集積回路装置の製造方法である。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、前記本願の一実施の形態によれば、高耐圧ＭＯＳＦＥＴの信頼性を向上させることができる。
本願の一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ハードマスク１次加工工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ハードマスク１次加工工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（加工用サイドウォール酸化シリコン系絶縁膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（加工用サイドウォール絶縁膜形成工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（オフセットドレイン部シャロートレンチエッチング工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（加工用サイドウォール絶縁膜除去工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（素子分離部等のシャロートレンチエッチング工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（素子分離部等のシャロートレンチエッチング工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（内壁酸化膜形成工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（内壁酸化膜形成工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（埋め込み絶縁膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（埋め込み絶縁膜成膜工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ＣＭＰ工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ＣＭＰ工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（埋め込み絶縁膜エッチバック工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（埋め込み絶縁膜エッチバック工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ハードマスク除去工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ハードマスク除去工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲートポリシリコン膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲートポリシリコン膜成膜工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲート電極加工工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲート電極加工工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ＬＤＤ領域等導入工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲートサイドウォール形成工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲートサイドウォール形成工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（Ｐ型高濃度ソースドレイン領域導入工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（Ｎ型およびＰ型高濃度ソースドレイン領域導入工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（サリサイド工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（サリサイド工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（プリメタル絶縁層形成工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（プリメタル絶縁層形成工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図５に続くウエハプロセス途中（追加等方性エッチング工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図１に対応するウエハプロセス途中（ハードマスク１次加工工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図３に対応するウエハプロセス途中（加工用サイドウォール酸化シリコン系絶縁膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図４に対応するウエハプロセス途中（加工用サイドウォール絶縁膜形成工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図５に対応するウエハプロセス途中（オフセットドレイン部シャロートレンチ等方性エッチング工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図１に対応するウエハプロセス途中（ハードマスク１次加工工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図１７に対応するウエハプロセス途中（ハードマスク除去工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図１８（図３８）に対応するウエハプロセス途中（ハードマスク除去工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するためのウエハプロセス途中（下地絶縁膜除去工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図４０に対応するウエハプロセス途中（下地絶縁膜除去工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図１９に対応するウエハプロセス途中（ゲートポリシリコン膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図２０（図４２）に対応するウエハプロセス途中（ゲートポリシリコン膜成膜工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝コーナラウンディング（Ｃｏｒｎｅｒ Ｒｏｕｎｄｉｎｇ）に関する変形例（変形例４）を説明するための図６に対応するウエハプロセス途中（加工用サイドウォール絶縁膜除去工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明するための図７（前半）に対応するウエハプロセス途中（ハードマスク２次加工工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明するための図４５に対応するウエハプロセス途中（ハードマスク２次加工工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明するための図７（後半）に対応するウエハプロセス途中（シャロートレンチ一括エッチング工程）の高耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明するための図４７に対応するウエハプロセス途中（シャロートレンチ一括エッチング工程）の低耐圧デバイス領域のデバイス断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法のアウトラインを説明するためのプロセスブロックフロー図である。 本願の前記一実施の形態（変形例を含む）におけるチップレイアウトの一例を示すチップ全体上面図である。 本願の前記一実施の形態（変形例を含む）における素子分離構造等の一例を示す図５０のＡ−Ｂ断面に対応するデバイスの模式断面図（ＤＴＩ分離構造）である。 図５０の高耐圧デバイス領域上面切り出し部Ｒ１の拡大チップ上面図である。 図５０の低耐圧デバイス領域上面切り出し部Ｒ２の拡大チップ上面図である。 本願の前記一実施の形態（変形例を含む）における素子分離構造等のその他の一例を示す図５０のＡ−Ｂ断面に対応するデバイスの模式断面図（ＤＴＩ＆ＳＯＩ分離構造）である。
〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に、ハードマスク膜を成膜し、前記第１の主面上の第１の領域内の前記ハードマスク膜に第１の開口を形成する工程；
（ｂ）前記第１の開口の前記ハードマスク膜の側面にサイドウォール絶縁膜を形成する工程；
（ｃ）前記ハードマスク膜および前記サイドウォール絶縁膜をマスクとして、前記第１の開口内の前記第１の主面の半導体領域表面に第１のシャロートレンチを形成する工程；
（ｄ）前記工程（ｃ）の後、前記第１のシャロートレンチの内面、および前記第１の開口内の前記第１の主面の前記半導体領域表面の内、少なくとも露出した部分を酸化する工程；
（ｅ）前記工程（ｄ）の後、前記第１のシャロートレンチ、および前記第１の開口を絶縁膜で埋め込む工程；
（ｆ）前記工程（ｅ）の後、前記第１の開口内の前記第１のシャロートレンチ外に絶縁膜が残るように、前記第１のシャロートレンチの外部の絶縁膜を除去することにより、前記第１のシャロートレンチの内外に亘りドレインオフセットＳＴＩ絶縁膜を形成する工程；
（ｇ）前記工程（ｆ）の後、前記ドレインオフセットＳＴＩ絶縁膜に隣接する第１のアクティブ領域のゲート絶縁膜上から前記ドレインオフセット絶縁膜上に亘って、第１のゲート電極を形成する工程。
２．前記項１に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｈ）前記工程（ｃ）の後であって前記工程（ｄ）の前に、前記第１の主面上の第２の領域内の前記ハードマスク膜に第２の開口を形成し、前記第２の開口内の前記第１の主面の半導体領域表面に第２のシャロートレンチを形成する工程、
ここで、前記工程（ｄ）においては、前記第２のシャロートレンチの内面の少なくとも露出した部分が酸化され、
前記工程（ｅ）においては、前記第２のシャロートレンチおよび前記第２の開口が絶縁膜で埋め込まれ、
前記工程（ｆ）においては、前記第２のシャロートレンチの外部の絶縁膜を除去することにより、前記第２のシャロートレンチに素子間ＳＴＩ絶縁膜が形成され、
前記工程（ｇ）においては、前記第２のシャロートレンチに隣接する第２のアクティブ領域のゲート絶縁膜上に第２のゲート電極が形成される。
３．前記項１または２に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、窒化シリコン系絶縁膜を主要な構成膜とする。
４．前記項３に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｉ）前記工程（ｆ）の後であって前記工程（ｇ）の前に、前記窒化シリコン系絶縁膜を除去する工程。
５．前記項１から４のいずれか一つに記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、その上半部の主要部がポリシリコン膜で構成されている。
６．前記項１から５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）を開始する際の前記第１のシャロートレンチの幅は、前記工程（ｃ）が完了した時点の前記サイドウォール絶縁膜間の幅よりも広い。
７．前記項１から６のいずれか一つに記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｊ）前記工程（ｃ）の後であって前記工程（ｄ）の前に、前記サイドウォール絶縁膜を除去する工程。
８．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に、ハードマスク膜を成膜し、前記第１の主面上の第１の領域内の前記ハードマスク膜に第１の開口を形成する工程；
（ｂ）前記第１の開口の前記ハードマスク膜の側面にサイドウォール絶縁膜を形成する工程；
（ｃ）前記ハードマスク膜および前記サイドウォール絶縁膜をマスクとして、前記第１の開口内の前記第１の主面の半導体領域表面に第１のシャロートレンチを形成する工程；
（ｄ）前記工程（ｃ）の後、前記第１の主面上の第２の領域内の前記ハードマスク膜に第２の開口を形成し、前記第２の開口内の前記第１の主面の半導体領域表面に第２のシャロートレンチを形成する工程；
（ｅ）前記工程（ｄ）の後、前記第１のシャロートレンチの内面、前記第２のシャロートレンチの内面、および前記第１の開口内の前記第１の主面の前記半導体領域表面の内、少なくとも露出した部分を酸化する工程；
（ｆ）前記工程（ｅ）の後、前記第１のシャロートレンチ、前記第２のシャロートレンチ、前記第１の開口および前記第２の開口を絶縁膜で埋め込む工程；
（ｇ）前記工程（ｆ）の後、前記第１の開口内の前記第１のシャロートレンチ外に絶縁膜が残るように、前記第１のシャロートレンチおよび前記第２のシャロートレンチの外部の絶縁膜を除去することにより、前記第１のシャロートレンチの内外に亘りドレインオフセットＳＴＩ絶縁膜を、前記第２のシャロートレンチに素子間ＳＴＩ絶縁膜を、それぞれ形成する工程；
（ｈ）前記工程（ｇ）の後、前記ドレインオフセットＳＴＩ絶縁膜に隣接する第１のアクティブ領域のゲート絶縁膜上から前記ドレインオフセット絶縁膜上に亘って、第１のゲート電極を、前記第２のシャロートレンチに隣接する第２のアクティブ領域のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程。
９．前記項８に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、窒化シリコン系絶縁膜を主要な構成膜とする。
１０．前記項９に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｉ）前記工程（ｇ）の後であって前記工程（ｈ）の前に、前記窒化シリコン系絶縁膜を除去する工程。
１１．前記項８から１０のいずれか一つに記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、その上半部の主要部がポリシリコン膜で構成されている。
１２．前記項８から１１のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｅ）を開始する際の前記第１のシャロートレンチの幅は、前記工程（ｃ）が完了した時点の前記サイドウォール絶縁膜間の幅よりも広い。
１３．前記項８から１２のいずれか一つに記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｊ）前記工程（ｃ）の後であって前記工程（ｅ）の前に、前記サイドウォール絶縁膜を除去する工程。
１４．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に、ハードマスク膜を成膜し、前記第１の主面上の第１の領域内の前記ハードマスク膜に第１の開口を形成する工程；
（ｂ）前記第１の開口の前記ハードマスク膜の側面にサイドウォール絶縁膜を形成する工程；
（ｃ）前記工程（ｂ）の後、前記第１の主面上の第２の領域内の前記ハードマスク膜に第２の開口を形成する工程；
（ｄ）前記ハードマスク膜および前記サイドウォール絶縁膜をマスクとして、前記第１の開口内の前記第１の主面の半導体領域表面に第１のシャロートレンチを、前記第２の開口内の前記第１の主面の半導体領域表面に第２のシャロートレンチをそれぞれ形成する工程；
（ｅ）前記工程（ｄ）の後、前記第１のシャロートレンチの内面、前記第２のシャロートレンチの内面、および前記第１の開口内の前記第１の主面の前記半導体領域表面の内の露出した部分を酸化する工程；
（ｆ）前記工程（ｅ）の後、前記第１のシャロートレンチ、前記第２のシャロートレンチ、前記第１の開口および前記第２の開口を絶縁膜で埋め込む工程；
（ｇ）前記工程（ｆ）の後、前記第１の開口内の前記第１のシャロートレンチ外に絶縁膜が残るように、前記第１のシャロートレンチおよび前記第２のシャロートレンチの外部の絶縁膜を除去することにより、前記第１のシャロートレンチの内外に亘りドレインオフセットＳＴＩ絶縁膜を、前記第２のシャロートレンチに素子間ＳＴＩ絶縁膜を、それぞれ形成する工程；
（ｈ）前記工程（ｇ）の後、前記ドレインオフセットＳＴＩ絶縁膜に隣接する第１のアクティブ領域のゲート絶縁膜上から前記ドレインオフセット絶縁膜上に亘って、第１のゲート電極を、前記第２のシャロートレンチに隣接する第２のアクティブ領域のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程。
１５．前記項１４に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、窒化シリコン系絶縁膜を主要な構成膜とする。
１６．前記項１５に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｉ）前記工程（ｇ）の後であって前記工程（ｈ）の前に、前記窒化シリコン系絶縁膜を除去する工程。
１７．前記項１４から１６のいずれか一つに記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、その上半部の主要部がポリシリコン膜で構成されている。
１８．前記項１４から１７のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｅ）を開始する際の前記第１のシャロートレンチの幅は、前記工程（ｄ）が完了した時点の前記サイドウォール絶縁膜間の幅よりも広い。
１９．前記項１４から１８のいずれか一つに記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
（ｊ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記サイドウォール絶縁膜を除去する工程。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したもの、および、半導体チップ等をパッケージングしたものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、二つの部分に分けて考えられている。すなわち、一つ目は、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程である。二つ目は、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで（ウエハレベルパッケージプロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程である。
なお、本願に於いては、便宜上、層間絶縁膜の層に着目して、同一の層間絶縁膜に属する配線とビアを同一の層名を付す。すなわち、第１層埋め込み配線と第２層埋め込み配線の間のビアは第２層ビアである。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ）だけでなく、その他の酸化シリコンを主要な成分とする絶縁膜を含む。たとえば、ＴＥＯＳベース酸化シリコン（ＴＥＯＳ−ｂａｓｅｄ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の不純物をドープした酸化シリコン系絶縁膜も酸化シリコン膜である。また、熱酸化膜、ＣＶＤ酸化膜のほか、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ナノクラスタリングシリカ（ＮＳＣ：Ｎａｎｏ−Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）等の塗布系膜も酸化シリコン膜または酸化シリコン系絶縁膜である。そのほか、ＦＳＧ（Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳｉＯＣ（Ｓｉｌｉｃｏｎ Ｏｘｉｃａｒｂｉｄｅ）またはカーボンドープ酸化シリコン（Ｃａｒｂｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃｏｎ ｏｘｉｄｅ）またはＯＳＧ（Ｏｒｇａｎｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等のＬｏｗ−ｋ絶縁膜も同様に、酸化シリコン膜または酸化シリコン系絶縁膜である。更に、これらと同様な部材に空孔を導入したシリカ系Ｌｏｗ−ｋ絶縁膜（ポーラス系絶縁膜、「ポーラスまたは多孔質」というときは、分子性多孔質を含む）も酸化シリコン膜または酸化シリコン系絶縁膜である。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統に属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮ（ＳｉＯＣ，ＳｉＯＣＮ）は、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多いが、エッチストップ膜や参照光反射促進膜とする場合は、ＳｉＣ，ＳｉＮ等に近い。従って、これらの酸化物と窒化物（炭化物、炭窒化物）の分類は、どちらが主要な要素化によって分類される。
窒化シリコン膜等の窒化シリコン系絶縁膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜、すなわち、ＣＥＳＬ（Ｃｏｎｔａｃｔ Ｅｔｃｈ−Ｓｔｏｐ Ｌａｙｅｒ）として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
同様に、「ニッケルシリサイド」というときは、通常、ニッケルモノシリサイドを指すが、比較的純粋なものばかりではなく、ニッケルモノシリサイドを主要な構成要素とする合金、混晶等を含む。また、シリサイドは、ニッケルシリサイドに限らず、従来から実績のあるコバルトシリサイド、チタンシリサイド、タングステンシリサイド等でもよい。また、シリサイド化のための金属膜としては、Ｎｉ（ニッケル）膜以外にも、例えばＮｉ−Ｐｔ合金膜（ＮｉとＰｔの合金膜）、Ｎｉ−Ｖ合金膜（ＮｉとＶの合金膜）、Ｎｉ−Ｐｄ合金膜（ＮｉとＰｄの合金膜）、Ｎｉ−Ｙｂ合金膜（ＮｉとＹｂの合金膜）またはＮｉ−Ｅｒ合金膜（ＮｉとＥｒの合金膜）のようなニッケル合金膜などを用いることができる。なお、これらのニッケルを主要な金属元素とするシリサイドを「ニッケル系のシリサイド」と総称する。
３．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
４．図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、「正方形」とは、ほぼ正方形を含み、「直交」とは、ほぼ直交する場合を含み、「一致」とは、ほぼ一致する場合を含む。このことは、「平行」、「直角」についても同じである。従って、たとえば、完全な平行からの１０度程度のずれは、平行に属する。
また、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の８０％以上は、「全体」、「全般」、「全域」ということができる。このことは、「全周」、「全長」等についても同じである。
更に、有るものの形状について、「矩形」というときは、「ほぼ矩形」を含む。従って、たとえば、矩形と異なる部分の面積が、全体の２０％程度未満であれば、矩形ということができる。この場合に於いて、このことは、「環状」等についても同じである。この場合に於いて、環状体が、分断されている場合は、その分断された要素部分を内挿または外挿した部分が環状体の一部である。
また、周期性についても、「周期的」は、ほぼ周期的を含み、個々の要素について、たとえば、周期のずれが２０％未満程度であれば、個々の要素は「周期的」ということができる。更に、この範囲から外れるものが、その周期性の対象となる全要素のたとえば２０％未満程度であれば、全体として「周期的」ということができる。
なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。
５．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
６．本願の主要な対象は、ＬＤＭＯＳＦＥＴ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ ＭＯＳＦＥＴ）は、歴史的には、二重拡散でゲート長を決める構造の横型ＭＯＳＦＥＴを主に指していたが、現在では、特に二重拡散等に関係なく、表面側にソース、ドレイン、ゲートを有する横型ＭＯＳＦＥＴを広く含むものとなっている。なお、表面側にソース、ドレイン、ゲートを有し、シンカ（Ｓｉｎｋｅｒ）や埋め込むプラグ等を用いて、裏面側にもこれらの電極の一つを形成したものを含むことは言うまでもない。本願でも、「ＬＤＭＯＳＦＥＴ」を、この後者の意味（広い意味）で用いている。なお、本願の対象は、単体であるか、集積回路であるかにかかわらず、このような横型ＭＯＳＦＥＴを含むものを広く含む。また、本願では、ＬＤＭＯＳＦＥＴの一例として、主にＰチャネル型ＬＤＭＯＳＦＥＴを例にとり具体的に説明するが、Ｎチャネル型ＬＤＭＯＳＦＥＴを含むものにも適用できることは言うまでもない。
また、高耐圧トランジスタ（またはパワー系デバイス、これらを含めて、「高耐圧トランジスタ等」という）として、各種横型ＭＯＳＦＥＴのほか、縦型ＭＯＳＦＥＴを併用することもできることは言うまでもない。高耐圧トランジスタ等としては、これらのほか、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等を併用することもできることは言うまでもない。
また、本願において、「ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造」、「ＳＴＩ絶縁膜」、「ＳＴＩプロセス」等というときは、標準的なＳＴＩプロセス、すなわち、非自己整合型ＳＴＩ（Ｎ−ＳＴＩ：Ｎｏｒｍａｌ−ＳＴＩ）プロセス、自己整合型ＳＴＩプロセス（ＳＡ−ＳＴＩ：Ｓｅｌｆ−Ａｌｉｇｎｅｄ ＳＴＩ）等のみをさすものではない。すなわち、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）プロセスやＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と異なる素子分離プロセス等であって、トレンチへの絶縁膜の埋め込みと平坦化の組み合わせによる素子分離技術等を広く含むものとする。したがって、ドレインオフセットＳＴＩ絶縁膜２５（図１５参照）の形成プロセスのような変形ＳＴＩプロセスも、もちろん、本願でいうＳＴＩプロセスに含まれる。
なお、本願においては、ＳＡ−ＳＴＩは、フラッシュメモリ等のプロセスに限定されず、ＳＴＩプロセスのハードマスクの下層部にポリシリコンを敷くものを広く指すものとする。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、二者択一の場合の呼称に関して、一方を「第１」等として、他方を「第２」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第１」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
１．本願の一実施の形態の半導体集積回路装置の製造方法の基本例に関する主要プロセスの説明（主に図１から図３１）
以下の例では、一例として、Ｐ型単結晶シリコンウエハ（半導体基板）上に、たとえば、これよりも不純物濃度が低いＰ型Ｓｉエピタキシャル層（エピタキシャル層としては、ＳｉＧｅエピタキシャル層等のＳｉ系エピタキシャル層でもよい）を形成したエピタキシャルＳｉウエハ（「Ｐ型Ｓｉエピタキシャルウエハ」という）を用いたプロセスを説明する。しかし、ウエハとしては、エピタキシャルＳｉ系ウエハのほか、バルクＳｉ系ウエハでもよい。また、基板構造としては、Ｐ型半導体基板上に、Ｎ型Ｓｉエピタキシャル層等を形成したものでもよいし、Ｎ型半導体基板上に、Ｎ型Ｓｉエピタキシャル層等を形成したものでも、Ｐ型Ｓｉエピタキシャル層等を形成したものでもよい。
また、半導体基板の構造としては、エピタキシャルウエハのほか、Ｐ型またはＮ型バルク（Ｂｕｌｋ）ウエハでもよい。更に、半導体基板の構造としては、エピタキシャルウエハ、バルクウエハのほか、セクション７等に示すように、ＳＯＩウエハでもよい。
また、広域の素子分離構造としては、以下の例においては、主に、ディープトレンチアイソレーション（ＤＴＩ）と接合分離を組み合わせた構造（これを「ＤＴＩ分離」という）を例示する。狭域の素子分離構造としては、シャロートレンチアイソレーション（ＳＴＩ）または、これをベースとしたアイソレーション構造（これらを含めて、「ＳＴＩ構造」という）を使用している。しかし、広域の素子分離構造としては、ＤＴＩ分離のほか、各種の接合分離でもよいし、ＤＴＩ分離等とＳＯＩ分離等を組み合わせた「ＳＯＩ分離」でもよい。
一般に、パワーＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、高耐圧回路を構成する複数のＮ型およびＰ型の各種パワーＭＯＳＦＥＴ（またはＭＩＳＦＥＴ）すなわち、高耐圧トランジスタ、ＣＭＯＳ制御回路等を構成するＮ型およびＰ型の低耐圧ＭＩＳＦＥＴ、バイポーラトランジスタ等を有している。しかし、以下の例では、煩雑さを回避するため、主に、一つのＰチャネル型ＬＤＭＯＳＦＥＴ、各一つのＮ型およびＰ型の低耐圧ＭＩＳＦＥＴを例にとり具体的に説明する。したがって、以下の例は、Ｐチャネル型ＬＤＭＯＳＦＥＴのみでなく、Ｎチャネル型ＬＤＭＯＳＦＥＴの部分にも適用できることは言うまでもない。
また、以下に説明するパワーＩＣまたはパワー系ＩＣにおいては、高耐圧回路は、各種ドライバ回路、増幅回路、レベルシフト回路、各種スイッチング回路等に対応しており、低耐圧回路は、これらを制御するデジタルまたはアナログ形式の制御回路等に対応している。
さらに、以下では、高耐圧デバイス領域および低耐圧デバイス領域のゲートプロセスとして、ゲートファースト（Ｇａｔｅ Ｆｉｒｓｔ）プロセスを例にとり具体的に説明する。しかし、たとえば、低耐圧デバイス領域のゲートプロセスとして、ゲートラスト（Ｇａｔｅ Ｌａｓｔ）または、これらの中間的なプロセスを用いてもよいことは言うまでもない。
また、以下では、ゲート絶縁膜として、主に、熱酸化による酸化シリコン膜（酸窒化シリコン膜、または、これらの複合膜）を使用したものを例にとり具体的に説明するが、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等、熱酸化とＣＶＤの併用による酸化シリコン膜等、酸窒化シリコン膜等、高誘電率絶縁膜等でもよいことは言うまでもない。
さらに、以下では、ゲート電極として、主として、ポリシリコン系ゲート電極を例にとり具体的に説明するが、いわゆるメタルゲート電極（ポリシリコン系ゲート電極との複合膜を含む）でもよいことは言うまでもない。
図１は本願の一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ハードマスク１次加工工程）の高耐圧デバイス領域のデバイス断面図である。図２は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ハードマスク１次加工工程）の低耐圧デバイス領域のデバイス断面図である。図３は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（加工用サイドウォール酸化シリコン系絶縁膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。図４は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（加工用サイドウォール絶縁膜形成工程）の高耐圧デバイス領域のデバイス断面図である。図５は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（オフセットドレイン部シャロートレンチエッチング工程）の高耐圧デバイス領域のデバイス断面図である。図６は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（加工用サイドウォール絶縁膜除去工程）の高耐圧デバイス領域のデバイス断面図である。図７は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（素子分離部等のシャロートレンチエッチング工程）の高耐圧デバイス領域のデバイス断面図である。図８は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（素子分離部等のシャロートレンチエッチング工程）の低耐圧デバイス領域のデバイス断面図である。図９は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（内壁酸化膜形成工程）の高耐圧デバイス領域のデバイス断面図である。図１０は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（内壁酸化膜形成工程）の低耐圧デバイス領域のデバイス断面図である。図１１は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（埋め込み絶縁膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。図１２は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（埋め込み絶縁膜成膜工程）の低耐圧デバイス領域のデバイス断面図である。図１３は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ＣＭＰ工程）の高耐圧デバイス領域のデバイス断面図である。図１４は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ＣＭＰ工程）の低耐圧デバイス領域のデバイス断面図である。図１５は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（埋め込み絶縁膜エッチバック工程）の高耐圧デバイス領域のデバイス断面図である。図１６は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（埋め込み絶縁膜エッチバック工程）の低耐圧デバイス領域のデバイス断面図である。図１７は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ハードマスク除去工程）の高耐圧デバイス領域のデバイス断面図である。図１８は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ハードマスク除去工程）の低耐圧デバイス領域のデバイス断面図である。図１９は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲートポリシリコン膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。図２０は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲートポリシリコン膜成膜工程）の低耐圧デバイス領域のデバイス断面図である。図２１は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲート電極加工工程）の高耐圧デバイス領域のデバイス断面図である。図２２は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲート電極加工工程）の低耐圧デバイス領域のデバイス断面図である。図２３は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ＬＤＤ領域等導入工程）の低耐圧デバイス領域のデバイス断面図である。図２４は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲートサイドウォール形成工程）の高耐圧デバイス領域のデバイス断面図である。図２５は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（ゲートサイドウォール形成工程）の低耐圧デバイス領域のデバイス断面図である。図２６は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（Ｐ型高濃度ソースドレイン領域導入工程）の高耐圧デバイス領域のデバイス断面図である。図２７は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（Ｎ型およびＰ型高濃度ソースドレイン領域導入工程）の低耐圧デバイス領域のデバイス断面図である。図２８は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（サリサイド工程）の高耐圧デバイス領域のデバイス断面図である。図２９は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（サリサイド工程）の低耐圧デバイス領域のデバイス断面図である。図３０は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（プリメタル絶縁層形成工程）の高耐圧デバイス領域のデバイス断面図である。図３１は本願の前記一実施の形態の半導体集積回路装置の製造方法を説明するためのウエハプロセス途中（プリメタル絶縁層形成工程）の低耐圧デバイス領域のデバイス断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法の主要プロセスを説明する。なお、図１と図２、図７と図８、図９と図１０、図１１と図１２、図１３と図１４、図１５と図１６、図１７と図１８、図１９と図２０、図２１と図２２、図２４と図２５、図２８と図２９及び図３０と図３１は、この例においては、対応するステップ同士、それぞれ同時に処理される。なお、必要に応じて、選択的に、別途の工程としてよい。また、図２６と図２７は、この例においては、対応するステップ同士、それぞれ同時に処理されるが、不純物領域の濃度や打ち込みエネルギが異なる場合には、別途、処理するようにしてもよい。
まず、図１及び図２により、シャロートレンチ形成のためのハードマスク加工工程までを簡単に説明する。なお、以下の不純物領域の導入の順序等は一例であって、必要に応じて、任意に変更することができる。
すなわち、Ｐ型Ｓｉエピタキシャルウエハ１を準備し、図１に示すように、高耐圧デバイス領域１１（第１の領域）においては、たとえば、通常のリソグラフィとイオン注入等の組み合わせにより、Ｐ型エピタキシャル領域１ｅの表面１ａ（ウエハ１の裏面１ｂと反対の主面）に、Ｐ型オフセットドレイン領域２３ｐ（Ｐ型ドリフト領域）となるべき、Ｐ型ディープウエル領域３ｐを導入する。
次に、図１に示すように、高耐圧デバイス領域１１においては、たとえば、通常のリソグラフィとイオン注入等の組み合わせにより、Ｐ型エピタキシャル領域１ｅの表面１ａに、Ｐ型低濃度ドレイン領域１４ｐとなるべきＰ型ウエル領域４ｐを導入する。
次に、図１に示すように、高耐圧デバイス領域１１においては、たとえば、通常のリソグラフィとイオン注入等の組み合わせにより、Ｐ型エピタキシャル領域１ｅの表面１ａに、Ｎ型ボディ領域１４ｎとなるべきＮ型ウエル領域４ｎを導入する。これと同時に、図２に示すように、低耐圧デバイス領域１２（第２の領域）においては、たとえば、通常のリソグラフィとイオン注入等の組み合わせにより、Ｐ型エピタキシャル領域１ｅの表面１ａに、Ｐチャネル型トランジスタを形成するためのＮ型ウエル領域４ｎを導入する。
次に、図１及び図２に示すように、ウエハ１の表面１ａのほぼ全面に、ゲート絶縁膜１０となるべき下地絶縁膜５を形成する。ここで、「ほぼ」というのは、ウエハの周辺や一部特別の理由のある領域には、そのような絶縁膜が形成されない場合（または、いったん形成後、除去される場合）があるからである（以下、同様の場合に同じ）。下地絶縁膜５としては、たとえば、８ｎｍ程度の厚さを有する熱酸化膜（たとえば、酸化シリコン膜）等を好適なものとして例示することができる。
次に、図１及び図２に示すように、たとえば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）等（成膜のガス系としては、たとえば、ＳＨ４/Ｎ２等）により、ウエハ１の表面１ａのほぼ全面に、ハードマスク膜９の一部（下地部分）として、下地ポリシリコン膜６を成膜する。下地ポリシリコン膜６の厚さとしては、たとえば、２０ｎｍ程度を好適なものとして例示することができる。なお、この下地ポリシリコン膜６は、素子間ＳＴＩ絶縁膜等の埋め込みにおいて、いわゆる自己整合型ＳＴＩプロセスに寄与する。
次に、図１及び図２に示すように、たとえば、低圧ＣＶＤ等（成膜のガス系としては、たとえば、ＳｉＨ２Ｃｌ２/ＨＮ３/Ｎ２等）により、ウエハ１の表面１ａのほぼ全面に、ハードマスク膜９の一部（主要部）として、窒化シリコン系ハードマスク膜７（例えば、窒化シリコン膜）を成膜する。窒化シリコン系ハードマスク膜７の厚さとしては、たとえば、１３０ｎｍ程度を好適なものとして例示することができる。
次に、図１及び図２に示すように、高耐圧デバイス領域１１においては、たとえば、通常のリソグラフィと異方性ドライエッチングの組み合わせにより、下地絶縁膜５をエッチングストップ層として、ハードマスク膜９を加工し、開口８（第１の開口）を形成する。窒化シリコン系ハードマスク膜７に対する異方性ドライエッチングに使用するガス系としては、たとえば、ＳＦ６/ＣＨＦ３等を好適なものとして例示することができる。一方、下地ポリシリコン膜６に対する異方性ドライエッチングに使用するガス系としては、たとえば、ＨＢｒ/Ｏ２等を好適なものとして例示することができる。
次に、図３に示すように、たとえば、ＣＶＤ等（成膜のガス系としては、たとえば、Ｏ３/ＴＥＯＳ等）により、ウエハ１の表面１ａのほぼ全面に、加工用サイドウォール酸化シリコン系絶縁膜１５を成膜する。加工用サイドウォール酸化シリコン系絶縁膜１５の厚さとしては、たとえば、３０ｎｍ程度を好適なものとして例示することができる。
次に、図４に示すように、たとえば、異方性ドライエッチングより、半導体基板をエッチングストッパとして、加工用サイドウォール酸化シリコン系絶縁膜１５および下地絶縁膜５をエッチバックすることにより、加工用サイドウォール絶縁膜１６を形成する。この異方性ドライエッチングのガス系としては、たとえば、Ｃ４Ｆ８/Ｏ２/Ａｒ等を好適なものとして例示することができる。なお、加工用サイドウォール絶縁膜１６の幅としては、たとえば、３０ｎｍ程度を好適なものとして例示することができる。
次に、図５に示すように、たとえば、異方性ドライエッチングより、ウエハ１の表面１ａの半導体領域表面４６に、オフセットドレイン部シャロートレンチ２１（第１のシャロートレンチ）を形成する。この異方性ドライエッチングのガス系としては、たとえば、ＨＢｒ/Ｏ２等を好適なものとして例示することができ、エッチング深さとしては、たとえば、３００ｎｍ程度を好適なものとして例示することができる。
次に、図６に示すように、たとえば、ウエットエッチング（Ｗｅｔ Ｅｔｃｈｉｎｇ）により、加工用サイドウォール絶縁膜１６および、その下の下地絶縁膜５を除去する。このウエットエッチングに用いるエッチング液としては、たとえば、フッ酸系酸化シリコン膜エッチング液等を好適なものとして例示することができる。なお、この加工用サイドウォール絶縁膜１６および、その下の下地絶縁膜５の除去は、その後の埋め込み等の障害にならない限り、任意であり、そのまま残留させてもよい。残留させる場合は、プロセスの簡素化に寄与する。除去する場合は、ドレインオフセットＳＴＩ絶縁膜２５（図１７）の膜質の均一化等に寄与する。
次に、図７及び図８に示すように、たとえば、通常のリソグラフィ（すなわち、パターニングした素子分離部等のシャロートレンチ加工用レジスト膜１７を用いる）と異方性ドライエッチングの組み合わせにより、ハードマスク膜９および下地絶縁膜５に開口１８ａ，１８ｂ（第２の開口）を形成する。そして、そのまま、ウエハ１の表面１ａの半導体領域表面４６に、素子分離部等のシャロートレンチ２２ａ，２２ｂ（第２のシャロートレンチ）を形成する。その後、不要になったレジスト膜１７を、たとえば、アッシング等により除去する。この異方性ドライエッチングにおけるガス系としては、たとえば、以下のごとくである。すなわち、窒化シリコン系ハードマスク膜７に対しては、たとえば、ＳＦ６/ＣＨＦ３等を、下地ポリシリコン膜６に対しては、たとえば、ＨＢｒ/Ｏ２等を、下地絶縁膜５に対しては、たとえば、ＣＦ４/ＣＨＦ３等を、半導体基板１に対しては、たとえば、ＨＢｒ/Ｏ２等を、それぞれ好適なものとして例示することができる。なお、シャロートレンチ２２ａ，２２ｂの深さとしては、たとえば、オフセットドレイン部シャロートレンチ２１と同じ、たとえば、３００ｎｍ程度を好適なものとして例示することができる。
次に、図９及び図１０に示すように、たとえば、熱酸化により、ウエハ１の表面１ａの半導体領域表面４６の少なくとも露出した部分に、内壁酸化膜１９を形成する。内壁酸化膜１９の厚さとしては、たとえば、１０ｎｍ程度を好適なものとして例示することができる。また、この熱酸化の方法としては、たとえば、減圧雰囲気（酸素と水素を主要な成分として含む混合雰囲気）下での熱酸化処理等を好適なものとして例示することができる。なお、熱酸化の方法としては、このような、いわゆる、その場蒸気生成法のほか、通常の蒸気雰囲気熱酸化法や、その他の熱酸化法であってもよい。
次に、図１１及び図１２に示すように、たとえば、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、ウエハ１の表面１ａ側のほぼ全面に、埋め込み絶縁膜２４として、酸化シリコン系絶縁膜を成膜する。埋め込み絶縁膜２４の厚さとしては、たとえば、５５０ｎｍ程度を好適なものとして例示することができる。なお、成膜方法としては、ＨＤＰ−ＣＶＤ以外の方法であってもよい。これにより、ハードマスク膜の開口８、１８ａ，１８ｂおよびシャロートレンチ２１、２２ａ，２２ｂが、埋め込み絶縁膜２４により埋め込まれる。
次に、図１３及び図１４に示すように、たとえば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により、ハードマスク膜の開口８、１８ａ，１８ｂおよびシャロートレンチ２１、２２ａ，２２ｂ外の埋め込み絶縁膜２４を除去することにより、表面１ａの平坦化を実行する。
次に、図１５及び図１６に示すように、たとえば、ウエットエッチング（たとえば、フッ酸系酸化シリコン系絶縁膜エッチング液等による）により、内壁酸化膜１９上の酸化シリコン系絶縁膜が残るように、ウエハ１の表面１ａの埋め込み絶縁膜２４等の酸化シリコン系絶縁膜のエッチバックを実行する。この際、エッチバック後の残る酸化シリコン系絶縁膜の厚さとしては、たとえば、１５ｎｍ程度（内壁酸化膜１９の厚さも含めると、２５ｎｍ程度）を好適なものとして例示することができる。これにより、素子分離部等のシャロートレンチ２２ａ，２２ｂ（第２のシャロートレンチ）には、素子間ＳＴＩ絶縁膜２６ａ，２６ｂが埋め込まれたことになる。一方、オフセットドレイン部シャロートレンチ２１（第１のシャロートレンチ）には、ドレインオフセットＳＴＩ絶縁膜２５が埋め込まれたことになる。ここで、図１５に示すように、ドレインオフセットＳＴＩ絶縁膜２５は、オフセットドレイン部シャロートレンチ２１内および、その上部の主要部２５ｃと、これに連続してオフセットドレイン部シャロートレンチ２１外にあるドレイン側部２５ｄおよびソース側部２５ｓから構成されている。ドレイン側部２５ｄおよびソース側部２５ｓ、すなわち、両端部２５ｄ、２５ｓの厚さは、主要部２５ｃの厚さよりも薄い。
次に、図１７及び図１８に示すように、たとえば、ウエットエッチング（たとえば、熱リン酸等による）により、ハードマスク膜９の主要部である窒化シリコン系ハードマスク膜７（図１５及び図１６）を選択的に除去する。
次に、図１９及び図２０に示すように、たとえば、ＣＶＤにより、ウエハ１の表面１ａ側のほぼ全面に、主ゲート電極膜となるべきゲートポリシリコン膜２７を成膜する。すなわち、下地ポリシリコン膜６とゲートポリシリコン膜２７が一体となって、ゲート電極膜の主要部を構成するのである。ゲートポリシリコン膜２７の厚さとしては、たとえば、１４０ｎｍ程度を好適なものとして例示することができる。
次に、図２１及び図２２に示すように、たとえば、通常のリソグラフィと異方性ドライエッチングの組み合わせにより、ゲートポリシリコン膜２７および下地ポリシリコン膜６を加工する。これにより、図２１に示すように、ドレインオフセットＳＴＩ絶縁膜２５に隣接するソース側アクティブ領域３１（第１のアクティブ領域）のゲート絶縁膜１０上からドレインオフセット絶縁膜２５上に亘って、Ｐチャネル型高耐圧ＬＤＭＯＳＦＥＴのゲート電極２０ｐ（高耐圧トランジスタのゲート電極）が形成される。一方、図２２に示すように、素子分離部等のシャロートレンチ２２ｂ（第２のシャロートレンチ）に隣接するアクティブ領域５１ｐ（第２のアクティブ領域）のゲート絶縁膜１０上にＰチャネル型低耐圧ＭＩＳＦＥＴのゲート電極４０ｐ（低耐圧トランジスタのゲート電極、第２のゲート電極）が形成される。また、図２２に示すように、同様に、アクティブ領域５１ｎのゲート絶縁膜１０上にＮチャネル型低耐圧ＭＩＳＦＥＴのゲート電極４０ｎ（低耐圧トランジスタのゲート電極））が形成される。なお、ゲート電極２０ｐの幅（ゲート長）は、テクノロジノード（Ｔｅｃｈｎｏｌｏｇｙ Ｎｏｄｅ）にもよるが、たとえば、低耐圧トランジスタのゲート長が８０ｎｍ程度の場合を例にとれば、２．６マイクロメートル程度、ゲート電極４０ｎ、４０ｐの幅は、８０ｎｍ程度を好適なものとして例示することができる。
ここで、図２１及び図２２及び、以降の工程の図において、ゲート電極に覆われていないアクティブ領域上の下地絶縁膜５の残留膜または、これに類似したイオン注入用の犠牲酸化膜等の薄膜表面酸化膜は、煩雑さを回避するために、特に必要がない限り、表示しないこととする。
次に、図２３に示すように、低耐圧デバイス領域１２において、たとえば、イオン注入等により、Ｎ型ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域３２ｎおよびＰ型ＬＤＤ領域３２ｐを順次導入する。
次に、図２４及び図２５に示すように、たとえば、先（図３及び図４）と同様に、ゲート電極２０ｐ、４０ｎ、４０ｐの周辺に、ゲートサイドウォール絶縁膜３３（材料的には、酸化シリコン系絶縁膜、窒化シリコン系絶縁膜、または、これらの複合膜等）を形成する。
次に、図２６及び図２７に示すように、たとえば、イオン注入等により、Ｐ型高濃度ドレイン領域３４ｐ、Ｐ型高濃度ソース領域３５ｐおよびＰ型高濃度ソースドレイン領域３６ｐを導入する。図２７に示すように、たとえば、イオン注入等により、Ｎ型高濃度ソースドレイン領域３６ｎを導入する。なお、もちろん、これらのイオン注入の順序は、任意である。
次に、図２８及び図２９に示すように、たとえば、サリサイド（Ｓａｌｉｃｉｄｅ）プロセス等により、シリサイド膜３７ｄ，３７ｄｓ、３７ｇ，３７ｓを形成する。ここで、シリサイド膜としては、たとえば、コバルトシリサイド膜を好適なものとして例示することができる。なお、シリサイド膜としては、コバルトシリサイド膜のほか、ニッケルシリサイド膜、白金シリサイド膜、チタンシリサイド膜、その他のシリサイド膜が使用可能である。
次に、図３０及び図３１に示すように、たとえば、ＣＶＤにより、ウエハ１の表面１ａ側のほぼ全面に、エッチストップ膜等として、窒化シリコン系プリメタル絶縁膜４１（例えば、窒化シリコン膜）を成膜する。次に、窒化シリコン系プリメタル絶縁膜４１上のほぼ全面に、たとえば、ＣＶＤにより、窒化シリコン系プリメタル絶縁膜４１よりも厚い酸化シリコン系プリメタル絶縁膜４２（例えば、酸化シリコン膜）を成膜する。次に、酸化シリコン系プリメタル絶縁膜４２および窒化シリコン系プリメタル絶縁膜４１に、コンタクトホール４７を形成し、その中に、たとえば、タングステンプラグ４３を埋め込む。その後、酸化シリコン系プリメタル絶縁膜４２上に、必要に応じて、多層の銅系埋め込み配線すなわち、ダマシン（Ｄａｍａｓｃｅｎｅ）配線層等を形成し、最上層に外部接続パッド（アルミニウム系パッド、銅系パッドその他）を形成する。なお、必要があれば、外部接続パッド上に、バンプ電極（半田バンプ、銅バンプ、銀バンプ、金バンプ等）等を形成する。その後、ウエハ１を、例えば、ダイシング等により、個々のチップ２に分割する。
以上説明したように、最終構造において、高耐圧デバイス領域１１（例えば、図３０参照）のドレインオフセットＳＴＩ絶縁膜２５（図３０）が活性領域へ延在した構造とすることによって、インパクトイオン化やディボットの発生を抑制することができる。これは、高耐圧デバイス領域１１（例えば、図３０参照）のドレインオフセットＳＴＩ絶縁膜２５（図３０）が活性領域へ延在した構造となっているので、インパクトイオン化により発生する高エネルギキャリアが活性領域端部に入ることによっておこるゲート絶縁膜の劣化等によっておこる信頼性の劣化を防止できるからである。また、ディボットがないため、通常のＳＴＩプロセスで発生する活性領域端部での電界集中やゲート絶縁膜の不所望な薄膜化による信頼性の劣化を防止することができる。
一方、前記実施の形態のように、低耐圧デバイス領域１２（例えば、図３１参照）にＳＡ−ＳＴＩ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ−ＳＴＩ）プロセスを採用している場合は、高集積化が可能なほか、ディボットの発生を抑制することができる。
また、前記実施の形態のように、高耐圧デバイス領域１１（例えば、図３０参照）と低耐圧デバイス領域１２（例えば、図３１参照）の両方において、ＳＴＩプロセスを使用することによって、ＬＯＣＯＳプロセスとＳＴＩプロセスを併用する場合と比べて、熱処理時間の短縮に有効に短縮することができる。
すなわち、高耐圧デバイス領域１１（例えば、図３０参照）のドレインオフセットＳＴＩ絶縁膜２５（図３０）と、その他のＳＴＩ絶縁膜とで、異なる形式のＳＴＩプロセスを使用することで、両方の分離絶縁膜に最適のプロセスとすることができ、その結果、両方の分離絶縁膜として、最適に構造を得ることができる。
また、高耐圧デバイス領域１１（例えば、図３０参照）のドレインオフセットＳＴＩ絶縁膜２５（図３０）と、低耐圧デバイス領域１２（例えば、図３１参照）のＳＴＩ絶縁膜とで、異なる形式のＳＴＩプロセスを使用することで、両方の分離絶縁膜に最適のプロセスとすることができ、その結果、両方の分離絶縁膜として、最適に構造を得ることができる。また、この場合は、低耐圧デバイス領域１２（例えば、図３１参照）の微細化に有効である。
２．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例１：等方性基板エッチ追加プロセス）の説明（主に図３２）
このセクションで説明する例は、セクション１で説明した基本例の図５のトレンチエッチング工程に関する変形例である。したがって、その他の部分については、セクション１で説明したところと全く同じであるので、このセクションにおいては、原則として、異なる部分のみを説明する。
図３２は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図５に続くウエハプロセス途中（追加等方性エッチング工程）の高耐圧デバイス領域のデバイス断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例１）を説明する。図４までは同じであるので、図５に対応する部分から説明する。
図５のトレンチエッチング工程では、単一ステップの異方性ドライエッチングを使用しているが、この例においては、たとえば、異方性ドライエッチングによる第１ステップと、等方性ドライエッチングによる第２ステップから構成された２段ステップ（または、多段ステップ）としている。すなわち、図５において、第１ステップの異方性ドライエッチングを実行後、図３２に示すように、第２ステップの等方性ドライエッチングを実行するのである。この際、第１ステップの異方性ドライエッチングのエッチング深さとして、たとえば、２７０ｎｍ程度を好適なものとして例示することができる。また、第２ステップの等方性ドライエッチングのエッチング深さとして、たとえば、３０ｎｍ程度を好適なものとして例示することができる。この場合、オーバハング幅Ｗｏは、３０ｎｍ程度となる。したがって、この例では、トレンチの幅Ｗｔ（第１のトレンチの幅）は、加工用サイドウォール絶縁膜間の幅Ｗｓよりも広くなる。また、オフセットドレイン部シャロートレンチ２１（第１のシャロートレンチ）の底端部の形状は、図５の場合と比較して、より丸みを帯びたものとなる。
なお、こののちの工程すなわち、図６から図３１の部分は基本的に同じである。
以上説明したように、このセクションで説明した例では、高耐圧部のドレインオフセット部分離トレンチの底のコーナ部が、セクション１の例と比較して、等方性エッチングを追加した分、ラウンディングの程度が大きくなっている。したがって、高耐圧部のドレインオフセット部分離トレンチの底のコーナ部近傍での電界集中を抑制することで、インパクトイオン化によるホットキャリアの発生を低減することができる。
３．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２：ハードマスク上層ポリシリコン膜追加プロセス）の説明（主に図３３から図３６）
このセクションで説明する例は、セクション１で説明した基本例のたとえば図１及び図２に示すハードマスク膜９の構成及び図５のトレンチエッチング工程に関する変形例である。したがって、その他の部分については、セクション１で説明したところと全く同じであるので、このセクションにおいては、原則として、異なる部分のみを説明する。
また、低耐圧デバイス領域１２については、ハードマスク膜９の構成が変わる以外特に変更されないので、以下では、高耐圧デバイス領域１１のみについて説明する。
また、このセクションで説明する例は、セクション１で説明した基本例の変形例であると同時に、セクション２で説明した変形例のさらなる変形例でもある。すなわち、このセクションで説明する例は、セクション１で説明した基本例のみでなく、その他の変形例にも適用できることは言うまでもない。
図３３は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図１に対応するウエハプロセス途中（ハードマスク１次加工工程）の高耐圧デバイス領域のデバイス断面図である。図３４は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図３に対応するウエハプロセス途中（加工用サイドウォール酸化シリコン系絶縁膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。図３５は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図４に対応するウエハプロセス途中（加工用サイドウォール絶縁膜形成工程）の高耐圧デバイス領域のデバイス断面図である。図３６は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明するための図５に対応するウエハプロセス途中（オフセットドレイン部シャロートレンチ等方性エッチング工程）の高耐圧デバイス領域のデバイス断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例２）を説明する。
図１の説明におけるＮ型ウエル領域４ｎの導入工程までは、同一であり、Ｎ型ウエル領域４ｎの導入工程の完了後から説明する。すなわち、図３３に示すように、ウエハ１の表面１ａのほぼ全面に、ゲート絶縁膜１０となるべき下地絶縁膜５を形成する。下地絶縁膜５としては、たとえば、８ｎｍ程度の厚さを有する熱酸化膜（たとえば、酸化シリコン膜）等を好適なものとして例示することができる。
次に、図３３に示すように、たとえば、ＣＶＤ等（成膜のガス系としては、たとえば、ＳＨ４/Ｎ２等）により、ウエハ１の表面１ａのほぼ全面に、ハードマスク膜９の一部（下地部分）として、下地ポリシリコン膜６を成膜する。下地ポリシリコン膜６の厚さとしては、たとえば、２０ｎｍ程度を好適なものとして例示することができる。なお、この下地ポリシリコン膜６は、素子間ＳＴＩ絶縁膜等の埋め込みにおいて、いわゆる自己整合型ＳＴＩプロセスに寄与する。
次に、図３３に示すように、たとえば、低圧ＣＶＤ等（成膜のガス系としては、たとえば、ＳｉＨ２Ｃｌ２/ＨＮ３/Ｎ２等）により、ウエハ１の表面１ａのほぼ全面に、ハードマスク膜９の一部（主要部）として、窒化シリコン系ハードマスク膜７（例えば、窒化シリコン膜）を成膜する。窒化シリコン系ハードマスク膜７の厚さとしては、たとえば、９０ｎｍ程度を好適なものとして例示することができる。
次に、図３３に示すように、たとえば、ＣＶＤ（ガス系としては、たとえば、Ｏ３/ＴＥＯＳ）等により、窒化シリコン系ハードマスク膜７上のほぼ全面に、ハードマスク中間酸化シリコン系絶縁膜２９を成膜する。ハードマスク中間酸化シリコン系絶縁膜２９の厚さとしては、たとえば、１０ｎｍ程度を好適なものとして例示することができる。
次に、図３３に示すように、たとえば、ＣＶＤ等により、ハードマスク中間酸化シリコン系絶縁膜２９上のほぼ全面に、ハードマスク上半部ポリシリコン膜２８を成膜する。ハードマスク上半部ポリシリコン膜２８の厚さとしては、たとえば、２５０ｎｍ程度を好適なものとして例示することができる。
次に、図３３に示すように、たとえば、通常のリソグラフィと異方性ドライエッチングの組み合わせにより、それぞれ直下の膜をエッチングストップ層として、ハードマスク膜９を加工し、開口８（第１の開口）を形成する。この際、ハードマスク上半部ポリシリコン膜２８に対する異方性ドライエッチングに使用するガス系としては、たとえば、ＨＢｒ/Ｏ２等を好適なものとして例示することができる。同様に、ハードマスク中間酸化シリコン系絶縁膜２９に対する異方性ドライエッチングに使用するガス系としては、たとえば、ＣＦ４/ＣＨＦ３等を好適なものとして例示することができる。同様に、窒化シリコン系ハードマスク膜７に対する異方性ドライエッチングに使用するガス系としては、たとえば、ＳＦ６/ＣＨＦ３等を好適なものとして例示することができる。一方、下地ポリシリコン膜６に対する異方性ドライエッチングに使用するガス系としては、たとえば、ＨＢｒ/Ｏ２等を好適なものとして例示することができる。
次に、図３４に示すように、たとえば、ＣＶＤ等（成膜のガス系としては、たとえば、Ｏ３/ＴＥＯＳ等）により、ウエハ１の表面１ａのほぼ全面に、加工用サイドウォール酸化シリコン系絶縁膜１５を成膜する。加工用サイドウォール酸化シリコン系絶縁膜１５の厚さとしては、たとえば、３３０ｎｍ程度を好適なものとして例示することができる。
次に、図３５に示すように、たとえば、異方性ドライエッチングより、半導体基板をエッチングストッパとして、加工用サイドウォール酸化シリコン系絶縁膜１５および下地絶縁膜５をエッチバックすることにより、加工用サイドウォール絶縁膜１６を形成する。この異方性ドライエッチングのガス系としては、たとえば、Ｃ４Ｆ８/Ｏ２/Ａｒ等を好適なものとして例示することができる。なお、加工用サイドウォール絶縁膜１６の幅としては、たとえば、３３０ｎｍ程度を好適なものとして例示することができる。
次に、図３６に示すように、高耐圧デバイス領域１１において、たとえば、等方性ドライエッチングより、ウエハ１の表面１ａ側の半導体領域表面４６に、オフセットドレイン部シャロートレンチ２１（第１のシャロートレンチ）を形成する。この等方性ドライエッチングのガス系としては、たとえば、ＣＦ４/Ｏ２等を好適なものとして例示することができる。このエッチングの際には、たとえば、図３５のハードマスク上半部ポリシリコン膜２８の消失をトリガとして、エッチング終点を検出すると、トレンチエッチングのばらつきを改善することができる。
このエッチングの際のエッチング深さとしては、たとえば、３００ｎｍ程度を好適なものとして例示することができる。また、サイドウォール下基板残留部幅Ｗｒとしては、たとえば、３０ｎｍ程度を好適なものとして例示することができる。なお、この例では、トレンチの幅Ｗｔ（第１のトレンチの幅）は、加工用サイドウォール絶縁膜間の幅Ｗｓよりも広くなる。また、オフセットドレイン部シャロートレンチ２１（第１のシャロートレンチ）の底端部の形状は、図３２の場合と比較して、更に丸みを帯びたものとなる。
なお、こののちの工程すなわち、図６から図３１の部分は基本的に同じである。
以上説明したように、セクション１で説明したハードマスク構造の上部に、ポリシリコン膜（上層）および酸化シリコン系絶縁膜（下層）等から構成された追加膜を形成することによって、高耐圧部のドレインオフセット分離用トレンチを主に等方性エッチのみで、実行することが可能となる。
このようにすることによって、高耐圧部のドレインオフセット分離用トレンチのエッチングの際に、ハードマスクの上層ポリシリコン膜の消失（例えば、シリコンのエッチング反応に伴う排出ガス種をモニタ）をトリガとして、エッチング終点を決定することができ、トレンチ深さばらつきを低減することが容易となる。この場合、高耐圧部のドレインオフセット分離用トレンチの側壁に垂直部分がほとんどないため、インパクトイオン化を抑制するための理想的な構造とすることが可能である。
なお、トレンチ深さばらつきを低減に重点を置く場合は、セクション２と同様に、エッチングの前半を異方性エッチングとしてもよい。
４．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３：非自己整合型ＳＴＩプロセス）の説明（主に図３７から図４３）
このセクションで説明する例は、セクション１で説明した基本例のハードマスク膜９（図１）の構成に関する変形例である。したがって、その他の部分については、セクション１で説明したところと全く同じであるので、このセクションにおいては、原則として、異なる部分のみを説明する。
また、このセクションで説明する例は、セクション１で説明した基本例の変形例であると同時に、セクション２およびセクション３で説明した各変形例のさらなる変形例でもある。すなわち、このセクションで説明する例は、セクション１で説明した基本例のみでなく、その他の変形例にも適用できることは言うまでもない。
図３７は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図１に対応するウエハプロセス途中（ハードマスク１次加工工程）の高耐圧デバイス領域のデバイス断面図である。図３８は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図１７に対応するウエハプロセス途中（ハードマスク除去工程）の高耐圧デバイス領域のデバイス断面図である。図３９は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図１８（図３８）に対応するウエハプロセス途中（ハードマスク除去工程）の低耐圧デバイス領域のデバイス断面図である。図４０は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するためのウエハプロセス途中（下地絶縁膜除去工程）の高耐圧デバイス領域のデバイス断面図である。図４１は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図４０に対応するウエハプロセス途中（下地絶縁膜除去工程）の低耐圧デバイス領域のデバイス断面図である。図４２は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図１９に対応するウエハプロセス途中（ゲートポリシリコン膜成膜工程）の高耐圧デバイス領域のデバイス断面図である。図４３は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明するための図２０（図４２）に対応するウエハプロセス途中（ゲートポリシリコン膜成膜工程）の低耐圧デバイス領域のデバイス断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるハードマスクに関する変形例（変形例３）を説明する。
図１の例では、下地絶縁膜５（ゲート絶縁膜１０）と窒化シリコン系ハードマスク膜７の間に下地ポリシリコン膜６が介在しているが、この例では、図３７に示すように、ハードマスク膜９の一部として、下地ポリシリコン膜６が存在しないのである。すなわち、下地絶縁膜５（ゲート絶縁膜ではない）上に直接、窒化シリコン系ハードマスク膜７が形成されている。したがって、図１に対応するプロセスは、以下のようになる。図１の説明におけるＮ型ウエル領域４ｎの導入工程までは、同一であり、Ｎ型ウエル領域４ｎの導入工程の完了後から説明する。
すなわち、図３７に示すように、ウエハ１の表面１ａのほぼ全面に、下地絶縁膜５を形成する。下地絶縁膜５としては、たとえば、１０ｎｍ程度の厚さを有する熱酸化膜（たとえば、酸化シリコン膜）等を好適なものとして例示することができる。
次に、図３７に示すように、たとえば、低圧ＣＶＤ等（成膜のガス系としては、たとえば、ＳｉＨ２Ｃｌ２/ＨＮ３/Ｎ２等）により、ウエハ１の表面１ａのほぼ全面に、ハードマスク膜９の一部（主要部）として、窒化シリコン系ハードマスク膜７（例えば、窒化シリコン膜）を成膜する。窒化シリコン系ハードマスク膜７の厚さとしては、たとえば、１３０ｎｍ程度を好適なものとして例示することができる。
次に、図３７に示すように、高耐圧デバイス領域１１においては、たとえば、通常のリソグラフィと異方性ドライエッチングの組み合わせにより、下地絶縁膜５をエッチングストップ層として、ハードマスク膜９を加工し、開口８（第１の開口）を形成する。窒化シリコン系ハードマスク膜７に対する異方性ドライエッチングに使用するガス系としては、たとえば、ＳＦ６/ＣＨＦ３等を好適なものとして例示することができる。
こののちの工程は、図２から図１６と基本的に同じであり、図１７及び図１８の後の工程から、この例の工程の説明を続ける。すなわち、ハードマスク膜９を除去すると、図３８及び図３９に示すようになる。
次に、図４０及び図４１に示すように、たとえば、ウエットエッチング（たとえば、フッ酸系酸化シリコン膜エッチング液等を使用）により、下地絶縁膜５（図１７及び図１８参照）を除去する。
次に、図４２及び図４３に示すように、たとえば、熱酸化等（酸窒化等を含む）により、少なくともウエハ１の表面１ａ側のアクティブ領域３１、４８、５１ｎ、５１ｐの半導体領域表面４６に、ゲート絶縁膜１０（たとえば、酸化シリコン膜、酸窒化膜、これらの複合膜等）を成膜する。ゲート絶縁膜１０の厚さとしては、たとえば、８ｎｍ程度を好適なものとして例示することができる。
次に、図４２及び図４３に示すように、たとえば、ＣＶＤにより、ウエハ１の表面１ａ側のほぼ全面に、ゲートポリシリコン膜２７を成膜する。ゲートポリシリコン膜２７の厚さとしては、たとえば、１６０ｎｍ程度を好適なものとして例示することができる。
これ以降のプロセスは、図２１から図３１に説明されているところと基本的に同じである。
以上説明したように、セクション１から３（および、のちに説明するセクション５および６）の例は、全て、ＳＴＩプロセスは、ＳＡ−ＳＴＩプロセスであるが、このセクションで説明した例は、Ｎ−ＳＴＩ（ノーマルＳＴＩ）を採用している。この場合、高耐圧部のドレインオフセット分離絶縁膜以外のＳＴＩ絶縁膜（通常のＳＴＩ絶縁膜）の上部側方部にディボット等の欠陥が生成する恐れがある。しかし、通常のＳＴＩ絶縁膜には、高電圧は印加されないので、比較的問題は少ないと考えられる。したがって、このようなプロセスでは、ＳＡ−ＳＴＩプロセスを適用する場合に比較して、製造コストをさらに低減することができる。
５．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝コーナラウンディング（Ｃｏｒｎｅｒ Ｒｏｕｎｄｉｎｇ）に関する変形例（変形例４：水素アニール追加プロセス）の説明（主に図４４）
このセクションで説明する例は、セクション１で説明した基本例の図６と図７で説明した工程の間の工程に関する変形例である。したがって、その他の部分については、セクション１で説明したところと全く同じであるので、このセクションにおいては、原則として、異なる部分のみを説明する。
また、このセクションで説明する例は、セクション１で説明した基本例の変形例であると同時に、セクション２からセクション４で説明した各変形例のさらなる変形例でもある。すなわち、このセクションで説明する例は、セクション１で説明した基本例のみでなく、その他の変形例にも適用できることは言うまでもない。
図４４は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝コーナラウンディング（Ｃｏｒｎｅｒ Ｒｏｕｎｄｉｎｇ）に関する変形例（変形例４）を説明するための図６に対応するウエハプロセス途中（加工用サイドウォール絶縁膜除去工程）の高耐圧デバイス領域のデバイス断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝コーナラウンディング（Ｃｏｒｎｅｒ Ｒｏｕｎｄｉｎｇ）に関する変形例（変形例４）を説明する。
すなわち、この例は、基本例の図６と図７で説明した工程の間に追加の工程を挿入するのである。すなわち、図４４に示すように、例えば、ウエハ１の表面１ａ側に対して、高温アニール処理を施すことによって、オフセットドレイン部シャロートレンチ２１（第１のシャロートレンチ）等のトレンチの底端部に丸みをつけるのである。この高温アニール処理の条件としては、たとえば、雰囲気：水素雰囲気（気圧：たとえば、５キロパスカル程度）、温度：摂氏１０００度、処理時間：３分程度を好適なものとして例示することができる。
以上説明したように、この例では、たとえば、トレンチエッチングの直後に、高温アニールを追加することで、シリコン原子の再配列を促進させ、オフセットドレイン分離絶縁膜埋め込み溝コーナのラウンディング形状を得ている。
このようにすることによって、オフセットドレイン分離絶縁膜埋め込み溝コーナ近傍におけるインパクトイオン化の低減に貢献している。
６．本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５：オフセット部＆その他ＳＴＩトレンチ同時プロセス）の説明（主に図４５から図４８）
このセクションで説明する例は、セクション１で説明した基本例の図５、図６、図７及び図８のプロセスに関する変形例である。したがって、その他の部分については、セクション１で説明したところと全く同じであるので、このセクションにおいては、原則として、異なる部分のみを説明する。
また、このセクションで説明する例は、セクション１で説明した基本例の変形例であると同時に、セクション２からセクション５で説明した各変形例のさらなる変形例でもある。すなわち、このセクションで説明する例は、セクション１で説明した基本例のみでなく、その他の変形例にも適用できることは言うまでもない。
図４５は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明するための図７（前半）に対応するウエハプロセス途中（ハードマスク２次加工工程）の高耐圧デバイス領域のデバイス断面図である。図４６は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明するための図４５に対応するウエハプロセス途中（ハードマスク２次加工工程）の低耐圧デバイス領域のデバイス断面図である。図４７は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明するための図７（後半）に対応するウエハプロセス途中（シャロートレンチ一括エッチング工程）の高耐圧デバイス領域のデバイス断面図である。図４８は本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明するための図４７に対応するウエハプロセス途中（シャロートレンチ一括エッチング工程）の低耐圧デバイス領域のデバイス断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法におけるオフセットドレイン分離絶縁膜埋め込み溝形成プロセスに関する変形例（変形例５）を説明する。
図５、図６、図７及び図８では、素子分離部等のシャロートレンチ加工用レジスト膜１７が存在する状態で、素子分離部等のシャロートレンチ２２ａ，２２ｂ（第２のシャロートレンチ）のエッチングを実行している。また、オフセットドレイン部シャロートレンチ２１（第１のシャロートレンチ）と素子分離部等のシャロートレンチ２２ａ，２２ｂ（第２のシャロートレンチ）を別々にエッチングしている。
一方、この例では、シャロートレンチ加工用レジスト膜１７を利用して、ハードマスク膜９に、ハードマスク膜の開口１８ａ，１８ｂ（第２の開口）を形成したのち、一旦、シャロートレンチ加工用レジスト膜１７を除去したのち、シャロートレンチ２１、２２ａ，２２ｂのエッチングを一括して実行している。具体的には、以下のようになる。図１から図６及び図９から図３１の部分は基本的に同じであるので、これらの間、すなわち、図５、図６、図７及び図８に対応する部分のみを説明する。
図４５及び図４６に示すように、たとえば、通常のリソグラフィ（すなわち、パターニングした素子分離部等のシャロートレンチ加工用レジスト膜１７を用いる）と異方性ドライエッチングの組み合わせにより、ハードマスク膜９および下地絶縁膜５に開口１８ａ，１８ｂ（第２の開口）を形成する。この異方性ドライエッチングにおけるガス系としては、たとえば、以下のごとくである。すなわち、窒化シリコン系ハードマスク膜７に対しては、たとえば、ＳＦ６/ＣＨＦ３等を、下地ポリシリコン膜６に対しては、たとえば、ＨＢｒ/Ｏ２等を、下地絶縁膜５に対しては、たとえば、ＣＦ４/ＣＨＦ３等を、それぞれ好適なものとして例示することができる。その後、不要になったレジスト膜１７を、たとえば、アッシング等により除去する。
次に、図４７及び図４８に示すように、たとえば、異方性ドライエッチングにより、ウエハ１の表面１ａの半導体領域表面４６に、シャロートレンチ２１、２２ａ，２２ｂを形成する。この異方性ドライエッチングにおけるガス系としては、たとえば、ＨＢｒ/Ｏ２等を、それぞれ好適なものとして例示することができる。なお、シャロートレンチ２１、２２ａ，２２ｂの深さとしては、たとえば、３００ｎｍ程度を好適なものとして例示することができる。
以上説明したように、セクション１から５の例は、全て、高耐圧部のドレインオフセット分離絶縁膜埋め込み用トレンチとその他のＳＴＩ絶縁膜埋め込み用トレンチのエッチング工程を別個に行うものであるが、このセクションの例は、それらのエッチング工程を共通化することで、プロセスを簡素化している。
また、図７及び図８の場合と比較して、ウエハの表面がより平坦になっているので、レジストの薄膜化が可能であり、低耐圧デバイス領域１１（図４６）の加工精度向上が可能というメリットを有する。
７．前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図４９から図５４）
図４９は本願の前記一実施の形態の半導体集積回路装置の製造方法のアウトラインを説明するためのプロセスブロックフロー図である。図５０は本願の前記一実施の形態（変形例を含む）におけるチップレイアウトの一例を示すチップ全体上面図である。図５１は本願の前記一実施の形態（変形例を含む）における素子分離構造等の一例を示す図５０のＡ−Ｂ断面に対応するデバイスの模式断面図（ＤＴＩ分離構造）である。なお、図１，３から７，９，１１，１３，１５，１７，１９，２１，２４，２６，２８および３０は、図５１の高耐圧デバイス領域断面切り出し部Ｒ３に対応し、図２，８，１０，１２，１４，１６，１８，２０，２２，２３，２５，２７，２９及び３１は、図５１の低耐圧デバイス領域断面切り出し部Ｒ４に対応する。
図５２は図５０の高耐圧デバイス領域上面切り出し部Ｒ１の拡大チップ上面図である。図５３は図５０の低耐圧デバイス領域上面切り出し部Ｒ２の拡大チップ上面図である。図５４は本願の前記一実施の形態（変形例を含む）における素子分離構造等のその他の一例を示す図５０のＡ−Ｂ断面に対応するデバイスの模式断面図（ＤＴＩ＆ＳＯＩ分離構造）である。これらに基づいて、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。
（１）前記一実施の形態（変形例を含む）に関する技術についての課題等の補足的説明並びに考察：
先にも説明したように、高耐圧ＭＯＳＦＥＴ等（たとえば、ＬＤＭＯＳＦＥＴ）において、素子分離その他の分離目的で、ＬＯＣＯＳ型フィールド絶縁膜等を使用すると、処理工程が長くなる等のために、製造コストが増大する。一方、ＳＴＩ型フィールド絶縁膜等を使用すると、ドレイン分離絶縁膜底部コーナ部近傍において、インパクトイオン化による高エネルギ電子が発生し、高耐圧ＭＯＳＦＥＴ等の信頼性が劣化することが、本願発明者らによって明らかにされた。この傾向は、高耐圧Ｐ型ＬＤＭＯＳＦＥＴにおいて特に顕著である。
また、９０ｎｍ世代のパワー系集積回路（必要に応じて、パワーＭＯＳＦＥＴ，ＣＭＩＳＦＥＴ，バイポーラトランジスタ等を集積したデバイス）等では、高耐圧部分に、ＬＯＣＯＳ構造を用い、低耐圧部分に、ＳＴＩ構造を用いるのが一般的である。しかし、本願発明者が検討したところによると、ＬＯＣＯＳ構造は、処理時間の長い熱処理工程を含むため、コスト面で不利になることが明らかとなった。
しかし、単純に高耐圧部分の分離構造等をＳＴＩ型にすると、ドレイン側のゲート絶縁膜の破壊により、ＬＤＭＯＳＦＥＴ等の高耐圧トランジスタ等の信頼性が劣化する。このことは、先に説明したように、高耐圧Ｐ型ＬＤＭＯＳＦＥＴにおいて特に顕著である。この原因としては、先にも説明したように、以下のようなものをあげることができる。すなわち、
（ａ）ドレインオフセット部分離絶縁膜の底コーナ部近傍でのインパクトイオン化によるホットキャリアの発生；
（ｂ）ドレイン側分離絶縁膜上サイド部におけるディボット（Ｄｉｖｏｔ）による実質的ゲート絶縁膜の薄膜化及び電界集中等である。
ここで、（ａ）に関しては、ドレインオフセット部分離絶縁膜の底コーナ部に丸みを持たせる、すなわち、その部分のトレンチの底のコーナ部に丸みを持たせることで、ホットキャリアの発生を抑制できることが、シミュレーション等により明らかとなった。
また、（ｂ）に関しては、ディボット等が発生しない構造またはプロセスとすることで、抑制可能と考えられる。この一つの対策として、ＳＡ−ＳＴＩ構造は、有効であるが、もともと、ＬＯＣＯＳ構造が、（ａ）および（ｂ）の問題を解決できる構造であるため、コストパフォーマンスの点で、メリットが比較的小さいと考えられる。
したがって、前記の実施の形態（変形例を含む）では、ＳＡ−ＳＴＩの採用の有無にかかわらず、ディボット等の発生を抑制できるデバイス構造及びプロセスとしている。また、前記の実施の形態（変形例を含む）では、（ａ）の問題を解決するために、トレンチの底のコーナ部に丸みを持たせるためにお各種の工夫がなされている。
（２）前記一実施の形態の半導体集積回路装置の製造方法のアウトラインの説明（主に図４９）：
そこで、前記一実施の形態の半導体集積回路装置の製造方法のアウトラインは、図４９に示すように、以下の工程を含むものである。すなわち、
（ａ）半導体ウエハの第１の主面上に、ハードマスク膜を成膜し、第１の主面上の第１の領域内の前記ハードマスク膜に第１の開口を形成する工程（ハードマスク１次加工工程１０１）；
（ｂ）第１の開口のハードマスク膜の側面にサイドウォール絶縁膜を形成する工程（サイドウォール形成工程１０２）；
（ｃ）ハードマスク膜およびサイドウォール絶縁膜をマスクとして、第１の開口内の第１の主面の半導体領域表面に第１のシャロートレンチを形成する工程（シャロートレンチ１次形成工程１０３）；
（ｄ）前記工程（ｃ）の後、第１のシャロートレンチの内面、および第１の開口内の前記第１の主面の前記半導体領域表面の内、少なくとも露出した部分を酸化する工程（内壁等酸化工程１０４）；
（ｅ）工程（ｄ）の後、第１のシャロートレンチ、および第１の開口を絶縁膜で埋め込む工程（絶縁膜埋め込み工程１０５）；
（ｆ）工程（ｅ）の後、第１の開口内の第１のシャロートレンチ外に絶縁膜が残るように、第１のシャロートレンチの外部の絶縁膜を除去することにより、第１のシャロートレンチの内外に亘りドレインオフセットＳＴＩ絶縁膜を形成する工程（埋め込み絶縁膜除去工程０１６）；
（ｇ）工程（ｆ）の後、ドレインオフセットＳＴＩ絶縁膜に隣接する第１のアクティブ領域のゲート絶縁膜上からドレインオフセット絶縁膜上に亘って、第１のゲート電極を形成する工程（ゲート電極形成工程１０７）である。
このようにすることにより、高耐圧ＭＯＳＦＥＴの信頼性を向上させることができる。
また、前記実施の形態による半導体装置の一つの特徴は、高耐圧部のドレインオフセット領域の分離構造（すなわち、ドレインオフセットＳＴＩ絶縁膜）が、ＳＴＩ構造であるところにある。このことによって、製造面において、熱処理時間を有効に短縮することができる。
また、前記の実施の形態（変形例を含む）の製造方法、これによるデバイス等のその他のプロセス的または構造的特徴（以下の各特長は、組み合わせてまたは独立に適用できる）は、以下のごとくである。すなわち、
（ｉ）高耐圧部のドレインオフセット分離（ドレインオフセットＳＴＩ絶縁膜）、およびＣＭＯＳ低耐圧デバイス領域内の素子間分離を、それぞれＳＴＩ構造としている。
（ｉｉ）これに加えて、高耐圧部のドレインオフセット分離の分離酸化膜のアクティブ領域方向に延在（Ｅｌｏｎｇａｔｅ）する構造を有している。
（ｉｉｉ）さらに、ドレインオフセット分離（ドレインオフセットＳＴＩ絶縁膜）の底のコーナ部、すなわち、その部分のトレンチの底の端部が丸まった構造を有している。
これらに関するメカニズムを以下に簡単に説明する。すなわち、インパクトイオン化によるホットキャリアは、分離酸化膜の側壁沿いに移動しやすいため、アクティブ領域端部のゲート絶縁膜が破壊されやすい。しかし、分離酸化膜がアクティブ領域方向に延在すると、分離酸化膜の側壁の上にある程度の厚みを有した分離酸化膜が存在するため、ゲート耐圧が向上する。
また、この構造（ドレインオフセットＳＴＩ絶縁膜の構造）では、分離酸化膜の上端側方部において、ディボットも発生しないため、ゲート絶縁膜のアクティブ領域端部での薄膜化もなく、同様に、ゲート耐圧が向上する。
さらに、ドレインオフセット分離の底のコーナ部、すなわち、その部分のトレンチの底の端部が丸まった構造は、分離コーナ部での電界集中によるインパクトイオン化の抑制効果がある。
（３）前記一実施の形態（変形例を含む）におけるチップレイアウトの一例の説明（主に図５０）：
前記一実施の形態（変形例を含む）におけるチップレイアウトの一例を図５０に示す。図５０に示すように、半導体チップ２の表面１ａには、たとえば、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）領域３８ａ，３８ｂ、すなわち深溝分離領域等で分離された高耐圧デバイス領域１１（第１の領域）、低耐圧デバイス領域１２（第２の領域）等が設けられている。高耐圧デバイス領域１１には、たとえば、高耐圧デバイスが設けられている。一方、低耐圧デバイス領域１２には、たとえば、高耐圧デバイスよりも、耐圧が低い低耐圧デバイス等より構成されたＣＭＩＳロジック回路、ＣＭＩＳアナログ回路等のＣＭＩＳ制御回路等が設けられている。
（４）前記一実施の形態（変形例を含む）におけるチップ断面の大域的具体例１（深溝分離）の説明（主に図５１）：
次に、図５０のＡ−Ｂ断面の一例を図５１に示す。なお、図５１の高耐圧デバイス領域断面切り出し部Ｒ３は、図１、図３から７、図９、図１１、図１３、図１５、図１７、図１９、図２１、図２４、図２６、図２８、図３０、図３３から３８、図４０、図４２、図４５及び図４７に対応する。
また、以下に示すＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造は、一般に、比較的狭い幅のトレンチの内面を酸化シリコン系絶縁膜等で被覆し、残った空間にポリシリコン等を充填したものである。なお、ＤＴＩ構造は、比較的集積度が高い利点を有するが、必須ではないことは言うまでもない。また、ここに示した構造は一例であり、種々変形可能であることは言うまでもない。
図５１に示すように、たとえば、半導体チップ２のＰ型半導体基板１ｓ（単結晶シリコン半導体基板層）の表面１ａ側には、たとえば、これよりも低濃度のＰ型エピタキシャル領域１ｅ（Ｐ型エピタキシャル層）が設けられている。
まず、主に、高耐圧デバイス領域１１に関して説明する。Ｐ型半導体基板１ｓとＰ型エピタキシャル領域１ｅの間には、電気的分離等のための埋め込みＮ型領域３９が設けられている。ＤＴＩ領域３８ａは、Ｐ型半導体基板１ｓに達しており（ＤＴＩ領域３８ｂも同じ）、分離構造の一部を構成している。Ｐ型エピタキシャル領域１ｅの半導体領域表面および、その上方には、Ｐチャネル型高耐圧ＬＤＭＯＳＦＥＴ（Ｑｈｐ）の各要素領域が設けられている。すなわち、半導体領域表面には、たとえば、Ｎ型ウエル領域４ｎで構成されたＮ型ボディ領域１４ｎ、Ｐ型ディープウエル領域３ｐで構成されたＰ型オフセットドレイン領域２３ｐが設けられている。更に、Ｎ型ボディ領域１４ｎの表面には、Ｐ型高濃度ソース領域３５ｐが、Ｐ型オフセットドレイン領域２３ｐの表面には、Ｐ型高濃度ドレイン領域３４ｐが、それぞれ設けられている。また、Ｐ型高濃度ドレイン領域３４ｐとＰ型高濃度ソース領域３５ｐの間の半導体領域表面には、ドレインオフセットＳＴＩ絶縁膜２５が設けられており、Ｐチャネル型高耐圧ＬＤＭＯＳＦＥＴ（Ｑｈｐ）の周辺部の半導体領域表面には、素子間ＳＴＩ絶縁膜２６ａが設けられている。また、Ｎ型ボディ領域１４ｎの表面には、Ｎ型ボディコンタクト領域４４ｎが設けられている。更に、半導体領域表面上には、ゲート絶縁膜１０を介して、ゲート電極２０ｐが設けられている。
次に、主に、低耐圧デバイス領域１２に関して説明する。Ｐ型エピタキシャル領域１ｅの半導体領域表面および、その上方には、Ｎチャネル型低耐圧ＭＩＳＦＥＴ（Ｑｃｎ）およびＰチャネル型低耐圧ＭＩＳＦＥＴ（Ｑｃｐ）の各要素領域が設けられている。すなわち、半導体領域表面には、たとえば、その中に、Ｐチャネル型低耐圧ＭＩＳＦＥＴ（Ｑｃｐ）の主要部を形成するＮ型ウエル領域４ｎが設けられており、その表面には、Ｐチャネル型低耐圧ＭＩＳＦＥＴ（Ｑｃｐ）のＰ型高濃度ソースドレイン領域３６ｐが設けられている。一方、Ｐ型エピタキシャル領域１ｅの表面には、Ｎチャネル型低耐圧ＭＩＳＦＥＴ（Ｑｃｎ）のＮ型高濃度ソースドレイン領域３６ｎが設けられている。また、Ｐ型高濃度ソースドレイン領域３６ｐの間の半導体領域表面には、ゲート絶縁膜１０を介して、ゲート電極４０ｐが設けられており、Ｎ型高濃度ソースドレイン領域３６ｎの間の半導体領域表面には、ゲート絶縁膜１０を介して、ゲート電極４０ｎが設けられている。更に、Ｐチャネル型低耐圧ＭＩＳＦＥＴ（Ｑｃｐ）とＮチャネル型低耐圧ＭＩＳＦＥＴ（Ｑｃｎ）の間の半導体領域表面、および、これらの周辺部の半導体領域表面には、素子間ＳＴＩ絶縁膜２６ｂが設けられている。
（５）前記一実施の形態（変形例を含む）におけるＰ型ＬＤＭＯＳＦＥＴ（横型ＰチャネルパワーＭＯＳＦＥＴ）の平面構造の一例の説明（主に図５２）：
図５０の高耐圧デバイス領域上面切り出し部Ｒ１の拡大平面図を図５２に示す。なお、図１、図３から７、図９、図１１、図１３、図１５、図１７、図１９、図２１、図２４、図２６、図２８、図３０、図３３から３８、図４０、図４２、図４５及び図４７は、図５２のＣ−Ｄ断面に対応する断面図である。
図５２に示すように、Ｐチャネル型高耐圧ＬＤＭＯＳＦＥＴ（Ｑｈｐ）の各主要要素部分は、２次元的に見たとき環状または多重連結構造を呈している。すなわち、ドレインオフセットＳＴＩ絶縁膜２５、ソース側アクティブ領域３１（第１のアクティブ領域）、Ｐチャネル型高耐圧ＬＤＭＯＳＦＥＴのゲート電極２０ｐ、Ｐ型高濃度ソース領域３５ｐ、素子間ＳＴＩ絶縁膜２６ａ等は、この例では、２次元的に見たとき環状構造（多重連結構造）を呈している。
ただし，この例では、中央部にあるＰ型高濃度ドレイン領域３４ｐ等は、２次元的に見たとき単連結構造である。
言い換えると、Ｐチャネル型高耐圧ＬＤＭＯＳＦＥＴ（Ｑｈｐ）の各環状の主要要素部分は、基本的に、図５２の環状の全周に亘って、たとえば、図３０に示すような断面を呈しているのである。なお、このような環状等の構造は、必須ではないが、デバイスの構造を簡単にするほか、不所望な耐圧の低下等を防止する効果を有する。
（６）前記一実施の形態（変形例を含む）におけるコアＣＭＩＳＦＥＴの平面構造の一例の説明（主に図５３）：
図５０の低耐圧デバイス領域上面切り出し部Ｒ２の拡大平面図を図５３に示す。なお、図２、図８、図１０、図１２、図１４、図１６、図１８、図２０、図２２、図２３、図２５、図２７、図２９、図３１、図３９、図４１、図４３、図４６および、図４８は、図５３のＥ−Ｆ断面に対応する断面図である。
図５３に示すように、素子間ＳＴＩ絶縁膜２６ｂ内（これに囲まれた領域）には、アクティブ領域５１ｎ、５１ｐが設けられている。アクティブ領域５１ｎには、これを縦断するように、Ｎチャネル型低耐圧ＭＩＳＦＥＴのゲート電極４０ｎが設けられており、アクティブ領域５１ｐには、これを縦断するように、Ｐチャネル型低耐圧ＭＩＳＦＥＴのゲート電極４０ｐが設けられている。ゲート電極４０ｎ、４０ｐのそれぞれの周辺には、ゲートサイドウォール絶縁膜３３が設けられており、ゲート電極４０ｎ、４０ｐの両側には、それぞれ、Ｎ型高濃度ソースドレイン領域３６ｎおよびＰ型高濃度ソースドレイン領域３６ｐが設けられている。
（７）前記一実施の形態（変形例を含む）におけるチップ断面の大域的具体例２（ＳＯＩ分離）の説明（主に図５４）：
前記一実施の形態（変形例を含む）におけるチップ断面の大域的構造としては、図５１に示したもののほか、種々適用可能であるが、ＳＯＩ分離を用いた例を図５４に示す。この例は、図５１の変形例であり、以下では、原則として、異なる部分のみを説明する。
図５１の例では、高耐圧デバイス領域１１における電気的分離を、埋め込みＮ型領域３９等を利用した構造としているが、この例では、図５４に示すように、埋め込みＮ型領域３９の代わりに、Ｐ型半導体基板層１ｓとＰ型エピタキシャル領域１ｅの間のほぼ全面に、埋め込み絶縁膜４５が設けられている。すなわち、ＤＴＩ領域３８ａ，３８ｂ（深溝分離領域）が、この、埋め込み絶縁膜４５に到達しており、埋め込み絶縁膜４５とＤＴＩ領域３８ａ，３８ｂとで分離構造を構成し、その上部をＳＯＩ領域としているのである。すなわち、ＳＯＩ構造である。なお、「ほぼ」というのは、一部をバルク領域として用いる場合があるからである。
８．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、多層配線として、主に、銅系埋め込み配線を例にとり具体的に説明したが、多層配線としては、埋め込み配線（銅系、銀系）のほか、非埋め込み配線（アルミニウム系、リフラクトリメタル系）でもよいことは言うまでもない。
また、前記実施の形態では、高耐圧ＭＯＳＦＥＴとして、主にＬＤＭＯＳＦＥＴを例にとり具体的に説明したが、ドレインオフセット構造を有するその他の形式の高耐圧ＭＯＳＦＥＴにも同様に適用できることは言うまでもない。
１ 半導体ウエハ（半導体基板、半導体基体、Ｓｉウエハ）
１ａ （ウエハまたはチップの）表面（第１の主面、表面側）
１ｂ （ウエハまたはチップの）裏面（第２の主面、裏面側）
１ｅ （ウエハまたはチップの表面側の）半導体領域（Ｐ型エピタキシャル領域）
１ｓ 半導体基板（ウエハまたはチップの半導体基板層、Ｐ型半導体基板層）
２ 半導体チップ（半導体基板、半導体基体、Ｓｉ基板）
３ｐ Ｐ型ディープウエル領域
４ｎ Ｎ型ウエル領域
４ｐ Ｐ型ウエル領域
５ 下地絶縁膜
６ 下地ポリシリコン膜
７ 窒化シリコン系ハードマスク膜
８ ハードマスク膜の開口（第１の開口）
９ ハードマスク膜
１０ ゲート絶縁膜
１１ 高耐圧デバイス領域（第１の領域）
１２ 低耐圧デバイス領域（第２の領域）
１４ｎ Ｎ型ボディ領域
１４ｐ Ｐ型低濃度ドレイン領域
１５ 加工用サイドウォール酸化シリコン系絶縁膜
１６ 加工用サイドウォール絶縁膜
１７ 素子分離部等のシャロートレンチ加工用レジスト膜
１８ａ，１８ｂ ハードマスク膜の開口（第２の開口）
１９ 内壁酸化膜
２０ｐ Ｐチャネル型高耐圧ＬＤＭＯＳＦＥＴのゲート電極（高耐圧トランジスタのゲート電極）
２１ オフセットドレイン部シャロートレンチ（第１のシャロートレンチ）
２２ａ，２２ｂ 素子分離部等のシャロートレンチ（第２のシャロートレンチ）
２３ｐ Ｐ型オフセットドレイン領域（Ｐ型ドリフト領域）
２４ 埋め込み絶縁膜
２５ ドレインオフセットＳＴＩ絶縁膜
２５ｃ （ドレインオフセットＳＴＩ絶縁膜の）主要部
２５ｄ （ドレインオフセットＳＴＩ絶縁膜の）ドレイン側部（両端部）
２５ｓ （ドレインオフセットＳＴＩ絶縁膜の）ソース側部（両端部）
２６ａ，２６ｂ 素子間ＳＴＩ絶縁膜
２７ ゲートポリシリコン膜（主ゲート電極膜）
２８ ハードマスク上半部ポリシリコン膜
２９ ハードマスク中間酸化シリコン系絶縁膜
３０ｎ Ｎチャネル型ＭＩＳＦＥＴ
３０ｐ Ｐチャネル型ＭＩＳＦＥＴ
３１ ソース側アクティブ領域（第１のアクティブ領域）
３２ｎ Ｎ型ＬＤＤ領域
３２ｐ Ｐ型ＬＤＤ領域
３３ ゲートサイドウォール絶縁膜
３４ｐ Ｐ型高濃度ドレイン領域
３５ｐ Ｐ型高濃度ソース領域
３６ｎ Ｎ型高濃度ソースドレイン領域
３６ｐ Ｐ型高濃度ソースドレイン領域
３７ｄ，３７ｄｓ、３７ｇ，３７ｓ シリサイド膜
３８ａ，３８ｂ ＤＴＩ領域（深溝分離領域）
３９ 埋め込みＮ型領域
４０ｎ Ｎチャネル型低耐圧ＭＩＳＦＥＴのゲート電極（低耐圧トランジスタのゲート電極）
４０ｐ Ｐチャネル型低耐圧ＭＩＳＦＥＴのゲート電極（低耐圧トランジスタのゲート電極、第２のゲート電極）
４１ 窒化シリコン系プリメタル絶縁膜
４２ 酸化シリコン系プリメタル絶縁膜
４３ タングステンプラグ
４４ｎ Ｎ型ボディコンタクト領域
４５ 埋め込み絶縁膜
４６ 半導体領域表面
４７ コンタクトホール
４８ ドレイン側アクティブ領域
５１ｎ アクティブ領域
５１ｐ アクティブ領域（第２のアクティブ領域）
１０１ ハードマスク１次加工工程
１０２ サイドウォール形成工程
１０３ シャロートレンチ１次形成工程
１０４ 内壁等酸化工程
１０５ 絶縁膜埋め込み工程
１０６ 埋め込み絶縁膜除去工程
１０７ ゲート電極形成工程
Ｑｃｎ Ｎチャネル型低耐圧ＭＩＳＦＥＴ
Ｑｃｐ Ｐチャネル型低耐圧ＭＩＳＦＥＴ
Ｑｈｐ Ｐチャネル型高耐圧ＬＤＭＯＳＦＥＴ
Ｒ１ 高耐圧デバイス領域上面切り出し部
Ｒ２ 低耐圧デバイス領域上面切り出し部
Ｒ３ 高耐圧デバイス領域断面切り出し部
Ｒ４ 低耐圧デバイス領域断面切り出し部
Ｗｏ オーバハング幅
Ｗｒ サイドウォール下基板残留部幅
Ｗｓ 加工用サイドウォール絶縁膜間の幅
Ｗｔ トレンチの幅（第１のトレンチの幅）

Claims (19)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体ウエハの第１の主面上に、ハードマスク膜を成膜し、前記第１の主面上の第１の領域内の前記ハードマスク膜に第１の開口を形成する工程；
    （ｂ）前記第１の開口の前記ハードマスク膜の側面にサイドウォール絶縁膜を形成する工程；
    （ｃ）前記ハードマスク膜および前記サイドウォール絶縁膜をマスクとして、前記第１の開口内の前記第１の主面の半導体領域表面に第１のシャロートレンチを形成する工程；
    （ｄ）前記工程（ｃ）の後、前記第１のシャロートレンチの内面、および前記第１の開口内の前記第１の主面の前記半導体領域表面の内、少なくとも露出した部分を酸化する工程；
    （ｅ）前記工程（ｄ）の後、前記第１のシャロートレンチ、および前記第１の開口を絶縁膜で埋め込む工程；
    （ｆ）前記工程（ｅ）の後、前記第１の開口内の前記第１のシャロートレンチ外に絶縁膜が残るように、前記第１のシャロートレンチの外部の絶縁膜を除去することにより、前記第１のシャロートレンチの内外に亘りドレインオフセットＳＴＩ絶縁膜を形成する工程；
    （ｇ）前記工程（ｆ）の後、前記ドレインオフセットＳＴＩ絶縁膜に隣接する第１のアクティブ領域のゲート絶縁膜上から前記ドレインオフセットＳＴＩ絶縁膜上に亘って、第１のゲート電極を形成する工程。
  2. 請求項１に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｈ）前記工程（ｃ）の後であって前記工程（ｄ）の前に、前記第１の主面上の第２の領域内の前記ハードマスク膜に第２の開口を形成し、前記第２の開口内の前記第１の主面の半導体領域表面に第２のシャロートレンチを形成する工程、
    ここで、前記工程（ｄ）においては、前記第２のシャロートレンチの内面の少なくとも露出した部分が酸化され、
    前記工程（ｅ）においては、前記第２のシャロートレンチおよび前記第２の開口が絶縁膜で埋め込まれ、
    前記工程（ｆ）においては、前記第２のシャロートレンチの外部の絶縁膜を除去することにより、前記第２のシャロートレンチに素子間ＳＴＩ絶縁膜が形成され、
    前記工程（ｇ）においては、前記第２のシャロートレンチに隣接する第２のアクティブ領域のゲート絶縁膜上に第２のゲート電極が形成される。
  3. 請求項１に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、窒化シリコン系絶縁膜を主要な構成膜とする。
  4. 請求項３に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｉ）前記工程（ｆ）の後であって前記工程（ｇ）の前に、前記窒化シリコン系絶縁膜を除去する工程。
  5. 請求項１に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、その上半部の主要部がポリシリコン膜で構成されている。
  6. 請求項１に記載の半導体集積回路装置の製造方法において、前記工程（ｄ）を開始する際の前記第１のシャロートレンチの幅は、前記工程（ｃ）が完了した時点の前記サイドウォール絶縁膜間の幅よりも広い。
  7. 請求項１に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｊ）前記工程（ｃ）の後であって前記工程（ｄ）の前に、前記サイドウォール絶縁膜を除去する工程。
  8. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体ウエハの第１の主面上に、ハードマスク膜を成膜し、前記第１の主面上の第１の領域内の前記ハードマスク膜に第１の開口を形成する工程；
    （ｂ）前記第１の開口の前記ハードマスク膜の側面にサイドウォール絶縁膜を形成する工程；
    （ｃ）前記ハードマスク膜および前記サイドウォール絶縁膜をマスクとして、前記第１の開口内の前記第１の主面の半導体領域表面に第１のシャロートレンチを形成する工程；
    （ｄ）前記工程（ｃ）の後、前記第１の主面上の第２の領域内の前記ハードマスク膜に第２の開口を形成し、前記第２の開口内の前記第１の主面の半導体領域表面に第２のシャロートレンチを形成する工程；
    （ｅ）前記工程（ｄ）の後、前記第１のシャロートレンチの内面、前記第２のシャロートレンチの内面、および前記第１の開口内の前記第１の主面の前記半導体領域表面の内、少なくとも露出した部分を酸化する工程；
    （ｆ）前記工程（ｅ）の後、前記第１のシャロートレンチ、前記第２のシャロートレンチ、前記第１の開口および前記第２の開口を絶縁膜で埋め込む工程；
    （ｇ）前記工程（ｆ）の後、前記第１の開口内の前記第１のシャロートレンチ外に絶縁膜が残るように、前記第１のシャロートレンチおよび前記第２のシャロートレンチの外部の絶縁膜を除去することにより、前記第１のシャロートレンチの内外に亘りドレインオフセットＳＴＩ絶縁膜を、前記第２のシャロートレンチに素子間ＳＴＩ絶縁膜を、それぞれ形成する工程；
    （ｈ）前記工程（ｇ）の後、前記ドレインオフセットＳＴＩ絶縁膜に隣接する第１のアクティブ領域のゲート絶縁膜上から前記ドレインオフセットＳＴＩ絶縁膜上に亘って、第１のゲート電極を、前記第２のシャロートレンチに隣接する第２のアクティブ領域のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程。
  9. 請求項８に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、窒化シリコン系絶縁膜を主要な構成膜とする。
  10. 請求項９に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｉ）前記工程（ｇ）の後であって前記工程（ｈ）の前に、前記窒化シリコン系絶縁膜を除去する工程。
  11. 請求項８に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、その上半部の主要部がポリシリコン膜で構成されている。
  12. 請求項８に記載の半導体集積回路装置の製造方法において、前記工程（ｅ）を開始する際の前記第１のシャロートレンチの幅は、前記工程（ｃ）が完了した時点の前記サイドウォール絶縁膜間の幅よりも広い。
  13. 請求項８に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｊ）前記工程（ｃ）の後であって前記工程（ｅ）の前に、前記サイドウォール絶縁膜を除去する工程。
  14. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体ウエハの第１の主面上に、ハードマスク膜を成膜し、前記第１の主面上の第１の領域内の前記ハードマスク膜に第１の開口を形成する工程；
    （ｂ）前記第１の開口の前記ハードマスク膜の側面にサイドウォール絶縁膜を形成する工程；
    （ｃ）前記工程（ｂ）の後、前記第１の主面上の第２の領域内の前記ハードマスク膜に第２の開口を形成する工程；
    （ｄ）前記ハードマスク膜および前記サイドウォール絶縁膜をマスクとして、前記第１の開口内の前記第１の主面の半導体領域表面に第１のシャロートレンチを、前記第２の開口内の前記第１の主面の半導体領域表面に第２のシャロートレンチをそれぞれ形成する工程；
    （ｅ）前記工程（ｄ）の後、前記第１のシャロートレンチの内面、前記第２のシャロートレンチの内面、および前記第１の開口内の前記第１の主面の前記半導体領域表面の内の露出した部分を酸化する工程；
    （ｆ）前記工程（ｅ）の後、前記第１のシャロートレンチ、前記第２のシャロートレンチ、前記第１の開口および前記第２の開口を絶縁膜で埋め込む工程；
    （ｇ）前記工程（ｆ）の後、前記第１の開口内の前記第１のシャロートレンチ外に絶縁膜が残るように、前記第１のシャロートレンチおよび前記第２のシャロートレンチの外部の絶縁膜を除去することにより、前記第１のシャロートレンチの内外に亘りドレインオフセットＳＴＩ絶縁膜を、前記第２のシャロートレンチに素子間ＳＴＩ絶縁膜を、それぞれ形成する工程；
    （ｈ）前記工程（ｇ）の後、前記ドレインオフセットＳＴＩ絶縁膜に隣接する第１のアクティブ領域のゲート絶縁膜上から前記ドレインオフセットＳＴＩ絶縁膜上に亘って、第１のゲート電極を、前記第２のシャロートレンチに隣接する第２のアクティブ領域のゲート絶縁膜上に第２のゲート電極を、それぞれ形成する工程。
  15. 請求項１４に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、窒化シリコン系絶縁膜を主要な構成膜とする。
  16. 請求項１５に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｉ）前記工程（ｇ）の後であって前記工程（ｈ）の前に、前記窒化シリコン系絶縁膜を除去する工程。
  17. 請求項１４に記載の半導体集積回路装置の製造方法において、前記ハードマスク膜は、その上半部の主要部がポリシリコン膜で構成されている。
  18. 請求項１４に記載の半導体集積回路装置の製造方法において、前記工程（ｅ）を開始する際の前記第１のシャロートレンチの幅は、前記工程（ｄ）が完了した時点の前記サイドウォール絶縁膜間の幅よりも広い。
  19. 請求項１４に記載の半導体集積回路装置の製造方法において、更に以下の工程を含む：
    （ｊ）前記工程（ｄ）の後であって前記工程（ｅ）の前に、前記サイドウォール絶縁膜を除去する工程。
JP2014135896A 2014-07-01 2014-07-01 半導体集積回路装置の製造方法 Active JP6362449B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014135896A JP6362449B2 (ja) 2014-07-01 2014-07-01 半導体集積回路装置の製造方法
US14/738,846 US9305824B2 (en) 2014-07-01 2015-06-13 Method of manufacturing semiconductor integrated circuit device
US15/053,551 US9418996B2 (en) 2014-07-01 2016-02-25 Method of manufacturing semiconductor integrated circuit device
US15/216,856 US9666584B2 (en) 2014-07-01 2016-07-22 Method of manufacturing semiconductor integrated circuit device
US15/497,740 US9960075B2 (en) 2014-07-01 2017-04-26 Method of manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014135896A JP6362449B2 (ja) 2014-07-01 2014-07-01 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016015373A JP2016015373A (ja) 2016-01-28
JP6362449B2 true JP6362449B2 (ja) 2018-07-25

Family

ID=55017517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014135896A Active JP6362449B2 (ja) 2014-07-01 2014-07-01 半導体集積回路装置の製造方法

Country Status (2)

Country Link
US (4) US9305824B2 (ja)
JP (1) JP6362449B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6362449B2 (ja) * 2014-07-01 2018-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US9666709B2 (en) * 2015-01-29 2017-05-30 Globalfoundries Inc. Non-planar semiconductor structure with preserved isolation region
US20170084628A1 (en) * 2015-09-18 2017-03-23 Qualcomm Incorporated Substrate-transferred, deep trench isolation silicon-on-insulator (soi) semiconductor devices formed from bulk semiconductor wafers
US20170250211A1 (en) * 2016-02-25 2017-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor image sensor device and manufacturing method of the same
KR102534578B1 (ko) * 2016-10-31 2023-05-19 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 발광 표시 장치
US10580789B2 (en) * 2017-07-10 2020-03-03 Macronix International Co., Ltd. Semiconductor device having etching control layer in substrate and method of fabricating the same
CN110391293A (zh) * 2019-07-29 2019-10-29 上海华虹宏力半导体制造有限公司 Ldmosfet器件及其制造方法
JP7347350B2 (ja) * 2020-07-10 2023-09-20 信越半導体株式会社 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
US12027520B2 (en) 2021-05-10 2024-07-02 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
WO2022240452A1 (en) * 2021-05-10 2022-11-17 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
US11837601B2 (en) 2021-05-10 2023-12-05 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223747A (ja) * 1997-02-06 1998-08-21 Nec Corp 半導体装置の製造方法
JP2000150634A (ja) * 1998-11-13 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003060024A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2004039734A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 素子分離膜の形成方法
KR100508535B1 (ko) * 2003-02-04 2005-08-17 동부아남반도체 주식회사 반도체 소자의 게이트 전극 형성 방법
US6984553B2 (en) * 2003-03-12 2006-01-10 Macronix International Co., Ltd. Method for forming shallow trench isolation with control of bird beak
JP4223026B2 (ja) * 2005-06-03 2009-02-12 株式会社ルネサステクノロジ 半導体装置
JP4863065B2 (ja) * 2006-08-30 2012-01-25 日立化成工業株式会社 配線板の検査方法
US20080057612A1 (en) * 2006-09-01 2008-03-06 Doan Hung Q Method for adding an implant at the shallow trench isolation corner in a semiconductor substrate
JP5401818B2 (ja) * 2008-03-25 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法
US8101497B2 (en) * 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
JP5769915B2 (ja) * 2009-04-24 2015-08-26 ルネサスエレクトロニクス株式会社 半導体装置
KR20110003191A (ko) * 2009-07-03 2011-01-11 삼성전자주식회사 소자 분리막 및 반도체 소자의 형성 방법
JP5729745B2 (ja) 2009-09-15 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5448082B2 (ja) 2010-03-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5624816B2 (ja) 2010-07-06 2014-11-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置および半導体集積回路装置の製造方法
JP2012069693A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体装置及びその製造方法
US8450180B2 (en) * 2010-12-30 2013-05-28 Macronix International Co. Ltd. Methods of forming semiconductor trench and forming dual trenches, and structure for isolating devices
JP2013062419A (ja) * 2011-09-14 2013-04-04 Toshiba Corp 半導体メモリ及びその製造方法
JP5951213B2 (ja) * 2011-10-11 2016-07-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP2014038952A (ja) * 2012-08-17 2014-02-27 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP6362449B2 (ja) * 2014-07-01 2018-07-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
US20170229338A1 (en) 2017-08-10
US9418996B2 (en) 2016-08-16
JP2016015373A (ja) 2016-01-28
US20160329330A1 (en) 2016-11-10
US9305824B2 (en) 2016-04-05
US20160005640A1 (en) 2016-01-07
US9666584B2 (en) 2017-05-30
US20160181246A1 (en) 2016-06-23
US9960075B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
JP6362449B2 (ja) 半導体集積回路装置の製造方法
US7985690B2 (en) Method for a gate last process
JP5661445B2 (ja) 半導体集積回路装置およびその製造方法
US8455952B2 (en) Spacer elements for semiconductor device
US8476126B2 (en) Gate stack for high-K/metal gate last process
KR101492695B1 (ko) 반도체 장치 및 반도체 장치를 형성하는 방법
US7732344B1 (en) High selectivity etching process for metal gate N/P patterning
KR101928577B1 (ko) 반도체 장치 및 그 제조 방법
JP2010062182A (ja) 半導体集積回路装置
JP5852459B2 (ja) 半導体装置およびその製造方法
US11508845B2 (en) Semiconductor structure and associated fabricating method
TW201208065A (en) Semiconductor device
TW201724215A (zh) 半導體裝置及其製造方法
JP2012049227A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
US9287259B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
JP2012129291A (ja) 半導体集積回路装置
JP2011249721A (ja) 半導体装置
TW202127583A (zh) 半導體積體電路之邊界架構及形成積體電路之方法
TW202326868A (zh) 半導體元件及其製造方法
TW202211383A (zh) 半導體結構及其形成方法
JP2012151168A (ja) 半導体装置の製造方法
JP2013093516A (ja) 半導体装置およびその製造方法
JP2014049618A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180626

R150 Certificate of patent or registration of utility model

Ref document number: 6362449

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150