JP5460244B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5460244B2 JP5460244B2 JP2009255862A JP2009255862A JP5460244B2 JP 5460244 B2 JP5460244 B2 JP 5460244B2 JP 2009255862 A JP2009255862 A JP 2009255862A JP 2009255862 A JP2009255862 A JP 2009255862A JP 5460244 B2 JP5460244 B2 JP 5460244B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- body region
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 210000000746 body region Anatomy 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 26
- 229910052710 silicon Inorganic materials 0.000 description 26
- 239000010703 silicon Substances 0.000 description 26
- 108091006146 Channels Proteins 0.000 description 21
- 230000001133 acceleration Effects 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置の製造方法に関し、特にＤＭＯＳトランジスタを含む半導体装置の製造方法に関する。
ＤＭＯＳトランジスタは、空乏層を低濃度のドレイン領域に形成するため、チャネル領域を延ばさず、低濃度ドレイン領域を延ばすことで耐圧を高くすることができる。また、ＤＭＯＳトランジスタはチャネル領域を短くできるので、オン抵抗を低くすることができる。このオン抵抗は、ドレイン抵抗、チャネル抵抗、ソース抵抗にそれぞれ依存する。そのため、オン抵抗のバラツキを抑えるには、それぞれの抵抗値のバラツキを最小限にする必要がある。
抵抗値のバラツキは、抵抗の長さと不純物濃度のバラツキが原因であり、抵抗の長さのバラツキを抑える製造方法が種々提案されている。例えば特許文献１には、図１４に示すような製造方法により、抵抗の長さのバラツキを抑える方法が提案されている。
従来のＤＭＯＳトランジスタを製造する工程では、まず、Ｎ型のシリコン基板１０１上にＬＯＣＯＳ技術によるフィールド酸化膜１０２とゲート酸化膜１０３を形成し、更にその上にポリシリコンからなるゲート電極膜１０４を積層形成する（図１４ａ）。
次にシリコン基板１０１上に、フォトレジスト１０５を形成し、ＤＭＯＳトランジスタの深いボディー領域の形成予定領域を開口させ、開口内に露出するゲート電極膜１０４およびゲート酸化膜１０３をエッチング除去し、フォトレジスト１０５とポリシリコン層１０４をマスクとして使用し、露出するシリコン基板１０１中に硼素等のＰ型ドーパントをイオン注入し、ＤＭＯＳトランジスタのＰ型の深いボディー領域１０６を形成する（図１４ｂ）。
次に、フォトレジスト１０５を完全に除去し、ゲート電極膜１０４をマスクとして使用し、硼素等のＰ型ドーパントを、シリコン基板１０１表面に対し、３０〜４５度傾斜した方向からイオン注入する。例えば、注入ドーズ量７．５×１０12原子／ｃｍ2、注入エネルギー１５０ＫｅＶの条件でイオン注入すると、ゲート電極が形成されるゲート酸化膜１０３の直下までＰ型チャネル領域１０７を形成することができる（図１４ｃ）。
９００℃以下の温度で熱処理を行い、注入したイオンを活性化させた後、通常のフォトリソグラフ法によりゲート電極膜１０４をパターニングし、ＤＭＯＳトランジスタのゲート電極１０８を形成する（図１４ｄ）。
その後、図示しないフォトレジストをマスクとして使用し、Ｎ型ドーパントのイオン注入を行い、ゲート電極１０８の側縁にＮ型の低濃度ソース領域１０９を形成し、ゲート電極１０８の側壁部にサイドスペーサーを形成した後、低濃度ソース領域９と連続する高濃度ソース領域１１０と、高濃度ドレイン領域１１１を同時に形成し、さらに高濃度ボディー領域１１２を形成する（図１４ｅ）。その後、高濃度ソース領域１１０に接続するソース電極、高濃度ドレイン領域１１１に接続するドレイン電極等を形成し、ＤＭＯＳトランジスタを完成させることができる。
従来の製造方法では、チャネル領域を形成するため、傾斜した方向から不純物イオンを注入する際、ゲート電極膜上にはフォトレジストが存在していない。そのため、イオン注入の加速エネルギーを高くすると不純物がゲート電極膜を突き抜けてしまう場合があった。一般的にゲート電極膜として用いられるポリシリコンは、結晶方向がばらばらで、ポリシリコン膜を突き抜けるイオンにバラツキが生じてしまう。その結果、チャネル抵抗にバラツキが生じてしまうという問題があった。
本発明は、上記問題点を解消し、ＤＭＯＳトランジスタのオン抵抗のバラツキをなくすために、チャネル抵抗のバラツキが生じない製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項１に係る発明は、第１導電型の半導体基板上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極ソース側の前記半導体基板中に第２導電型のチャネル領域及び第１導電型のソース領域が形成されたＤＭＯＳトランジスタを含む半導体装置の製造方法において、前記半導体基板中に第１ボディー領域を形成する工程と、前記半導体基板上にゲート絶縁膜となる絶縁膜を形成し、該絶縁膜上にゲート電極膜を積層する工程と、前記ゲート電極膜上に、前記第１ボディー領域上に開口部を有するフォトレジストパターンを形成し、前記開口部内に露出する前記ゲート電極膜を除去し、前記絶縁膜を露出させる工程と、前記フォトレジストを残したまま前記開口部内に露出する前記絶縁膜を通して、不純物イオンを注入し、前記第１ボディー領域に連続し少なくとも一部が前記ゲート電極膜直下に達し前記チャネル領域を構成する第２ボディー領域と、前記第１ボディー領域及び第２ボディー領域表面に第１ソース領域を形成する工程と、前記ゲート電極膜をパターニングし、前記ドレイン領域形成予定領域を露出するようにゲート電極をう形成する工程と、前記第１ソース領域に接続する第２ソース領域と、前記半導体基板中にドレイン領域とを同時に形成する工程と、前記第２ソース領域に接続するソース電極と、前記ドレイン領域に接続するドレイン電極とを形成する工程と、を含むことを特徴とする。
本願請求項２に係る発明は、第１導電型の半導体基板上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極ソース側の前記半導体基板中に第２導電型のチャネル領域及び第１導電型のソース領域が形成されたＤＭＯＳトランジスタを含む半導体装置の製造方法において、前記半導体基板上にゲート絶縁膜となる絶縁膜を形成し、該絶縁膜上にゲート電極膜を積層する工程と、前記ゲート電極膜上に、第１ボディー領域形成予定領域上に開口部を有するフォトレジストパターンを形成し、前記開口部内に露出する前記ゲート電極膜を除去し、前記絶縁膜を露出させる工程と、前記フォトレジストを残したまま前記開口部内に露出する前記絶縁膜を通して、不純物イオンを注入し、第１ボディー領域と、該第ボディー領域に連続し少なくとも一部が前記ゲート電極膜直下に達し前記チャネル領域を構成する第２ボディー領域と、前記第１ボディー領域及び第２ボディー領域表面に第１ソース領域を形成する工程と、前記ゲート電極膜をパターニングし、前記ドレイン領域形成予定領域を露出するようにゲート電極を形成する工程と、前記第１ソース領域に接続する第２ソース領域と、前記半導体基板中にドレイン領域とを同時に形成する工程と、前記第２ソース領域に接続するソース電極と、前記ドレイン領域に接続するドレイン電極とを形成する工程と、を含むことを特徴とする。
本願請求項３に係る発明は、請求項１または２いずれか記載の半導体装置の製造方法において、前記ゲート電極を形成した後、該ゲート電極の側壁部にサイドスペーサーを形成し、該サイドスペーサーをマスクとして使用し、前記第２ソース領域を形成することを特徴とする。
本発明の製造方法によれば、第２ボディー領域を形成するために使用するイオン注入マスクを使用して、低濃度のソース領域を形成するため、チャネル長さが自己整合的に形成でき、チャネル抵抗のバラツキを抑えることができる。更に、ゲート電極の側壁部にサイドスペーサーを形成した後、イオン注入で高濃度ソース領域を形成すると、低濃度ソース領域と高濃度ソース領域が自己整合的に形成でき、ソース抵抗のバラツキも抑えることができ、オン抵抗のバラツキのない半導体装置を形成することが可能となる。
本発明の半導体装置の製造方法は、第２ボディー領域を形成するためのイオン注入の際、フォトレジストとゲート電極膜の積層膜をマスクとして使用する。その結果、イオン注入の加速エネルギーの制限を受けず、第２ボディー領域を形成することが可能となる。そして同じマスクを使用して第１ソース領域を形成するため、チャネル長のバラツキ、即ちチャネル抵抗の少ない半導体装置を形成することができる。さらにサイドスペーサーを形成して第２ソース領域を形成するため、第２ソース領域の形成寸法のバラツキ、即ちソース抵抗のバラツキの少ない半導体装置を形成することができる。以下、本発明の実施例について、詳細に説明する。
本発明の第１の実施例について、ＮチャネルＤＭＯＳトランジスタの製造方法を例にとり説明する。まず、Ｎ型のシリコン基板１上に、薄い酸化膜２とフィールド酸化膜３を通常の熱酸化法により形成する。フォトレジスト４を第１ボディー領域形成予定領域を開口するようにパターニングし、開口内に露出する酸化膜２を通して、シリコン基板１中に、硼素をドーズ量１×１０12〜１×１０13原子／ｃｍ2、加速エネルギー１８０ｋｅＶでイオン注入する。このイオン注入は、シリコン基板の法線方向に対して７度の傾斜で行われ、第１ボディー領域５が形成される（図１）。
次に、フォトレジスト４とシリコン基板１表面の酸化膜２を除去し、熱酸化法により、ゲート酸化膜６を形成した後、ポリシリコンからなるゲート電極膜７を全面に形成する（図２）。
ゲート電極膜７の表面にフォトレジスト８を形成し、先に形成した第１ボディー領域５を開口するようにパターニングする。その後、フォトレジスト８をマスクとして使用し、ゲート電極膜７をパターニングする。本実施例では、フォトレジスト８とゲート電極膜７との積層膜とフィールド酸化膜３によって囲まれた領域に、第１ボディー領域５が形成されている。次に、フォトレジスト８とゲート電極膜７の積層膜と、フォールド酸化膜３をマスクとして使用し、開口内に露出するゲート酸化膜６を通して、シリコン基板１中に、硼素をドーズ量１×１０13〜１×１０14原子／ｃｍ2、加速エネルギー１２０ｋｅＶでイオン注入する。このイオン注入は、シリコン基板１の法線方向に対して４５〜６０度の傾斜で行われ、第２ボディー領域９が形成される。傾斜をつけたイオン注入は、回転させながら、あるいは段階的に方向を変えながら行うことができる。また、イオン注入のマスクとしてフィールド酸化膜と、ゲート電極膜７とフォトレジスト８の積層膜を用いるため、イオン注入の加速エネルギーの制約が少なくなる。その結果、先に形成した第１ボディー領域５に連続し、ゲート電極膜直下の深くまで達する構造を形成することが可能となる。この第２ボディー領域９は、チャネルを構成する（図３）。
なお、本実施例では、第１ボディー領域５とフォトレジスト８の位置合わせズレが生じる可能性がある。しかしながら、第２のボディー領域９を形成するイオン注入を行う際、フォトレジスト８とゲート電極膜７の積層膜をマスクとして使用するため、第２ボディー領域９が従来よりゲート電極膜７の直下深くまで形成することができるため、チャネル抵抗のバラツキは小さく抑えることができる。
引き続きフォトレジスト８とゲート電極膜７の積層膜と、フィールド酸化膜３をマスクとして使用し、開口内に露出するゲート酸化膜６を通して、第１ボディー領域５中に、燐をドーズ量１×１０13〜１×１０14原子／ｃｍ2、加速エネルギー４０ｋｅＶでイオン注入する。このイオン注入は、シリコン基板の法線方向に対して７度の傾斜で行われ、低濃度ソース領域１０が形成される（図４）。このイオン注入は、回転させながら、あるいは段階的に方向をかえながら行うことで、開口表面に低濃度ソース領域１０を形成することもできる。その場合は、先に形成したゲート電極直下の第２ボディー領域９が残る条件とする必要がある。
このように第２ボディー領域９と低濃度ソース領域１０を、同一のマスクを使用して自己整合的に形成することができる。その結果、ＤＭＯＳトランジスタのチャネル長のバラツキがほとんど無くなる。
次に、ゲート電極を形成するため、ゲート電極膜７上にフォトレジスト１１をパターニングし、ゲート電極７Ａを形成する（図５）。
ＣＶＤ法により全面に酸化膜を形成し、等方性エッチングを行うことにより、ゲート電極７Ａの側壁部にサイドスペーサー１２を形成する（図６）。このサイドスペーサー１２の形成と同時に、ソース電極及びドレイン電極が接触する領域の低濃度ソース領域１０及びシリコン基板１表面の酸化膜６は除去される。なお、サイドスペーサー１２を形成することで、サイドスペーサー１２分の低濃度ソース領域１０を形成することができ好ましいが、必ずしも必須ではない。
フォトレジスト１３、サイドスペーサー１２、ゲート電極１２及びフィールド酸化膜３をマスクとして使用し、開口する低濃度ソース領域１０及びシリコン基板１中に、砒素をドーズ量１×１０15〜１×１０16原子／ｃｍ2、加速エネルギー７０ｋｅＶでイオン注入する。このイオン注入は、シリコン基板１の法線方向に対して７度の傾斜で行われ、高濃度ソース領域１４及び高濃度ドレイン領域１５が形成される。さらにこのイオン注入により、ゲート電極７Ａ中に不純物が注入される（図７）。
このように低濃度ソース領域１０と高濃度ソース領域１４の形成は、形成バラツキの少ないサイドスペーサー１２を使用して自己整合的に行うことができる。その結果、低濃度ソース領域１０の形成寸法のバラツキが少なくなり、ソース抵抗のバラツキが少なくなる。
フォトレジスト１３を除去した後、別のフォトレジスト１６をパターニングし、開口する低濃度ソース領域１０中に、フッ化硼素をドーズ量１×１０15〜１×１０16原子／ｃｍ2、加速エネルギー４５ｋｅＶでイオン注入する。このイオン注入は、シリコン基板の法線方向に対して７度の傾斜で行われ、第１ボディー領域５に接続する高濃度ボディー領域１７を形成される（図８）。
以下、通常のフォトリソグラフ法により、高濃度ソース領域１４に接続するソース電極（図示せず）、高濃度ドレイン領域１５に接続するドレイン電極（図示せず）、高濃度ボディー領域１７に接続するボディー電極を形成し、ＤＭＯＳトランジスタが完成する。以上のように、本実施例によれば、ソース抵抗のバラツキがほとんど無く、チャネル抵抗のバラツキも少ないＤＭＯＳトランジスタを形成することができる。
次に本発明の第２の実施例ついて、ＮチャネルＤＭＯＳトランジスタの製造方法を例にとり説明する。まず、Ｎ型のシリコン基板１上に、熱酸化法により、フィールド酸化膜３を形成した後、ゲート酸化膜６を形成する。ゲート酸化膜６を形成する。その後、全面にポリシリコンからなるゲート電極膜７を形成する（図９）。
ゲート電極膜７の表面にフォトレジスト８を形成し、第１ボディー領域形成予定領域を開口するようにパターニングする。その後、フォトレジスト８をエッチングマスクとして使用し、ゲート電極膜７を開口させる。そして、開口内に露出するゲート酸化膜６を通して、シリコン基板１中に、硼素をドーズ量１×１０12〜１×１０13原子／ｃｍ2、加速エネルギー１８０ｋｅＶでイオン注入する。このイオン注入は、シリコン基板の法線方向に対して７度の傾斜で行われ、第１ボディー領域５が形成される（図１０）。
次に、フォトレジスト８とゲート電極膜７の積層膜と、フィールド酸化膜３をマスクとして使用し、開口内に露出するゲート酸化膜６を通して、シリコン基板１中に、硼素をドーズ量１×１０13〜１×１０14原子／ｃｍ2、加速エネルギー１２０ｋｅＶでイオン注入する。このイオン注入は、シリコン基板１の法線方向に対して４５〜６０度の傾斜で行われ、第２ボディー領域９が形成される。傾斜をつけたイオン注入は、回転させながら、あるいは段階的に方向を変えながら行うことができる。その結果、先に形成した第１ボディー領域５に連続し、ゲート電極膜直下に達する構造となる。この第２ボディー領域９は、チャネルを構成することになる（図１１）。
このように同一マスクを使用して第１ボディー領域５と第２ボディー領域９を連続して形成することにより、先に説明した第１の実施例に比べて、本実施例ではチャネル抵抗のバラツキをされに抑えることが可能となる。
引き続きフォトレジスト８とゲート電極膜７の積層膜をマスクとして使用し、開口内に露出するゲート酸化膜６を通じて、第１ボディー領域５中に、燐をドーズ量１×１０13〜１×１０14原子／ｃｍ2、加速エネルギー４０ｋｅＶでイオン注入する。このイオン注入は、シリコン基板の法線方向に対して７度の傾斜で行われ、低濃度ソース領域１０が形成される（図１２）。このイオン注入は、回転させながら、あるいは段階的に方向をかえながら行うことで、開口表面に低濃度ソース領域１０を形成することもできる。その場合は、先に形成したゲート電極直下の第２ボディー領域９が残る条件とする必要がある。
このように第２ボディー領域９と低濃度ソース領域１０の形成は、同一のマスクを使用して自己整合的に行うことができる。その結果、ＤＭＯＳトランジスタのチャネル長のバラツキがほとんど無くなる。
次に、ゲート電極を形成するため、フォトレジスト１１をパターニングし、ゲート電極７Ａを形成する（図１３）。
以下、第１の実施例同様、フォトレジスト１１を除去した後、ＣＶＤ法により全面に酸化膜を形成し、等方性エッチングを行うことにより、ゲート電極７Ａの側壁部にサイドスペーサー１２を形成する（図６）。このサイドスペーサー１２の形成と同時に、ソース電極及びドレイン電極が接触する領域の低濃度ソース領域１０及びシリコン基板１表面の酸化膜６は除去される。なお、サイドスペーサー１２を形成することで、サイドスペーサー１２分の低濃度ソース領域１０を形成することができ好ましいが、必ずしも必須ではない。
フォトレジスト１３、サイドスペーサー１２、ゲート電極１２及びフィールド酸化膜３をマスクとして使用し、開口する低濃度ソース領域１０及びシリコン基板１中に、砒素をドーズ量１×１０15〜１×１０16原子／ｃｍ2、加速エネルギー７０ｋｅＶでイオン注入する。このイオン注入は、シリコン基板の法線方向に対して７度の傾斜で行われ、高濃度ソース領域１４及び高濃度ドレイン領域１５が形成される。さらにこのイオン注入により、ゲート電極７Ａ中に不純物が注入される（図７）。
このように低濃度ソース領域１０と高濃度ソース領域１４の形成は、形成バラツキの少ないサイドスペーサー１２を使用して自己整合的に行うことができる。その結果、低濃度ソース領域１０の形成寸法のバラツキがすくなくなり、ソース抵抗のバラツキが少なくなる。
フォトレジスト１３を除去した後、別のフォトレジスト１６をパターニングし、開口する低濃度ソース領域１０中に、フッ化硼素をドーズ量１×１０15〜１×１０16原子／ｃｍ2、加速エネルギー４５ｋｅＶでイオン注入する。このイオン注入は、シリコン基板の法線方向に対して７度の傾斜で行われ、第１ボディー領域５に接続する高濃度ボディー領域１７を形成される（図８）。
以下、通常のフォトリソグラフ法により、高濃度ソース領域１４に接続するソース電極（図示せず）、高濃度ドレイン領域１５に接続するドレイン電極（図示せず）、高濃度ボディー領域１７に接続するボディー電極を形成し、ＤＭＯＳトランジスタが完成する。以上のように本実施例によれば、ソース抵抗に加えてチャネル抵抗のばらつくがほとんど無いＤＭＯＳトランジスタを形成することができる。
１：シリコン基板、２：酸化膜、３：フィールド酸化膜、４、８、１１、１３、１６：フォトマスク、５：第１ボディー領域、６：ゲート酸化膜、７：ゲート電極膜、７Ａ：ゲート電極、９：第２ボディー領域、１０：低濃度ソース領域、１２：サイドスペーサー、１４：高濃度ソース領域、１５：高濃度ドレイン領域、１７：高濃度ボディー領域
Claims (3)
- 第１導電型の半導体基板上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極ソース側の前記半導体基板中に第２導電型のチャネル領域及び第１導電型のソース領域が形成されたＤＭＯＳトランジスタを含む半導体装置の製造方法において、
前記半導体基板中に第１ボディー領域を形成する工程と、
前記半導体基板上にゲート絶縁膜となる絶縁膜を形成し、該絶縁膜上にゲート電極膜を積層する工程と、
前記ゲート電極膜上に、前記第１ボディー領域上に開口部を有するフォトレジストパターンを形成し、前記開口部内に露出する前記ゲート電極膜を除去し、前記絶縁膜を露出させる工程と、
前記フォトレジストを残したまま前記開口部内に露出する前記絶縁膜を通して、不純物イオンを注入し、前記第１ボディー領域に連続し少なくとも一部が前記ゲート電極膜直下に達し前記チャネル領域を構成する第２ボディー領域と、前記第１ボディー領域及び第２ボディー領域表面に第１ソース領域を形成する工程と、
前記ゲート電極膜をパターニングし、前記ドレイン領域形成予定領域を露出するようにゲート電極を形成する工程と、
前記第１ソース領域に接続する第２ソース領域と、前記半導体基板中にドレイン領域とを同時に形成する工程と、
前記第２ソース領域に接続するソース電極と、前記ドレイン領域に接続するドレイン電極とを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極ソース側の前記半導体基板中に第２導電型のチャネル領域及び第１導電型のソース領域が形成されたＤＭＯＳトランジスタを含む半導体装置の製造方法において、
前記半導体基板上にゲート絶縁膜となる絶縁膜を形成し、該絶縁膜上にゲート電極膜を積層する工程と、
前記ゲート電極膜上に、第１ボディー領域形成予定領域上に開口部を有するフォトレジストパターンを形成し、前記開口部内に露出する前記ゲート電極膜を除去し、前記絶縁膜を露出させる工程と、
前記フォトレジストを残したまま前記開口部内に露出する前記絶縁膜を通して、不純物イオンを注入し、第１ボディー領域と、該第ボディー領域に連続し少なくとも一部が前記ゲート電極膜直下に達し前記チャネル領域を構成する第２ボディー領域と、前記第１ボディー領域及び第２ボディー領域表面に第１ソース領域を形成する工程と、
前記ゲート電極膜をパターニングし、前記ドレイン領域形成予定領域を露出するようにゲート電極を形成する工程と、
前記第１ソース領域に接続する第２ソース領域と、前記半導体基板中にドレイン領域とを同時に形成する工程と、
前記第２ソース領域に接続するソース電極と、前記ドレイン領域に接続するドレイン電極とを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項１または２いずれか記載の半導体装置の製造方法において、
前記ゲート電極を形成した後、該ゲート電極の側壁部にサイドスペーサーを形成し、該サイドスペーサーをマスクとして使用し、前記第２ソース領域を形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009255862A JP5460244B2 (ja) | 2009-11-09 | 2009-11-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009255862A JP5460244B2 (ja) | 2009-11-09 | 2009-11-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011100913A JP2011100913A (ja) | 2011-05-19 |
| JP5460244B2 true JP5460244B2 (ja) | 2014-04-02 |
Family
ID=44191860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009255862A Active JP5460244B2 (ja) | 2009-11-09 | 2009-11-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5460244B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6346777B2 (ja) * | 2014-04-10 | 2018-06-20 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6912971B2 (ja) | 2017-08-30 | 2021-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP6511125B2 (ja) * | 2017-12-26 | 2019-05-15 | 株式会社日立製作所 | 半導体装置の製造方法 |
| CN111192828B (zh) * | 2018-11-14 | 2023-09-12 | 中芯国际集成电路制造（天津）有限公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08321603A (ja) * | 1995-05-24 | 1996-12-03 | Toyota Motor Corp | 電界効果型半導体装置およびその製造方法 |
| JP2001077360A (ja) * | 1999-09-03 | 2001-03-23 | Matsushita Electronics Industry Corp | 半導体装置の製造方法 |
-
2009
- 2009-11-09 JP JP2009255862A patent/JP5460244B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011100913A (ja) | 2011-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4469677B2 (ja) | 半導体装置およびその製造方法 | |
| US8664718B2 (en) | Power MOSFETs and methods for forming the same | |
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| JP5772068B2 (ja) | 半導体装置及びその製造方法 | |
| TWI565053B (zh) | 高壓半導體裝置與其製造方法 | |
| TW201605045A (zh) | 半導體器件以及其製造方法 | |
| JP2009021456A (ja) | フィン型トランジスタおよびその形成方法 | |
| JP2010157720A (ja) | 半導体素子及びその製造方法 | |
| JP5460244B2 (ja) | 半導体装置の製造方法 | |
| JP2007214208A (ja) | 半導体装置及びその製造方法 | |
| JP2009065150A (ja) | トレンチトランジスタ及びその形成方法 | |
| JP2007027622A (ja) | 半導体装置およびその製造方法 | |
| JP2009055041A (ja) | 半導体素子及びその製造方法 | |
| JP4503080B2 (ja) | 半導体装置の製造方法。 | |
| JP2005136258A (ja) | 半導体装置およびその製造方法 | |
| JP2006253334A (ja) | 半導体装置及びその製造方法 | |
| JP5457902B2 (ja) | 半導体装置及びその製造方法 | |
| JPH09219520A (ja) | トランジスタ及びその製造方法 | |
| JP2006173438A (ja) | Ｍｏｓ型半導体装置の製法 | |
| JP3744438B2 (ja) | 半導体装置 | |
| JPH0370139A (ja) | 光学的記録再生方法 | |
| JP2003051552A (ja) | 半導体集積回路装置の製造方法 | |
| JP2006140318A (ja) | 半導体集積回路の製造方法および半導体集積回路 | |
| JPH0661482A (ja) | Ｍｏｓ型トランジスタおよびその製造方法 | |
| KR100702833B1 (ko) | 고속 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5460244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |