CN101752416A - 一种高压ldmos器件 - Google Patents
一种高压ldmos器件 Download PDFInfo
- Publication number
- CN101752416A CN101752416A CN200810044070A CN200810044070A CN101752416A CN 101752416 A CN101752416 A CN 101752416A CN 200810044070 A CN200810044070 A CN 200810044070A CN 200810044070 A CN200810044070 A CN 200810044070A CN 101752416 A CN101752416 A CN 101752416A
- Authority
- CN
- China
- Prior art keywords
- trap
- ldmos device
- voltage
- grid
- voltage ldmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种高压LDMOS器件，包括栅极(22)和漏极(23)，所述漏极(23)在低压N阱(132)内，所述低压N阱(132)在高压N阱(122)内，所述高压N阱(122)之上且在栅极(22)和漏极(23)之间的部分具有氧化硅(161)，所述氧化硅(161)之上具有多晶硅(171)，所述氧化硅(161)和多晶硅(171)的两侧壁具有氮化硅侧墙(18)。本发明一方面可以避免传统高压LDMOS器件的“鸟嘴”结构(141)引起的热载流子效应变差和器件的Snapback击穿。另一方面可以实现“场极板效应”，降低漏极(23)PN结附近的电场强度，从而能满足高的击穿电压。
Description
技术领域
本发明涉及一种半导体集成电路结构，特别是涉及一种MOS晶体管。
背景技术
随着半导体技术的不断发展，高压LDMOS(横向扩散MOS晶体管，LateralDiffuse MOS Transistor)器件的应用也日益广泛，同时也对高压LDMOS器件的性能提出更高的要求，高压器件的漏电流引起的产品功耗问题越来越受到了广泛的关注。
请参阅图1，高压LDMOS器件包括N型埋层10和N型外延层11。N型外延层11中包括高压P阱121和高压N阱122，还包括低压P阱131和低压N阱132。场氧化层14在P型有源区152外侧、低压P阱131中P型有源区152和N型有源区151的中间、高压N阱122的中间、低压N阱132中N型有源区151外侧。低压P阱131内的N型有源区151为该LDMOS器件的源极21。低压N阱132内的N型有源区151为该LDMOS器件的漏极23。源极21和漏极23之间区域的上方有栅极22。栅极22的下方有栅氧化层16。栅极22和栅氧化层16的一侧壁有氮化硅侧墙18与源级21隔离。栅极22和栅氧化层16的另一侧底部有场氧化层14与漏极23隔离。
高压LDMOS器件最重要的特点就是引入了场氧化层14和漂移区101，高压N阱122、低压N阱132、漏极23构成了高压LDMOS器件的漂移区101，如图1所示。其目的是为了改善电场的分布。但在高压N阱122中间的、用于隔离栅极21和漏极23的场氧化层14，其“鸟嘴”(bird beak)状边缘141处的电场很强，因碰撞产生的电子空穴对也逐渐增加，流向衬底的漏电流Isub逐渐变大，导致热载流子效应(hot carrier effect)变差。同时，流向衬底的漏电流Isub会造成寄生的NPN晶体管开启，引起器件的Snapback击穿。
发明内容
本发明所要解决的技术问题是提供一种高压LDMOS器件，该器件可以满足高击穿电压。
为解决上述技术问题，本发明高压LDMOS器件，包括栅极22和漏极23，所述漏极23在低压N阱132内，所述低压N阱132在高压N阱122内，所述高压N阱122之上且在栅极22和漏极23之间的部分具有氧化硅161，所述氧化硅161之上具有多晶硅171，所述氧化硅161和多晶硅171的两侧壁具有氮化硅侧墙18。
本发明一方面取消了现有高压LDMOS器件的栅极22和漏极23之间的场氧化层14，从而避免了场氧化层14的“鸟嘴”结构141引起的热载流子效应变差和器件的Snapback击穿。另一方面在漂移区101增加了额外的多晶硅171实现“场极板效应”，降低漏极23PN结附近的电场强度，从而能满足高的击穿电压。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1是现有的高压LDMOS器件的硅片剖面示意图；
图2是本发明高压LDMOS器件的硅片剖面示意图。
图中附图标记为：10-N型埋层；101-漂移区；11-N型外延层；121-高压P阱；122-高压N阱；131-低压P阱；132-低压N阱；14-场氧化层；141-鸟嘴结构；151-N型有源区；152-P型有源区；16、161-氧化硅；17、171-多晶硅；18-氮化硅；21-源极；22-栅极；23-漏极。
具体实施方式
请参阅图2，本发明高压LDMOS器件包括：
N型埋层10，在该LDMOS器件最下方；
N型外延层11，在N型埋层10之上；
N型外延层11中包括水平排列的高压P阱121和高压N阱122；
低压P阱131，在高压P阱121内，或者在高压P阱121及临近的N型外延层11内；
低压N阱132，在高压N阱122内；
场氧化层14，分别在在P型有源区152外侧、低压P阱131中P型有源区152和N型有源区151的中间、低压N阱132中N型有源区151外侧。
N型有源区151，分别在低压P阱131和低压N阱132内；其中在低压P阱131内的N型有源区151为该LDMOS器件的源极21，在低压N阱132内的N型有源区151为该LDMOS器件的漏极23；
P型有源区152，在低压P阱131内；
氧化硅16，在低压P阱131的上方且在源极21和漏极23之间，氧化硅16为该LDMOS器件的栅氧化层；
多晶硅17，在氧化硅16之上，多晶硅17为该LDMOS器件的栅极22；
氧化硅161，在高压N阱122的上方且在栅极22和漏极23之间的部分；
多晶硅171，在氧化硅161之上；
氮化硅侧墙18，在栅氧化层16和栅极22的两侧壁，还在氧化硅161和多晶硅171的两侧壁。
上述高压LDMOS器件中，高压N阱122、低压N阱132、漏极23构成了高压LDMOS器件的漂移区101，如图2所示。现有的高压LDMOS器件在栅极22和漏极23之间有场氧化层14作隔离。而本发明中，高压N阱122或低压N阱132之上且在栅极22和漏极23之间的部分仅有氧化硅161、多晶硅171和氮化硅侧墙18，没有场氧化层或浅槽隔离(STI)结构。因此本发明可以消除现有的高压LDMOS器件中，栅漏之间的场氧化层14边缘处“鸟嘴”结构141带来的不利影响。
本发明中，栅极22和栅氧化层16始终保证在漂移区101之外区域的上方。多晶硅171和氧化硅161始终保证在漂移区101的上方。现有的高压LDMOS器件中，栅极22和栅氧化层16延伸到漂移区101的上方，栅极22的延伸部分即用来实现“场极板效应”。本发明中，栅极22仅局限于漂移区之外，但通过在漂移区101上方增加额外的多晶硅171来实现“场极板效应”，降低电场强度，从而能满足高的击穿电压。
本发明高压LDMOS器件的制造工艺简单易行，只需在现有的高压LDMOS器件的制造工艺上进行细微改动即可。首先，取消制造栅漏之间的场氧化层或浅槽隔离结构。其次，在刻蚀栅极时采取新的掩模版，从而能同时刻蚀出栅极22和多晶硅171。其余工艺都与现有的高压LDMOS器件的制造工艺相同。
Claims (4)
1.一种高压LDMOS器件，包括栅极(22)和漏极(23)，所述漏极(23)在低压N阱(132)内，所述低压N阱(132)在高压N阱(122)内，其特征是：所述高压N阱(122)之上且在栅极(22)和漏极(23)之间的部分具有氧化硅(161)，所述氧化硅(161)之上具有多晶硅(171)，所述氧化硅(161)和多晶硅(171)的两侧壁具有氮化硅侧墙(18)。
2.根据权利要求1所述的高压LDMOS器件，其特征是：所述高压N阱(122)或低压N阱(132)之上且在栅极(22)和漏极(23)之间的部分仅有氧化硅(161)、多晶硅(171)和氮化硅侧墙(18)。
3.根据权利要求1所述的高压LDMOS器件，其特征是：所述多晶硅(171)和氧化硅(161)仅在漂移区(101)的上方。
4.根据权利要求1所述的高压LDMOS器件，其特征是：所述栅极(22)和栅氧化层(16)仅在漂移区(101)之外区域的上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810044070A CN101752416A (zh) | 2008-12-09 | 2008-12-09 | 一种高压ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810044070A CN101752416A (zh) | 2008-12-09 | 2008-12-09 | 一种高压ldmos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101752416A true CN101752416A (zh) | 2010-06-23 |
Family
ID=42479094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810044070A Pending CN101752416A (zh) | 2008-12-09 | 2008-12-09 | 一种高压ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752416A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386211A (zh) * | 2010-08-31 | 2012-03-21 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN103296081A (zh) * | 2012-02-24 | 2013-09-11 | 无锡华润上华半导体有限公司 | 一种横向双扩散金属氧化物半导体场效应晶体管 |
| CN106206722A (zh) * | 2014-09-24 | 2016-12-07 | 东部Hitek株式会社 | 高压半导体装置及其制备方法 |
| CN110767548A (zh) * | 2018-07-25 | 2020-02-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114068517A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子（北京）股份有限公司 | 半导体芯片 |
-
2008
- 2008-12-09 CN CN200810044070A patent/CN101752416A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102386211A (zh) * | 2010-08-31 | 2012-03-21 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN102386211B (zh) * | 2010-08-31 | 2014-01-08 | 无锡华润上华半导体有限公司 | Ldmos器件及其制造方法 |
| CN103296081A (zh) * | 2012-02-24 | 2013-09-11 | 无锡华润上华半导体有限公司 | 一种横向双扩散金属氧化物半导体场效应晶体管 |
| CN103296081B (zh) * | 2012-02-24 | 2016-05-11 | 无锡华润上华半导体有限公司 | 一种横向双扩散金属氧化物半导体场效应晶体管 |
| CN106206722A (zh) * | 2014-09-24 | 2016-12-07 | 东部Hitek株式会社 | 高压半导体装置及其制备方法 |
| CN110767548A (zh) * | 2018-07-25 | 2020-02-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110767548B (zh) * | 2018-07-25 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN114068517A (zh) * | 2020-08-05 | 2022-02-18 | 圣邦微电子（北京）股份有限公司 | 半导体芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10903356B2 (en) | LDMOS device with body diffusion self-aligned to gate | |
| US9082846B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures | |
| US7417266B1 (en) | MOSFET having a JFET embedded as a body diode | |
| US8058129B2 (en) | Lateral double diffused MOS device and method for manufacturing the same | |
| US8173500B2 (en) | Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar CMOS DMOS device | |
| US7671408B2 (en) | Vertical drain extended MOSFET transistor with vertical trench field plate | |
| KR100488196B1 (ko) | 돌출된 드레인을 가지는 트랜지스터 및 이의 제조 방법 | |
| US9716169B2 (en) | Lateral double diffused metal oxide semiconductor field-effect transistor | |
| US20140103416A1 (en) | Semiconductor device having esd protection structure and associated method for manufacturing | |
| US20180174887A1 (en) | Trench isolated ic with transistors having locos gate dielectric | |
| CN114420760B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN101752416A (zh) | 一种高压ldmos器件 | |
| US10217828B1 (en) | Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same | |
| US20100184264A1 (en) | Manufacturing method of semiconductor power devices | |
| KR102648999B1 (ko) | Ldmos 반도체 소자 및 제조방법 | |
| CN108258046B (zh) | 半导体元件 | |
| CN102104048B (zh) | 用于绝缘体上硅技术的mos型esd保护结构及其制作方法 | |
| US20150137230A1 (en) | Laterally diffused metal oxide semiconductor and manufacturing method thereof | |
| US11404539B2 (en) | Apparatus for extension of operation voltage | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20220367682A1 (en) | Semiconductor device and manufacturing method therefor | |
| US10615079B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20180366579A1 (en) | Laterally diffused field effect transistor in soi configuration | |
| US9646964B2 (en) | Semiconductor device | |
| KR100886708B1 (ko) | Ｓｏｉ 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20100623 |