CN118173505A - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN118173505A
CN118173505A CN202410592765.2A CN202410592765A CN118173505A CN 118173505 A CN118173505 A CN 118173505A CN 202410592765 A CN202410592765 A CN 202410592765A CN 118173505 A CN118173505 A CN 118173505A
Authority
CN
China
Prior art keywords
substrate
gate
oxide layer
forming
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410592765.2A
Other languages
English (en)
Inventor
王岩
吴卓杰
唐凌
丁文凤
覃庆媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Jihai Semiconductor Co ltd
Original Assignee
Hangzhou Jihai Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Jihai Semiconductor Co ltd filed Critical Hangzhou Jihai Semiconductor Co ltd
Priority to CN202410592765.2A priority Critical patent/CN118173505A/zh
Publication of CN118173505A publication Critical patent/CN118173505A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体结构的制备方法及半导体结构,具体涉及半导体技术领域。所述制备方法包括:提供衬底;在衬底上形成第一图形化光阻层,第一图形化光阻层具有开口,开口暴露出部分衬底;以第一图形化光阻层为掩膜,对开口内的衬底进行氟离子注入,形成氟离子掺杂区;去除第一图形化光阻层,并热氧化衬底表面形成非对称栅氧化层,非对称栅氧化层对应氟离子掺杂区的厚度大于其余区域的厚度;在非对称栅氧化层上形成栅极结构;在栅极结构对应非对称栅氧化层较厚的一侧衬底内形成漏极,在栅极结构另一侧的衬底内形成源极。本发明制备的半导体结构可以有效改善GIDL问题。

Description

半导体结构的制备方法及半导体结构
技术领域
本发明涉及半导体技术领域,具体涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着半导体集成电路器件的集成度越来越高,半导体器件的尺寸越来越小,由带带隧穿(Band-to-Band Tunneling,BTBT)引起的栅诱导漏极泄漏电流(Gate InducedDrain Leakage,GIDL)越来越大,从而导致器件功耗上升,器件的寿命受到影响。
研究表明,在一定的漏极电压下,栅氧化层的厚度越大,栅氧化层内的纵向电场越小,栅诱导漏极泄漏电流也就越小。因此,传统的改进工艺大多是通过增加栅氧化层的厚度来降低栅诱导漏极泄漏电流,虽然在一定程度上改善了漏电流的问题,但同时也影响了栅极对沟道的控制能力,导致器件的开关速度降低。
发明内容
鉴于以上现有技术的缺点,本发明提供一种半导体结构的制备方法及半导体结构,以改善半导体器件的栅诱导漏极泄漏电流的问题。
为实现上述目的及其它相关目的,本发明提供一种半导体结构的制备方法,所述制备方法至少包括以下步骤:
提供衬底;
在所述衬底上形成第一图形化光阻层,所述第一图形化光阻层具有开口,所述开口暴露出部分所述衬底;
以所述第一图形化光阻层为掩膜,对所述开口内的所述衬底进行氟离子注入,形成氟离子掺杂区;
去除所述第一图形化光阻层,并热氧化所述衬底表面,形成非对称栅氧化层,其中,所述非对称栅氧化层对应所述氟离子掺杂区的厚度大于其余区域的厚度;
在所述非对称栅氧化层上形成栅极结构;
在所述栅极结构对应所述非对称栅氧化层较厚一侧的所述衬底内形成漏极,在所述栅极结构另一侧的所述衬底内形成源极。
在本发明一示例中,对所述开口内的所述衬底进行氟离子注入时,所述氟离子的注入浓度为5×1013~1×1014atom/cm2,所述氟离子的注入深度占待形成的所述非对称栅氧化层较厚一侧厚度的40%至45%。
在本发明一示例中,与所述氟离子掺杂区相对应区域的所述非对称栅氧化层的厚度与其余区域的所述非对称栅氧化层的厚度差为0.2~0.3nm。
在本发明一示例中,热氧化所述衬底表面形成非对称栅氧化层的方法包括:干法氧化、湿法氧化或者原位水汽生成法中的任意一种。
在本发明一示例中,在所述衬底上形成第一图形化光阻层,包括:
在所述衬底上形成光刻胶层;
对所述光刻胶层进行曝光和显影,形成所述开口。
在本发明一示例中,在形成第一图形化光阻层之前,所述制备方法还包括:在所述衬底上形成隔离结构,将待形成的所述漏极、源极与所述衬底的周围区域绝缘隔离的过程。
在本发明一示例中,在所述非对称栅氧化层上形成栅极结构,包括:
在所述非对称栅氧化层上沉积多晶硅;
在所述多晶硅上形成第二图形化光阻层,所述第二图形化光阻层暴露出非栅极区;
以所述第二图形化光阻层为掩膜,刻蚀所述非栅极区,形成栅极;
在所述栅极两侧形成侧墙。
在本发明一示例中,在所述非对称栅氧化层上形成栅极结构,包括:
在所述非对称栅氧化层上形成栅介质层;
在所述栅介质层上形成金属栅;
在所述金属栅两侧形成侧墙。
本发明还提供一种半导体结构,所述半导体结构采用本发明上述的制备方法制备而成,所述半导体结构包括衬底、非对称栅氧化层、栅极结构、源极和漏极,其中,所述非对称栅氧化层设置在所述衬底上,所述非对称栅氧化层包括第一区域和第二区域,所述第一区域的厚度大于所述第二区域的厚度;所述栅极结构设置在所述非对称栅氧化层上;所述漏极设置在所述第一区域对应的所述衬底内,并与所述第一区域接触;所述源极设置在所述第二区域对应的所述衬底内,并与所述第二区域接触。
在本发明一示例中,所述栅极结构包括栅极和设置在所述栅极两侧的侧墙,所述栅极为多晶硅或者金属栅,所述金属栅与所述非对称栅氧化层之间还设有栅介质层。
本发明提供的半导体结构的制备方法,在形成栅氧化层之前先对衬底局部进行氟离子注入,使其在靠近漏极一侧的区域形成氟离子掺杂区,在热氧化过程中,氟离子掺杂区的氟离子促进栅氧化层的生长,从而形成在靠近漏极一侧具有更大厚度的非对称栅氧化层。这种非对称栅氧化层可以减小栅漏之间的电场强度,从而改善栅致漏极漏电流的问题,并且不会对半导体器件的性能产生不良影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明半导体结构的制备方法于一实施例中的流程示意图;
图2为本发明半导体结构的制备方法于一实施例中形成隔离结构的示意图;
图3为本发明半导体结构的制备方法于一实施例中形成第一图形化光阻层的示意图;
图4为本发明半导体结构的制备方法于一实施例中氟离子注入的示意图;
图5为本发明半导体结构的制备方法于一实施例中形成氟离子掺杂区的示意图;
图6为本发明半导体结构的制备方法于一实施例中形成非对称栅氧化层的结构示意图;
图7为本发明半导体结构的制备方法于一实施例中形成多晶硅的示意图;
图8为本发明半导体结构的制备方法于一实施例中在多晶硅上形成第二图形化光阻层的示意图;
图9为本发明半导体结构的制备方法于一实施例中形成栅极的示意图;
图10为本发明半导体结构于一实施例中的结构示意图。
元件标号说明
100、衬底;110、隔离结构;120、有源区;130、第一图形化光阻层;131、开口;140、氟离子掺杂区;150、非对称栅氧化层;160、栅极;161、多晶硅;162、第二图形化光阻层;170、侧墙;180、漏极;190、源极。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
在下文描述中,探讨了大量细节,以提供对本发明实施例的更透彻的解释,然而,对本领域技术人员来说,可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的,在其他实施例中,以方框图的形式而不是以细节的形式来示出公知的结构和设备,以避免使本发明的实施例难以理解。
在本发明中,如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等,其所指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,如出现术语“第一”、“第二”仅用于描述和区分目的,而不能理解为指示或暗示相对重要性。
GIDL(Gate Induced Drain Leakage)是由栅极与漏极交叠区域的深耗尽层中发生的带带隧穿(BTBT)效应引起的一种漏电现象。这种现象在小尺寸金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)中尤为显著。在MOSFET的栅极和漏极之间的重叠区域,由于高电场的存在,电子可以从价带直接隧穿到导带,这种隧穿会导致电子-空穴对的产生,产生的电子可以被栅极收集,而空穴则可以被漏极收集。如果漏极电压足够高,这些空穴就可以被注入到漏极,形成漏电流。
随着半导体器件特征尺寸的不断缩小,栅极和漏极之间的距离变近,电场强度增大,使得GIDL现象更加显著。增加栅氧化层的厚度虽然可以在一定程度上减小GIDL,但同时也会影响器件的开关速度。
本发明提供一种半导体结构的制备方法及采用该制备方法制备的半导体结构,在热氧化之前,先在衬底局部注入氟离子,利用氟离子促进靠近漏极一侧栅氧化层的生长,获得非对称栅氧化层,这种非对称栅氧化层可以有效改善GIDL现象。
请参阅图1至图10,本发明提供的半导体结构的制备方法,至少包括以下步骤:
S1、提供衬底100(如图2所示);
S2、在衬底100上形成第一图形化光阻层130,其中,第一图形化光阻层130具有开口131,开口131暴露出部分衬底100(如图3所示);
S3、以第一图形化光阻层130为掩膜,对开口131内的衬底100进行氟离子注入,形成氟离子掺杂区140(如图4和5所示);
S4、去除第一图形化光阻层130,热氧化衬底100表面,形成非对称栅氧化层150,非对称栅氧化层150对应氟离子掺杂区140的厚度大于其余区域的厚度(如图6所示);
S5、在非对称栅氧化层150上形成栅极结构(如图7至10所示);
S6、在栅极160靠近非对称栅氧化层150较厚一侧的衬底100内形成漏极180,在栅极160另一侧的衬底100内形成源极190(如图10所示)。
请参阅图1和图2,衬底100是构成半导体器件结构的物理基础,因此,衬底100可依据半导体器件的类型进行选取。本申请中,步骤S1提供的衬底100可以为硅衬底、绝缘体上硅衬底或者硅锗衬底,等等。进一步地,衬底100可以选用P型半导体衬底(掺有B、Al、Ga元素),也可以选用N型半导体衬底(掺有P、As、Sb等元素),例如,N型半导体器件选择P型半导体衬底,而P型半导体器件则选用N型半导体衬底。
同一衬底100的不同区域均可以制备半导体器件,因此,一个衬底100可以同时制备多个半导体器件,从而提高生产效率,降低生产成本。因此,步骤S1提供的衬底100中形成隔离结构110,通过隔离结构110将多个半导体器件进行隔离。
请参阅图1和图2,在一实施例中,隔离结构110采用浅沟槽隔离结构(ShallowTrench Isolation,STI),即先刻蚀衬底100形成浅沟槽,并在刻蚀后的浅沟槽中填充绝缘的氧化物材料,从而形成浅沟槽隔离结构。浅沟槽隔离结构将衬底100分隔成多个有源区120,每一个有源区120均可用于形成半导体器件的基底。作为示例,浅构槽隔离结构的形成过程如下:在衬底100上形成垫氧化层,垫氧化层例如为致密的氧化硅材料。垫氧化层例如可以通过热氧化法(thermal oxidation method)或化学气相沉积(Chemical VaporDeposition,CVD)等方法制备。在垫氧化层上形成垫氮化层,垫氮化层例如为氮化硅或氮化硅和氧化硅的混合物,垫氮化层可通过化学气相沉积等方法形成。在垫氮化层上形成图形化光阻层,图形化光阻层上设置多个窗口,多个窗口用来定义隔离结构110的位置,且窗口暴露出垫氮化层,在形成图形化光阻层后,以图形化光阻层为掩膜,向衬底100的方向进行刻蚀,以在衬底100内部形成浅沟槽。刻蚀方法例如使用干法刻蚀,刻蚀气体例如包括氯气(Cl2)、三氟甲烷(CHF3)、二氟甲烷(CH2F2)、三氟化氮(NF3)、六氟化硫(SF6)、溴化氢(HBr)或氮气(N2)等中的一种或几种混合。浅沟槽的结构例如为上宽下窄的凹槽,此种结构有助于更均匀地分布由于制造过程中的热循环和机械应力引起的应力,减少应力集中引起的裂纹和断裂问题,提高器件的可靠性,此外,上宽下窄的结构还有助于在有限的空间内放置更多的器件,从而提高整个芯片的器件密度,提高衬底的利用率。
在浅沟槽形成后通过热氧化法在浅沟槽内形成衬垫氧化层,以修复在形成浅沟槽的过程中的刻蚀损伤,减少半导体器件漏电情况。然后再在浅沟槽内填充氧化物以形成隔离结构110,氧化物的填充方式例如通过CVD法进行沉积,且氧化物例如为氧化硅等绝缘物质。在氧化物沉积完成后,通过化学机械抛光(Chemical Mechanical Polishing,CMP)工艺平坦化氧化物和垫氮化层,然后去除残留的垫氮化层和垫氧化层,以形成隔离结构110。在上述过程中,垫氧化层可以保护衬底100并为后续步骤提供平坦表面;垫氮化层作为硬掩膜材料,有助于在STI氧化物沉积过程中保护有源区120,并在化学机械抛光(CMP)时充当阻挡材料。然而本领域技术人员可以理解的是,本发明中的隔离结构110也可以采用其它本领域的现有手段,不以上述隔离结构110的制作过程为限。
请参阅图1和图3,步骤S2,在衬底100上形成第一图形化光阻层130,以定义氟离子的注入区域。形成第一图形化光阻层130可通过化学气相沉积法形成氮化硅等硬掩膜,以作为掩膜层,并对掩膜层进行干法刻蚀,使得部分衬底100暴露出来;也可通过旋涂的方式形成光刻胶层,并通过光学曝光和显影,暴露出部分衬底100。
在一实施例中,在衬底100上形成第一图形化光阻层130的方法具体如下:在衬底100上旋涂光刻胶层,然后对光刻胶层进行曝光和显影,形成开口131,使得衬底100对应开口131的位置暴露出来。本实施例中的光刻胶可采用正性光刻胶,也可采用负性光刻胶。
为促进靠近漏极180一侧的栅氧化层的生长,开口131的位置设置在靠近漏极180的一侧。进一步地,开口131的一侧对准与其相邻的隔离结构110的内侧壁,另一侧至少超过漏极180朝向源极190的侧壁,且不超过源极190朝向漏极180的侧壁。更进一步地,开口131的另一侧不超过漏极180和源极190之间区域的一半。
请参阅图1、图4和图5,步骤S3,以第一图形化光阻层130为掩膜,对衬底100进行氟离子注入。在一实施例中,将衬底100放入离子注入设备例如离子注入机中,按照如图4所示的箭头方向,即以垂直于衬底100表面的方向将氟离子注入衬底100内,由于光阻层具有阻挡作用,被第一图形化光阻层130覆盖的衬底100部分未注入氟离子或仅有少量氟离子注入,而未被第一图形化光阻层130覆盖的衬底100部分(即开口131对应的有源区位置)被注入大量的氟离子,形成氟离子掺杂区140。本步骤中,氟离子的注入量和注入深度不做具体限制,可依据实际生产需要通过离子注入机进行精确控制。
由于氟的原子半径与氧的原子半径接近,在后续的热氧化步骤中,氟离子可以取代部分氧化物中的氧离子,而被取代的氧离子再次参与衬底100的氧化反应形成氧化物,因此,氟离子的注入可以促进热氧化步骤中栅氧化层的生长,从而使得氟离子掺杂区140的氧化层厚度大于非氟离子掺杂区的氧化层厚度,形成非对称栅氧化层150。
研究表明氟离子的注入浓度越高,越有利于栅氧化层的生长。在一具体实施例中,氟离子的注入浓度为5×1013~1×1014atom/cm2,例如,氟离子的注入浓度可以为5×1013atom/cm2、6×1013atom/cm2、8×1013atom/cm2或者1×1014atom/cm2,等等。氟离子的注入深度可通过控制注入能量进行控制,本实施例中,氟离子的注入深度可依据栅氧化层的厚度进行设定,由于栅氧化层的形成会消耗衬底100,因此,氟离子的注入深度占非对称栅氧化层150较厚一端厚度的40%~45%。可选的,氟离子的注入深度占非对称栅氧化层150较厚一端厚度的40%、42%或者45%,等等。
请参阅图1、图5和图6,步骤S4即采用热氧化法在衬底100表面生长栅氧化层。具体地,步骤S3结束后,去除第一图形化光阻层130,去除第一图形化光阻层130的方法包括但不限于湿法刻蚀或者灰化工艺等。
非对称栅氧化层150的形成是由于氟离子对氧离子的取代促进氧与衬底100的氧化反应,因此,非对称栅氧化层150采用热氧化法形成。在一些实施例中,热氧化法可以为干法氧化(dry oxide),即在高温下向反应炉内通入干燥的氧气与衬底100表面发生氧化反应形成氧化硅层,干法氧化能够形成均匀度和密度较高的氧化膜。热氧化法可以为湿法氧化(wet oxide),即在高温下向反应炉内通入水蒸气与衬底100表面发生氧化反应形成氧化硅层,湿法氧化的生长速度比较快。热氧化法还可以为原位水汽生成法(In-Situ SteamGeneration,ISSG),采用掺入少量氢气的氧气作为反应气氛,在高温下氢气和氧气产生类似于燃烧的化学反应,生成大量的气相活性自由基,其中主要成分是氧原子自由基。由于氧原子自由基的强氧化作用,最终在衬底100表面得氧化硅层。采用ISSG工艺获得的栅氧化层的体内缺陷少,界面态密度也比较小。
衬底100对应氟离子掺杂区140的位置,在氟离子的作用下形成的氧化层的厚度大于非氟离子掺杂区的厚度,从而形成非对称栅氧化层150。为便于说明将氟离子掺杂区140对应的非对称栅氧化层150区域定义为第一区域,将氟离子掺杂区以外的非对称栅氧化层150区域定义为第二区域,第一区域的非对称栅氧化层150具有较大厚度,第二区域的非对称栅氧化层150具有较小的厚度,第一区域的非对称栅氧化层150与第二区域的非对称栅氧化层150的厚度差为0.2~0.3nm。在一些实施例中,非对称栅氧化层150的厚度差可以为0.2nm、0.25nm或者0.3nm等等。
请参阅图1、图7至图10,步骤S5在非对称栅氧化层150上形成栅极结构。栅极结构包括栅极160和设置在栅极160两侧的侧墙170。在本申请的一实施例中,栅极160采用多晶硅,形成过程如下:在非对称栅氧化层150的表面沉积多晶硅161,沉积方法包括但不限于原子层沉积法(Atomic Layer Deposition,ALD)、射频溅射物理气相沉积法(RadioFrequency Physical Vapor Deposition,RFPVD)、低压化学气相沉积(Low PressureChemical Vapor Deposition ,LPCVD)或者等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition,PECVD)等。多晶硅161的沉积厚度需满足栅极160的厚度需求及后续步骤的处理需求。多晶硅161沉积结束后,在多晶硅161上形成第二图形化光阻层162,例如,在多晶硅161上旋涂光刻胶层,通过曝光和显影步骤暴露出非栅极区域,栅极160区域被光刻胶覆盖;再以第二图形化光阻层162为掩膜,刻蚀暴露的多晶硅,形成栅极160。刻蚀方法例如采用干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合的工艺。需要说明的是,刻蚀多晶硅161的过程中,会将栅极160以外的栅氧化层同时刻蚀掉。
在其他实施例中,栅极160还可以为热膨胀系数小的金属材料,例如,镍、钼或钨等金属材料。当栅极160采用金属材料时,非对称栅氧化层150和栅极160之间还设有栅介质层(图中未示出),栅介质层选用具有高介电常数(高K)的材料,例如可以为氧化铪(HfO2)、氧化锆(ZrO2)、硅酸铪(HfSiO)、氮化硅酸铪(HfSiON)、氧化钽(Ta2O5)、氧化钛(TiO2)和/或氧化铝(Al2O3)等。本实施例中,非对称栅氧化层150充当高K介质层和衬底100之间的界面层,有助于改善界面特性并减少界面陷阱,高K介质层与金属栅构成高介电常数介质层/金属栅(Metal Gate/High-K,MGHK)结构。MGHK结构的形成过程包括:先利用化学气相沉积工艺或原子层沉积工艺在非对称栅氧化层150上沉积高K介质层,再利用化学气相沉积、物理气相沉积、原子层沉积、电镀或化学镀等方法在高K介质层上形成金属栅层。
请参阅图1和图10,栅极160制造完成后,在栅极160的两侧形成侧墙170,侧墙170可以为二氧化硅、氮化硅等绝缘材料。侧墙170的形成过程如下:先通过化学气相沉积法,在栅极160两侧覆盖一层二氧化硅、氮化硅等绝缘材料,然后,对绝缘材料进行刻蚀,形成侧墙170。刻蚀方法包括但不限于干法刻蚀、湿法刻蚀或干法刻蚀和湿法刻蚀相结合的工艺。
请继续参阅图10,在侧墙170形成之后,执行步骤S6,通过离子注入的方式在栅极160两侧的衬底100内分别形成漏极180和源极190;其中,漏极180形成于非对称栅氧化层150较厚一侧对应的衬底100内,源极190形成于非对称栅氧化层150较薄一侧对应的衬底100内。离子注入采用的掺杂剂可以为P型掺杂剂,也可以为N型掺杂剂,掺杂剂的类型与衬底100的掺杂类型相反,例如,衬底100为P型半导体,则掺杂剂可选用磷(P)或砷(As)等N型掺杂剂;若衬底100为N型半导体,则掺杂剂选用硼(B)或镓(Ga)等P型掺杂剂。离子注入时,以侧墙170为自对准边界,采用带角度的倾斜注入,倾斜注入可以使形成的漏极180和源极190横向延伸到侧墙170的底部。在形成源极190和漏极180后,对衬底100进行热处理工艺,例如,快速热退火(Rapid Thermal Anneal,RTA)工艺,激活漏极180、源极190中的掺杂离子,并修复晶格损伤。在一些实施例中,漏极180和源极190通常包括轻掺杂区(LightlyDoped Drain,LDD)以及形成于轻掺杂区上的重掺杂区(Heavily Doped Drain,HDD),轻掺杂区可以减小漏极的电场,从而减少由于高电场强度引起的漏电流,在形成LDD结构之后,进行更高浓度的掺杂,形成重掺杂漏结构,可以降低源漏区域的电阻,提高器件性能。
本发明半导体结构的制备方法在形成栅氧化层之前,通过对局部衬底100进行氟离子注入,使其在靠近漏极180一侧的区域形成氟离子掺杂区140;在热氧化过程中,氟离子掺杂区140的氟离子可以促进氧化层的生长,从而形成在靠近漏极180一侧具有更大厚度的非对称栅氧化层150。调节氟离子的注入量可以调节非对称栅氧化层150两侧的厚度差。这种在靠近漏极180的一侧加厚的非对称栅氧化层150可以减小栅漏之间的电场强度,从而改善栅致漏极漏电流的问题,并且不会对半导体器件的性能产生不良影响。
请参阅图10,本发明还提供一种半导体结构,该半导体结构采用本发明上文所述的制备方法制备而成。半导体结构包括衬底100、非对称栅氧化层150、栅极结构、漏极180和源极190。
衬底100可以为硅衬底、绝缘体上硅衬底或者硅锗衬底,等等。进一步地,衬底100可以选用P型半导体衬底,也可以选用N型半导体衬底,例如,N型半导体器件选择P型半导体衬底,而P型半导体器件则选用N型半导体衬底。衬底100内部设有多个隔离结构110,以将衬底100分隔成多个有源区120,每一有源区120均可形成一半导体器件。下面以一个半导体器件为例进行详述。
非对称栅氧化层150设置在衬底100的有源区表面,并位于相邻的两个隔离结构110之间,非对称栅氧化层150例如为氧化硅层。非对称栅氧化层150包括第一区域和第二区域,且第一区域的厚度大于第二区域的厚度,非对称栅氧化层150的第一区域至少超过漏极180的内侧边缘,小于源极190的内侧边缘。进一步地,非对称栅氧化层150第一区域与第二区域的厚度差为0.2~0.3nm。
栅极结构包括栅极160和设置在栅极160两侧的侧墙170,栅极160设置在非对称栅氧化层150上,栅极160例如为多晶硅;侧墙170设置在栅极160的两侧,并覆盖栅极160两侧的部分衬底100,侧墙170例如为氧化硅、氮化硅等绝缘材料,以将栅极160与漏极180及栅极160与源极190隔开。栅极160还可以为金属栅,金属栅与非对称栅氧化层150之间还设有高介电常数介质层。
漏极180设置在栅极160一侧、非对称栅氧化层150的第一区域对应的衬底100内,并与第一区域接触;源极190设置在栅极160的另一侧,非对称栅氧化层150的第二区域对应的衬底100内,并与第二区域接触。
本发明的半导体结构具有非对称栅氧化层,并且非对称栅氧化层在靠近漏极区的一侧加厚,可以减小栅漏之间的电场强度,从而改善栅致漏极漏电流的问题,并且不会对半导体器件的性能产生不良影响。
本发明在形成栅氧化层之前先对衬底局部进行氟离子注入,使其在靠近漏极一侧的区域形成氟离子掺杂区,氟离子掺杂在热氧化过程中能促进栅氧化层的生长,从而形成在靠近漏极区一侧更厚的非对称栅氧化层。这种非对称栅氧化层可以减小栅漏之间的电场强度,从而改善栅致漏极漏电流的问题,并且不会对半导体器件的性能产生不良影响。所以,本发明有效克服了现有技术中的一些实际问题从而有很高的利用价值和使用意义。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体结构的制备方法,其特征在于,至少包括以下步骤:
提供衬底;
在所述衬底上形成第一图形化光阻层,所述第一图形化光阻层具有开口,所述开口暴露出部分所述衬底;
以所述第一图形化光阻层为掩膜,对所述开口内的所述衬底进行氟离子注入,形成氟离子掺杂区;
去除所述第一图形化光阻层,并热氧化所述衬底表面,形成非对称栅氧化层,其中,所述非对称栅氧化层对应所述氟离子掺杂区的厚度大于其余区域的厚度;
在所述非对称栅氧化层上形成栅极结构;
在所述栅极结构对应所述非对称栅氧化层较厚一侧的所述衬底内形成漏极,在所述栅极结构另一侧的所述衬底内形成源极。
2. 根据权利要求1所述的半导体结构的制备方法,其特征在于,对所述开口内的所述衬底进行氟离子注入时,所述氟离子的注入浓度为5×1013~1×1014 atom/cm2,所述氟离子的注入深度占待形成的所述非对称栅氧化层较厚一侧厚度的40%至45%。
3.根据权利要求2所述的半导体结构的制备方法,其特征在于,与所述氟离子掺杂区相对应区域的所述非对称栅氧化层的厚度与其余区域的所述非对称栅氧化层的厚度差为0.2~0.3nm。
4.根据权利要求1所述半导体结构的制备方法,其特征在于,热氧化所述衬底表面形成非对称栅氧化层的方法包括:干法氧化、湿法氧化或者原位水汽生成法中的任意一种。
5.根据权利要求1所述的半导体结构的制备方法,其特征在于,在所述衬底上形成第一图形化光阻层,包括:
在所述衬底上形成光刻胶层;
对所述光刻胶层进行曝光和显影,形成所述开口。
6.根据权利要求1至5任一项所述的半导体结构的制备方法,其特征在于,在形成第一图形化光阻层之前,所述制备方法还包括在所述衬底上形成隔离结构,将待形成的所述漏极、源极与所述衬底的周围区域绝缘隔离的过程。
7.根据权利要求1至5任一项所述的半导体结构的制备方法,其特征在于,在所述非对称栅氧化层上形成栅极结构,包括:
在所述非对称栅氧化层上沉积多晶硅;
在所述多晶硅上形成第二图形化光阻层,所述第二图形化光阻层暴露出非栅极区;
以所述第二图形化光阻层为掩膜,刻蚀所述非栅极区,形成栅极;
在所述栅极两侧形成侧墙。
8.根据权利要求1至5任一项所述的半导体结构的制备方法,其特征在于,在所述非对称栅氧化层上形成栅极结构,包括:
在所述非对称栅氧化层上形成栅介质层;
在所述栅介质层上形成金属栅;
在所述金属栅两侧形成侧墙。
9.一种半导体结构,其特征在于,采用权利要求1至8任一项所述的制备方法制备而成,所述半导体结构包括:
衬底;
非对称栅氧化层,设置在所述衬底上,所述非对称栅氧化层包括第一区域和第二区域,所述第一区域的厚度大于所述第二区域的厚度;
栅极结构,设置在所述非对称栅氧化层上;
漏极,设置在所述第一区域对应的所述衬底内,并与所述第一区域接触;
源极,设置在所述第二区域对应的所述衬底内,并与所述第二区域接触。
10.根据权利要求9所述的半导体结构,其特征在于,所述栅极结构包括栅极和设置在所述栅极两侧的侧墙,所述栅极为多晶硅或者金属栅,所述金属栅与所述非对称栅氧化层之间还设有栅介质层。
CN202410592765.2A 2024-05-14 2024-05-14 半导体结构的制备方法及半导体结构 Pending CN118173505A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410592765.2A CN118173505A (zh) 2024-05-14 2024-05-14 半导体结构的制备方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410592765.2A CN118173505A (zh) 2024-05-14 2024-05-14 半导体结构的制备方法及半导体结构

Publications (1)

Publication Number Publication Date
CN118173505A true CN118173505A (zh) 2024-06-11

Family

ID=91360830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410592765.2A Pending CN118173505A (zh) 2024-05-14 2024-05-14 半导体结构的制备方法及半导体结构

Country Status (1)

Country Link
CN (1) CN118173505A (zh)

Similar Documents

Publication Publication Date Title
KR101263648B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조 방법.
JP4971559B2 (ja) 半導体装置の製造方法
KR100711520B1 (ko) 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법.
US20060131648A1 (en) Ultra thin film SOI MOSFET having recessed source/drain structure and method of fabricating the same
US11004752B2 (en) Fin field-effect transistor
US8329539B2 (en) Semiconductor device having recessed gate electrode and method of fabricating the same
TWI567830B (zh) 溝槽式功率電晶體結構及其製造方法
CN110265301B (zh) 半导体结构及其形成方法
US7265011B2 (en) Method of manufacturing a transistor
CN110047908B (zh) 半导体器件及其制造方法
CN110034067A (zh) 半导体器件及其形成方法
CN109755297B (zh) 半导体器件及其制造方法
US10269972B2 (en) Fin-FET devices and fabrication methods thereof
US20180145156A1 (en) Finfet with improved gate dielectric
CN116504718B (zh) 一种半导体结构的制作方法
CN112582265B (zh) 半导体结构及其形成方法
US20070105295A1 (en) Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
CN118173505A (zh) 半导体结构的制备方法及半导体结构
CN114256336A (zh) 一种半导体器件及其制造方法
CN108630543B (zh) 半导体结构及其形成方法
CN113314606A (zh) 半导体结构及半导体结构的形成方法
CN113113307B (zh) 半导体结构及其形成方法
CN117153866B (zh) 一种半导体器件及其制作方法
CN109872971B (zh) 半导体结构及其形成方法
CN118248740A (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination