CN112466951B - 一种mos器件及避免mos器件寄生晶体管开启的方法 - Google Patents
一种mos器件及避免mos器件寄生晶体管开启的方法 Download PDFInfo
- Publication number
- CN112466951B CN112466951B CN202011363637.9A CN202011363637A CN112466951B CN 112466951 B CN112466951 B CN 112466951B CN 202011363637 A CN202011363637 A CN 202011363637A CN 112466951 B CN112466951 B CN 112466951B
- Authority
- CN
- China
- Prior art keywords
- region
- implantation
- field
- mos device
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 29
- 238000002347 injection Methods 0.000 claims abstract description 61
- 239000007924 injection Substances 0.000 claims abstract description 61
- 238000002513 implantation Methods 0.000 claims abstract description 60
- 238000005468 ion implantation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 238000002955 isolation Methods 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 26
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000000206 photolithography Methods 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- -1 boron ions Chemical class 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 3
- 238000005516 engineering process Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005865 ionizing radiation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种MOS器件及避免MOS器件寄生晶体管开启的方法，包括：硅衬底、位于硅衬底上方的场氧区、有源区、阱区、体引出区、栅介质层及H型栅条；位于有源区边缘的场注入区；有源区包括源区、漏区以及沟道区，体引出区设置于H型栅条宽度方向的一侧；体引出区上设置有注入窗口，场氧区背面与硅衬底之间的交界面区域为重掺杂区域；重掺杂区的掺杂浓度高于阱区的掺杂浓度；二次离子注入的深度大于或等于源区及漏区的离子注入深度；如此，通过在体引出区上方增加一个窗口，沿注入窗口进行二次离子注入，确保场氧区边缘具有足够高的掺杂浓度，不会导致寄生晶体管开启，从而抑制MOS器件的关态漏电，提高MOS器件的电学特性。
Description
技术领域
本发明属于半导体器件技术领域，尤其涉及一种MOS器件及避免MOS器件寄生晶体管开启的方法。
背景技术
CMOS集成电路具有功耗低，速度快、抗干扰能力强、集成度高等众多优点，因此CMOS工艺是当前大规模集成电路的主流工艺技术。
无论是基于体硅或SOI衬底材料，MOS器件自身以及相互之间的漏电一直都是业界亟待解决的问题，因此MOS器件的隔离技术是集成电路制造工艺的一项关键技术，隔离不好会造成漏电、击穿、闩锁效应等。
现有技术中，常用的隔离工艺技术包括结隔离、硅局部氧化隔离(LOCOS，LocalOxidation of Silicon)技术及浅沟道隔离(STI，Shallow Trench Isolation)技术等。而LOCOS和STI技术虽然具有一定的隔离效果，但同时也引入了寄生晶体管效应，如果工艺处理不当或者MOS器件处于电离辐射环境中，就会导致寄生晶体管开启，进而导致MOS器件的关态漏电增大，严重影响MOS器件的电学特性。
发明内容
针对现有技术存在的问题，本发明实施例提供了一种MOS器件及避免MOS器件寄生晶体管开启的方法，用于解决现有技术在对MOS器件进行隔离时，引入的寄生晶体管效应导致寄生晶体管开启，进而导致MOS器件的关态漏电增大，MOS器件电学特性降低的技术问题。
本发明还提供一种MOS器件，所述MOS器件包括：
硅衬底，位于所述硅衬底上方的场氧区、有源区、阱区、体引出区、栅介质层及H型栅条；位于所述有源区边缘的场注入区；
其中，所述有源区包括源区、漏区以及沟道区，所述体引出区设置于所述H型栅条宽度方向的一侧；
所述体引出区上设置有注入窗口，所述场氧区背面与所述硅衬底之间的交界面区域为重掺杂区域；所述重掺杂区的掺杂浓度高于所述阱区的掺杂浓度；所述二次离子注入的深度大于或等于所述源区及所述漏区的离子注入深度。
可选的，所述注入窗口的边缘与所述H型栅条设置有间隔距离，所述间隔距离大于或等于光刻工艺中器件之间的最小间距。
可选的，所述重掺杂区域的掺杂浓度大于1017cm-3。
本发明还提供一种避免MOS器件寄生晶体管开启的方法，应用于H型MOSFET器件，所述方法包括：
在硅衬底上进行场氧生长形成有源区及场氧区；
利用场注入工艺在所述有源区的边界进行一次离子注入，形成场注入区；
在所述有源区内进行阱注入，形成阱区；
在所述有源区上生长栅介质层，在所述栅介质层上形成H型栅条；
在所述有源区内通过离子注入及退火工艺形成源区、漏区以及体引出区；所述体引出区设置于所述H型栅条宽度方向的一侧；
在所述体引出区上形成注入窗口；
沿所述注入窗口向所述场注入区及所述体引出区内进行二次离子注入，使得所述场氧区背面与所述硅衬底之间的交界面区域为重掺杂区域，所述重掺杂区域的掺杂浓度高于所述阱区的掺杂浓度；其中，所述二次离子注入的深度大于或等于所述源区及所述漏区的离子注入深度。
可选的，所述注入窗口的边缘与所述H型栅条设置有间隔距离，所述间隔距离大于或等于光刻工艺中器件之间的最小间距。
可选的，所述场注入工艺在所述在硅衬底上完成场氧隔离工艺之前进行或者在完成所述场氧隔离工艺之后进行；
在所述体引出区上形成注入窗口，并沿所述注入窗口向所述场注入区及所述体引出区内进行二次离子注入的步骤，在所述在硅衬底上完成场氧隔离工艺之前进行；或者，所述在硅衬底上完成所述场氧隔离工艺之后进行；或者，在完成所述场氧隔离工艺之后且在形成源区、漏区、体引出区之前进行；或者，在完成所述场氧隔离工艺之后且在形成源区、漏区、体引出区之后进行。
可选的，所述重掺杂区域的掺杂浓度大于1017cm-3。
可选的，所述在所述体引出区形成注入窗口，包括：
在所述体引出区覆盖一层掩膜版，通过光刻工艺在所述体引出区内形成所述注入窗口。
可选的，所述在所述有源区内进行阱注入，形成阱区，包括：
在所述有源区进行P阱注入，形成P阱区；其中，所述P阱区的掺杂浓度为1016～1019cm-3。
可选的，所述沿所述注入窗口向所述场注入区及所述体引出区内进行二次离子注入，包括：
在所述注入窗口内进行硼离子注入，注入能量为50Kev～100Kev，注入剂量为1013～1016cm-2。
本发明提供了一种MOS器件及避免MOS器件寄生晶体管开启的方法，MOS器件包括：硅衬底，位于所述硅衬底上方的场氧区、有源区、阱区、体引出区、栅介质层及H型栅条；位于所述有源区边缘的场注入区；其中，所述有源区包括源区、漏区以及沟道区，所述体引出区设置于所述H型栅条宽度方向的一侧；所述体引出区上设置有注入窗口，所述场氧区背面与所述硅衬底之间的交界面区域为重掺杂区域；所述重掺杂区的掺杂浓度高于所述阱区的掺杂浓度；所述二次离子注入的深度大于或等于所述源区及所述漏区的离子注入深度；如此，通过在体引出区上方增加一个注入窗口，沿注入窗口向场注入区及体引出区内进行二次离子注入，这样在进行二次离子注入后，在场氧区背面与所述硅衬底之间的交界面区域可形成重掺杂区，因此可确保场氧区边缘具有足够高的掺杂浓度，进而提高MOS器件边缘寄生晶体管的开启电压，不会引起寄生晶体管开启，从而抑制MOS器件的关态漏电，提高MOS器件的电学特性。
附图说明
图1为本发明实施例提供的H型MOS器件的结构示意图；
图2为本发明实施例提供的H型MOS器件的场注入示意图；
图3为本发明实施例提供的二次离子注入截断漏电路径的示意图；
图4为本发明实施例提供的避免MOS器件寄生晶体管开启的方法流程示意图。
具体实施方式
为了解决现有技术在对MOS器件进行隔离时，引入的寄生晶体管效应导致寄生晶体管开启，进而导致MOS器件的关态漏电增大，MOS器件电学特性降低的技术问题。
举例来说，以电离辐射为例，若MOS器件在电辐射环境中时，会在SiO2中产生氧化物陷阱电荷，在Si/SiO2界面感生界面态，由于辐射导致的电荷积累，寄生晶体管的隔离能力将会减弱甚至开启。因此寄生晶体管将会在主晶体管上叠加较高的漏电流，从而引起较高的关态电流(泄漏电流)和晶体管的阈值电压漂移，导致关态漏电增大，使单元电路功能下降，甚至失效。基于此，本发明提供了一种用于避免MOS器件寄生晶体管开启的方法及MOS器件。
下面通过附图及具体实施例对本发明的技术方案做进一步的详细说明。
实施例一
本实施例提供一种MOS器件，MOS器可以包括NMOS器件，也可以包括PMOS器件，当MOS器为NMOS器件时，如图1及图2所示，MOS器件包括：硅衬底P-sub、场氧区、有源区21、阱区P well、体引出区P+body、栅介质层Gate oxide、H型栅条23及位于有源区边缘21的场注入区22。
其中，有源区21包括源区S、漏区D以及沟道区，体引出区设置于H型栅条宽度方向的一侧；
体引出区上设置有注入窗口，场氧区背面与硅衬底之间的交界面区域为重掺杂区域；重掺杂区的掺杂浓度高于阱区的掺杂浓度；二次离子注入的深度大于或等于源区及漏区的离子注入深度。
具体的，在制备MOS器件时，首先利用硅局部氧化隔离工艺(LOCOS，LocalOxidation of Silicon，)或浅沟道隔离(STI，Shallow Trench Isolation)在硅衬底上进行场氧生长，形成有源区及场氧区。其中，当MOS器件为NMOS器件时，硅衬底为P型衬底；当MOS器件为PMOS器件时，硅衬底为N型衬底。
本实施例中利用LOCOS工艺进行场氧生长，因locos工艺在硅衬底的横向生长很快，同时由于多次热退火会导致有源区纵向边界的离子浓度差异很大，为了避免有源区21的边缘漏电，利用场注入工艺在有源区的边界一次离子注入，形成场注入区22。其中，在一次离子注入时，采用硼离子进行离子注入。
值得注意的是，场注入工艺在硅衬底上完成场氧隔离工艺之前进行或者在完成场氧隔离工艺之后进行。
在有源区内进行阱注入，形成阱区。当MOS器件为NMOS器件时，阱区为P阱；当MOS器件为PMOS器件时，阱区为N阱。
当MOS器件为NMOS器件时，在有源区21内进行阱注入时，具体为：在有源区21进行P阱注入，形成P阱区；其中，P阱区的掺杂浓度为1016～1019cm-3。
当MOS器件为PMOS器件时，在有源区21内进行阱注入，形成阱区，包括：
在有源区21进行N阱注入，形成N阱区；其中，N阱区的掺杂浓度为1016～1019cm-3。
值得注意的是，阱区的掺杂深度根据MOS器件的击穿电压、正向导通压降等特性进行设定。
在有源区21上通过牺牲氧化及热氧化工艺形成高质量的栅介质层Gate oxide，然后淀积多晶硅poly，通过光刻、刻蚀等工艺形成H型栅条23。
在有源区内通过离子注入及退火工艺形成源区S、漏区D以及体引出区；其中，当MOS器件为NMOS器件时，源区为N+源区，体引出区为P+体引出区(P+body)；当MOS器件为PMOS器件时，源区为P+源区，体引出区为N+体引出区。
这里，体引出区包括两个，参考图1，体引出区分别位于H型栅条23宽度方向的一侧；体引出区可以作为独立的端口。
针对任一体引出区，在体引出区上形成注入窗口24，沿注入窗口24向场注入区及体引出区内进行二次离子注入；其中，二次离子注入的深度与源区S及漏区D的离子注入深度一致。
为了避免二次注入的离子向栅条漂移，影响器件电学特性，注入窗口24的边缘与H型栅条设置有间隔距离，间隔距离大于或等于光刻工艺中器件之间的最小间距λ。
这里，不同光刻工艺中器件之间的最小间距是不同的，比如对于45nm的光刻工艺来说，λ的值即为45nm；比如对于180nm的光刻工艺，λ的值即为180nm。
作为一种可选的实施例，在所述体引出区形成注入窗口，包括：
在体引出区覆盖一层掩膜版，通过光刻工艺在体引出区内形成注入窗口。其中，可参考图2，注入窗口24包裹了体引出区的一部分及体引出区周围的场注入区22。
沿注入窗口向场注入区及所述体引出区内进行二次离子注入时，包括：
在注入窗口内进行硼离子注入，注入能量为50Kev～100Kev，注入剂量为1013～1016cm-2。
在体引出区上形成注入窗口24，并沿注入窗口24向场注入区及体引出区内进行二次离子注入的步骤，在硅衬底上完成场氧隔离工艺之前进行；或者，在硅衬底上完成场氧隔离工艺之后进行；或者，在完成场氧隔离工艺之后且在形成有源区、漏区、体引出区之前进行；或者，在完成场氧隔离工艺之后且在形成有源区、漏区、体引出区之后进行。
这样可以使得场氧区背面与硅衬底之间的交界面区域为重掺杂区域，重掺杂区域的掺杂浓度高于阱区的掺杂浓度；重掺杂区域的掺杂浓度大于1017cm-3。因场氧区的掺杂浓度足够高，且二次离子注入的深度足够深，因此可以有效截断漏电电流的泄漏路径，泄漏路径可参考图3中的箭头流向，进而提高MOS器件边缘寄生晶体管的开启电压，不会引起寄生晶体管开启，因此能有效抑制MOS器件的关态漏电，提高MOS器件的电学特性。
基于同样的发明构思，本实施例提供一种避免MOS器件寄生晶体管开启的方法，用于H型MOSFET器件，MOSFET器件可以为NMOS器件，也可以为PMOS器件。如图4所示，方法包括：
S410，在硅衬底上进行场氧生长形成有源区及场氧区；
利用LOCOS工艺或STI工艺在硅衬底上进行场氧生长，形成有源区及场氧区。其中，有源区包括：源区、漏区及沟道区；当MOS器件为NMOS器件时，硅衬底为P型衬底；当MOS器件为PMOS器件时，硅衬底为N型衬底。
S411，利用场注入工艺在所述有源区的边界进行一次离子注入，形成场注入区；
因locos工艺在硅衬底的横向生长很快，同时由于多次热退火会导致有源区纵向边界的离子浓度差异很大，为了避免有源区的边缘漏电，利用场注入工艺在有源区的边界一次离子注入，形成场注入区。可参考图1，有源区为标记21所示，场注入区为标记22所示。其中，在一次离子注入时，采用硼离子进行离子注入。
值得注意的是，场注入工艺在硅衬底上完成场氧隔离工艺之前进行或者在完成场氧隔离工艺之后进行。
S412，在所述有源区内进行阱注入，形成阱区；
在有源区内进行阱注入，形成阱区。当MOS器件为NMOS器件时，阱区为P阱；当MOS器件为PMOS器件时，阱区为N阱。
作为一种可选的实施例，当MOS器件为NMOS器件时，在有源区内进行阱注入，形成阱区，包括：
在所述有源区进行P阱注入，形成P阱区；其中，P阱区的掺杂浓度为1016～1019cm-3。P阱区可参考图2。
当MOS器件为PMOS器件时，在有源区内进行阱注入，形成阱区，包括：
在所述有源区进行N阱注入，形成N阱区；其中，N阱区的掺杂浓度为1016～1019cm-3。
值得注意的是，阱区的掺杂深度根据MOS器件的击穿电压、正向导通压降等特性进行设定。
S413，在所述有源区上生长栅介质层，在所述栅介质层上形成H型栅条；
在有源区上通过牺牲氧化及热氧化工艺形成高质量的栅介质层，然后淀积多晶硅，通过光刻、刻蚀等工艺形成H型栅条。其中，栅介质层如图2中的Gate oxide所示，多晶硅如图1及图2中的poly所示。栅介质层上形成的H型栅条如图1中的标记23所示。
S414，在所述有源区内通过离子注入及退火工艺形成源区、漏区以及体引出区；所述体引出区设置于所述H型栅条宽度方向的一侧；
在有源区内通过离子注入及退火工艺形成源区、漏区以及体引出区；其中，当MOS器件为NMOS器件时，源区为N+源区，体引出区为P+体引出区(P+body)；当MOS器件为PMOS器件时，源区为P+源区，体引出区为N+体引出区。
这里，体引出区包括两个，参考图1，体引出区分别位于H型栅条宽度方向的一侧；体引出区可以作为独立的端口。
S415，在所述体引出区上形成注入窗口；沿所述注入窗口向所述场注入区及所述体引出区内进行二次离子注入；
针对任一体引出区，在体引出区上形成注入窗口，沿注入窗口向场注入区及体引出区内进行二次离子注入；其中，二次离子注入的深度大于或等于源区及漏区的离子注入深度。其中，注入窗口如图1中的标记24所示。
为了避免二次注入的离子向栅条漂移，影响器件电学特性，注入窗口的边缘与H型栅条设置有间隔距离，间隔距离大于或等于光刻工艺中器件之间的最小间距λ。
这里，不同光刻工艺中器件之间的最小间距是不同的，比如对于45nm的光刻工艺来说，λ的值即为45nm；比如对于180nm的光刻工艺来说，λ的值即为180nm。
作为一种可选的实施例，在所述体引出区形成注入窗口，包括：
在体引出区覆盖一层掩膜版，通过光刻工艺在体引出区内形成注入窗口。其中，可参考图2，注入窗口包裹了体引出区的一部分及体引出区周围的场注入区。
作为一种可选的实施例，沿注入窗口向场注入区及所述体引出区内进行二次离子注入，包括：
在注入窗口内进行硼离子注入，注入能量为50Kev～100Kev，注入剂量为1013～1016cm-2。
在体引出区上形成注入窗口，并沿注入窗口向场注入区及体引出区内进行二次离子注入的步骤，在硅衬底上完成场氧隔离工艺之前进行；或者，在硅衬底上完成场氧隔离工艺之后进行；或者，在完成场氧隔离工艺之后且在形成有源区、漏区、体引出区之前进行；或者，在完成场氧隔离工艺之后且在形成有源区、漏区、体引出区之后进行。
这样可以使得场氧区背面与硅衬底之间的交界面区域为重掺杂区域，重掺杂区域的掺杂浓度高于阱区的掺杂浓度；重掺杂区域的掺杂浓度大于1017cm-3。因场氧区的掺杂浓度足够高，且二次离子注入的深度足够深，因此可以有效截断漏电电流的泄漏路径，泄漏路径可参考图3中的箭头流向，进而提高MOS器件边缘寄生晶体管的开启电压，不会引起寄生晶体管开启，因此能有效抑制MOS器件的关态漏电，提高MOS器件的电学特性。
本发明实施例提供的MOS器件及避免MOS器件寄生晶体管开启的方法能带来的有益效果至少是：
本发明提供了一种用于避免MOS器件寄生晶体管开启的方法及MOS器件，MOS器件包括：硅衬底，位于所述硅衬底上方的场氧区、有源区、阱区、体引出区、栅介质层及H型栅条；位于所述有源区边缘的场注入区；其中，所述有源区包括源区、漏区以及沟道区，所述体引出区设置于所述H型栅条宽度方向的一侧；所述体引出区上设置有注入窗口，所述场氧区背面与所述硅衬底之间的交界面区域为重掺杂区域；所述重掺杂区的掺杂浓度高于所述阱区的掺杂浓度；所述二次离子注入的深度大于或等于所述源区及所述漏区的离子注入深度；如此，通过在体引出区上方增加一个注入窗口，沿注入窗口向场注入区及体引出区内进行二次离子注入，这样在进行二次离子注入后，在场氧区背面与所述硅衬底之间的交界面区域可形成重掺杂区，因此可确保场氧区边缘具有足够高的掺杂浓度，进而提高MOS器件边缘寄生晶体管的开启电压，不会引起寄生晶体管开启，从而抑制MOS器件的关态漏电，提高MOS器件的电学特性。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种MOS器件，其特征在于，所述MOS器件包括：
硅衬底，位于所述硅衬底上方的场氧区、有源区、阱区、体引出区、栅介质层及H型栅条；位于所述有源区边缘的通过一次离子注入形成的场注入区；
其中，所述有源区包括源区、漏区以及沟道区，所述体引出区设置于所述H型栅条宽度方向的一侧；
所述体引出区上设置有二次离子注入窗口，使得所述场氧区背面与所述硅衬底之间的交界面区域为重掺杂区域；所述重掺杂区的掺杂浓度高于所述阱区的掺杂浓度；所述二次离子注入的深度大于或等于所述源区及所述漏区的离子注入深度。
2.如权利要求1所述的MOS器件，其特征在于，所述注入窗口的边缘与所述H型栅条设置有间隔距离，所述间隔距离大于或等于光刻工艺中器件之间的最小间距。
3.如权利要求1所述的MOS器件，其特征在于，所述重掺杂区域的掺杂浓度大于1017cm-3。
4.一种避免MOS器件寄生晶体管开启的方法，其特征在于，应用于H型MOSFET器件，所述方法包括：
在硅衬底上进行场氧隔离形成有源区及场氧区；
利用场注入工艺在所述有源区的边界进行一次离子注入，形成场注入区，在所述有源区内进行阱注入，形成阱区；
在所述有源区上生长栅介质层，在所述栅介质层上形成H型栅条；
在所述有源区内通过离子注入及退火工艺形成源区、漏区以及体引出区；所述体引出区设置于所述H型栅条宽度方向的一侧；
在所述体引出区上形成注入窗口；
沿所述注入窗口向所述场注入区及所述体引出区内进行二次离子注入，使得所述场氧区背面与所述硅衬底之间的交界面区域为重掺杂区域，所述重掺杂区域的掺杂浓度高于所述阱区的掺杂浓度；其中，所述二次离子注入的深度大于或等于所述源区及所述漏区的离子注入深度。
5.如权利要求4所述的方法，其特征在于，所述注入窗口的边缘与所述H型栅条设置有间隔距离，所述间隔距离大于或等于光刻工艺中器件之间的最小间距。
6.如权利要求4所述的方法，其特征在于，所述场注入工艺在所述硅衬底上完成场氧隔离工艺之前进行或者在完成所述场氧隔离工艺之后进行；
在所述体引出区上形成注入窗口，并沿所述注入窗口向所述场注入区及所述体引出区内进行二次离子注入的步骤，在所述在硅衬底上完成场氧隔离工艺之前进行；或者，在硅衬底上完成所述场氧隔离工艺之后进行；或者，在完成所述场氧隔离工艺之后且在形成有源区、漏区、体引出区之前进行；或者，在完成所述场氧隔离工艺之后且在形成有源区、漏区、体引出区之后进行。
7.如权利要求4所述的方法，其特征在于，所述重掺杂区域的掺杂浓度大于1017cm-3。
8.如权利要求4所述的方法，其特征在于，所述在所述体引出区形成注入窗口，包括：
在所述体引出区覆盖一层掩膜版，通过光刻工艺在所述体引出区内形成所述注入窗口。
9.如权利要求4所述的方法，其特征在于，所述在所述有源区内进行阱注入，形成阱区，包括：
在所述有源区进行P阱注入，形成P阱区；其中，所述P阱区的掺杂浓度为1016～1019cm-3。
10.如权利要求4所述的方法，其特征在于，所述沿所述注入窗口向所述场注入区及所述体引出区内进行二次离子注入，包括：
在所述注入窗口内进行硼离子注入，注入能量为50Kev～100Kev，注入剂量为1013～1016cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011363637.9A CN112466951B (zh) | 2020-11-27 | 2020-11-27 | 一种mos器件及避免mos器件寄生晶体管开启的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011363637.9A CN112466951B (zh) | 2020-11-27 | 2020-11-27 | 一种mos器件及避免mos器件寄生晶体管开启的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112466951A CN112466951A (zh) | 2021-03-09 |
| CN112466951B true CN112466951B (zh) | 2022-10-21 |
Family
ID=74809215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011363637.9A Active CN112466951B (zh) | 2020-11-27 | 2020-11-27 | 一种mos器件及避免mos器件寄生晶体管开启的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112466951B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018090301A1 (zh) * | 2016-11-17 | 2018-05-24 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987093A (en) * | 1987-04-15 | 1991-01-22 | Texas Instruments Incorporated | Through-field implant isolated devices and method |
| US5208181A (en) * | 1992-08-17 | 1993-05-04 | Chartered Semiconductor Manufacturing Pte Ltd. | Locos isolation scheme for small geometry or high voltage circuit |
| KR950026039A (ko) * | 1994-02-25 | 1995-09-18 | 모리시다 요이치 | 반도체 장치 및 그 제조방법 |
| EP1189276A1 (en) * | 2000-09-08 | 2002-03-20 | Interuniversitair Micro-Elektronica Centrum Vzw | Methods of making an integrated circuit having field implants and a high voltage PN junction, and corresponding integrated circuit |
| US20160181369A1 (en) * | 2014-12-23 | 2016-06-23 | Kaiming Ning | Jfet device and its manufacturing method |
| CN211350663U (zh) * | 2019-12-26 | 2020-08-25 | 北京宇翔电子有限公司 | 硅栅nmos器件、硅栅cmos器件以及cmos电路 |
-
2020
- 2020-11-27 CN CN202011363637.9A patent/CN112466951B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018090301A1 (zh) * | 2016-11-17 | 2018-05-24 | 华为技术有限公司 | 隧穿场效应晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112466951A (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| US8173500B2 (en) | Poly-emitter type bipolar junction transistor, bipolar CMOS DMOS device, and manufacturing methods of poly-emitter type bipolar junction transistor and bipolar CMOS DMOS device | |
| US20050275037A1 (en) | Semiconductor devices with high voltage tolerance | |
| EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
| US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
| US8232158B2 (en) | Compensated isolated p-well DENMOS devices | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN110265359B (zh) | 半导体器件及其制造方法 | |
| CN110010690B (zh) | Nldmos的制造方法 | |
| US6528846B1 (en) | Asymmetric high voltage silicon on insulator device design for input output circuits | |
| JP4501183B2 (ja) | 半導体装置の製造方法 | |
| JPH04239760A (ja) | 半導体装置の製造法 | |
| KR20190090270A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN112466950B (zh) | 一种抗边缘漏电soi mos结构及其形成方法 | |
| CN108470680B (zh) | 半导体结构的制作方法 | |
| JP2000174135A (ja) | 半導体装置及びその製造方法 | |
| US7736961B2 (en) | High voltage depletion FET employing a channel stopping implant | |
| CN112466951B (zh) | 一种mos器件及避免mos器件寄生晶体管开启的方法 | |
| CN112466949B (zh) | 一种bts型mosfet结构及其制备方法 | |
| JP3778810B2 (ja) | 半導体装置の製造方法 | |
| KR20040038379A (ko) | 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법 | |
| US8962410B2 (en) | Transistors with different threshold voltages | |
| CN112466953B (zh) | 一种h型体接触soi mosfet器件及其制作方法 | |
| TW200845233A (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| CN109103261B (zh) | 半导体器件和集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |