CN112466953B - 一种h型体接触soi mosfet器件及其制作方法 - Google Patents
一种h型体接触soi mosfet器件及其制作方法 Download PDFInfo
- Publication number
- CN112466953B CN112466953B CN202011366925.XA CN202011366925A CN112466953B CN 112466953 B CN112466953 B CN 112466953B CN 202011366925 A CN202011366925 A CN 202011366925A CN 112466953 B CN112466953 B CN 112466953B
- Authority
- CN
- China
- Prior art keywords
- region
- field
- body contact
- implantation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000002347 injection Methods 0.000 claims abstract description 27
- 239000007924 injection Substances 0.000 claims abstract description 27
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 15
- 239000001301 oxygen Substances 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000002513 implantation Methods 0.000 claims description 76
- 238000005468 ion implantation Methods 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- 229910052796 boron Inorganic materials 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 239000007943 implant Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- -1 boron ions Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000005865 ionizing radiation Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
本发明涉及半导体技术领域，尤其涉及一种H型体接触SOI MOSFET器件及其制作方法，该器件包括：SOI衬底；位于SOI衬底上的有源区和有源区外围的场氧隔离区，位于有源区边缘的场注入区；其中，有源区包括：源区、漏区、P阱、H型栅区以及体接触区，源区、漏区分别位于H型栅区开口处，P阱位于源区和漏区之间，体接触区位于H型栅区宽度方向的两端；体接触区上设置有注入窗口,定义为高浓度注入区，高浓度注入区包括场注入区，高浓度注入区使得场氧隔离区与SOI衬底埋氧层之间夹角处的掺杂浓度大于P阱的掺杂浓度，通过将场氧隔离区与SOI衬底的埋氧层之间的夹角处的掺杂浓度提升，有效抑制器件关态漏电增大问题，显著提高器件的可靠性和工程应用水平。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种H型体接触SOI MOSFET器件及其制作方法。
背景技术
在MOS器件的制作工艺中，所采用的隔离技术有结隔离、LOCOS技术、STI技术，其中，LOCOS技术和STI技术会引入寄生晶体管效应，在电离辐射环境中，这些寄生晶体管将会在主晶体管上叠加较高的漏电流，从而引起较高的关态电流(泄漏电流)和晶体管的阈值电压漂移，使单元电路功能下降，甚至失效。
如图1所示，为H型MOSFET器件，该结构的P型掺杂与源漏区形成良好的体区欧姆接触，同时使体接触有源区边缘侧面掺杂浓度很高，大大超过P阱掺杂浓度，能够显著提高侧面寄生晶体管的开启电压，但是，由于在该H型MOSFET器件中采用的场氧隔离在热氧化时，会使得Si-SiO2界面杂质的再分布，如图2所示，由于硼在SiO2中的扩散系数大于Si，所以，Si-SiO2界面有更多的杂质进入SiO2中，掺杂硼的Si在表面通过热氧化之后形成一层SiO2，在表面附近处的硼浓度也会减小。虽然，在H型体接触区进行了P+注入，由于热氧化场氧(FOX)的正面和背面与Si接触位置有很长的横向扩展距离，P型杂质浓度会沿着FOX与Si的界面会呈现明显的梯度分布，即掺杂浓度从表面的1020/cm3降低到背面的FOX与BOX接触底角位置的1017/cm3量级，该浓度角度的区域沿着体接触有源区边缘连接到器件的源漏的N型掺杂区，使得场氧区的寄生晶体管开启电压降低。
在H型MOSFET器件处于电离辐射环境中时，寄生晶体管将会开启，使得MOS器件关态漏电增大，严重影响了器件的电学特性和可靠性。
因此，如何抑制该关态漏电，保证器件的电学特性和可靠性是目前亟待解决的技术问题。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的H型体接触SOI MOSFET器件及其制作方法。
一方面，本发明提供了一种H型体接触SOI MOSFET器件，包括：
SOI衬底，所述SOI衬底包括由下至上的底硅层、埋氧层和顶硅层；
位于所述顶硅层上的有源区和所述有源区外围的场氧隔离区，位于所述有源区边缘的场注入区；
其中，所述有源区包括：源区、漏区、P阱、H型栅区以及体接触区，所述源区、漏区分别位于所述H型栅区开口内，所述P阱位于所述源区和所述漏区之间，所述体接触区位于所述H型栅区宽度方向的两端；
位于所述体接触区内的高浓度注入区，所述高浓度注入区包括所述场注入区，所述场氧隔离区与所述SOI衬底埋氧层之间夹角处的掺杂浓度大于所述P阱的掺杂浓度。
进一步地，所述高浓度注入区与所述H型栅区之间保持预设距离。
进一步地，所述预设距离为大于或等于制备工艺所需的最小距离。
另一方面，本发明还提供了一种H型体接触SOI MOSFET器件的制作方法，包括：
在SOI衬底的顶硅层上定义出有源区；
在所述有源区的外围形成场氧隔离区；
采用场注入工艺在所述有源区边缘进行一次离子注入，形成场注入区；
在所述有源区通过离子注入形成P阱；
在所述有源区形成源区、漏区和H型栅区，以及体接触区，以使所述源区与所述漏区位于所述H型栅区的两个开口处，所述体接触区位于所述H型栅区栅宽方向的两端；
在所述体接触区上形成注入窗口；
沿着所述注入窗口向所述场注入区和所述体接触区进行二次离子注入，以使所述场氧隔离区与所述SOI衬底埋氧层之间夹角处的掺杂浓度大于所述P阱的掺杂浓度。
进一步地，所述注入窗口与所述H型栅区之间保持预设距离。
进一步地，所述预设距离为大于或等于制备工艺所需的最小距离。
进一步地，所述场氧注入工艺是在形成场氧隔离区之前进行或者在形成所述场氧隔离区之后进行；
所述在所述体接触区上形成注入窗口，沿着所述注入窗口向所述场注入区和所述体接触区进行二次离子注入的步骤，是在所述形成场氧隔离区之前进行，或者，在所述形成场氧隔离区之后进行；或者，在形成场氧隔离区之后且在所述有源区形成源区、漏区、以及体接触区之前进行，或者在形成所述场氧隔离区之后且在所述有源区形成源区、漏区、以及体接触区之后进行。
进一步地，所述H型栅区包括栅介质层和所述栅介质层上的栅极。
进一步地，所述场氧隔离区与所述SOI衬底埋氧层之间的夹角处的掺杂浓度大于1017cm-3量级。
进一步地，所述沿着所述注入窗口向所述场注入区和所述体接触区进行二次离子注入，包括：
沿着所述注入窗口向所述场注入区和所述体接触区进行硼离子注入，注入能量为50Kev～100Kev，注入剂量为1013～1016cm-2。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种H型体接触SOI MOSFET器件，包括：SOI衬底，该SOI衬底包括由下至上的底硅层、埋氧层和顶硅层；位于顶硅层上的有源区和有源区外围的场氧隔离区，位于该有源区边缘的场注入区；其中，有源区包括：源区、漏区、P阱、H型栅区以及体接触区，该源区、漏区分别位于该H型栅区开口内，P阱位于该源区和漏区之间，体接触区位于H型栅区宽度方向的两端；位于体接触区内的高浓度注入区，该高浓度注入区包括场注入区，该高浓度注入区使得场氧隔离区与SOI衬底埋氧层之间夹角处的掺杂浓度大于P阱的掺杂浓度，进而通过将场氧隔离区与SOI衬底的埋氧层之间的夹角处的掺杂浓度提升，有效抑制器件关态漏电增大问题，显著提高器件的可靠性和工程应用水平。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考图形表示相同的部件。在附图中：
图1示出了现有技术中的H型MOSFET器件的俯视图；
图2示出了该现有技术中H型MOSFET器件的体接触有源区边缘截面图；
图3a～图3c示出了本发明实施例一中H型体接触SOI MOSFET器件的结构示意图；
图4示出了本发明实施例一中沿图3c中的虚线箭头展开的剖面图；
图5示出了本发明实施例二中H型体接触SOI MOSFET器件的制作方法的步骤流程示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
本发明还提供了一种H型体接触SOI MOSFET器件，如图3a～3c、图4所示，包括：
SOI衬底201，所述SOI衬底201包括由下至上的底硅层、埋氧层和顶硅层；
位于所述顶硅层上的有源区202和所述有源区202外围的场氧隔离区203，位于有源区202边缘的场注入区204；
其中，所述有源区202包括：源区2021、漏区2022、P阱2023、H型栅区2024以及体接触区2025；所述源区2021、漏区2022分别位于所述H型栅区2024开口内，所述P阱2023位于所述源区2021和所述漏区2022之间，所述体接触区2025位于所述H型栅区2024宽度方向的两端；
位于体接触区内的高浓度注入区205，高浓度注入区包括场注入区204，该高浓度注入区205使得所述体接触区2025内的场氧隔离区203与SOI衬底埋氧层之间夹角处的掺杂浓度大于所述P阱2023的掺杂浓度。
图4为沿着图3c中的虚线箭头展开的剖面图，即该高浓度注入区205的示意图，其中，中间部分为该高浓度注入区，掺杂浓度较高，进而用于阻断了关态漏电。
具体地，在形成位于所述顶硅层上的有源区202和所述有源区202外围的场氧隔离区203时，具体是利用locos工艺在顶硅层上进行场氧生成，形成该场氧隔离区。
在一种可选的实施方式中，该高浓度注入区205与所述H型栅区2024之间保持预设距离λ。
在一种可选的实施方式中，所述预设距离λ为大于或等于制备工艺所需的最小距离。将该高浓度注入区205与H型栅区之间保持预设距离，以防止离子注入工艺中使得离子扩散到H型栅区的多晶硅栅上，进而影响多晶硅栅的浓度，影响器件特性。
在一种可选的实施方式中，由于该高浓度注入区205的存在，所述场氧隔离区203(FOX)与所述SOI衬底的埋氧层(BOX)之间的夹角处的掺杂浓度大于1017cm-3量级。而P阱的掺杂浓度为1016～1019cm-3量级。具体地，该体接触区2025内的场氧隔离区203与SOI衬底埋氧层之间的夹角处的掺杂浓度为1017cm-3～1019cm-3量级，由此可见，大于该P阱的掺杂浓度。
具体地，是通过在该高浓度注入区205注入硼离子，注入的能量为50Kev～100Kev，注入剂量为1013～1016cm-2。
由于场氧隔离区203与SOI衬底的埋氧层之间的夹角处的掺杂浓度大于P阱的掺杂浓度，能够提高器件边缘寄生晶体管的开启电压，有效抑制器件关态漏电增大的问题，并提高了器件的可靠性和工程应用水平。
在一种可选的实施方式中，所述源区2021为N型源区，所述漏区2022为N型漏区。
在一种可选的实施方式中，所述H型栅区2024包括栅介质层20241和栅介质层20241上的栅极20242。具体地，在有源区上通过牺牲氧化及热氧化工艺形成高质量的栅介质层，然后，淀积多晶硅poly，通过光刻、刻蚀等工艺形成H型栅区2024。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种H型体接触SOI MOSFET器件，包括：SOI衬底，该SOI衬底包括由下至上的底硅层、埋氧层和顶硅层；位于顶硅层上的有源区和有源区外围的场氧隔离区，位于该有源区边缘的场注入区；其中，有源区包括：源区、漏区、P阱、H型栅区以及体接触区，该源区、漏区分别位于该H型栅区开口内，P阱位于该源区和漏区之间，体接触区位于H型栅区宽度方向的两端；位于体接触区内的高浓度注入区，该高浓度注入区包括场注入区，该高浓度注入区使得场氧隔离区与SOI衬底埋氧层之间夹角处的掺杂浓度大于P阱的掺杂浓度，进而通过将场氧隔离区与SOI衬底的埋氧层之间的夹角处的掺杂浓度提升，有效抑制器件关态漏电增大问题，显著提高器件的可靠性和工程应用水平。
实施例二
基于相同的发明构思，本发明实施例提供了一种H型体接触SOI MOSFET器件的制作方法，如图3所示，包括：
S301，在SOI衬底的顶硅层上定义出有源区。
S302，在有源区的外围形成场氧隔离区。
S303，采用场注入工艺在有源区边缘进行一次离子注入，形成场注入区。
S304，在有源区通过离子注入形成P阱。
S305，在该有源区形成源区、漏区和H型栅区，以及体接触区，以使源区与漏区位于H型栅区的两个开口处，体接触区位于H型栅区栅宽方向的两端。
S306，在体接触区上形成注入窗口。
S307，沿着注入窗口向场注入区和体接触区进行二次离子注入，以使场氧隔离区与SOI衬底埋氧层之间夹角处的掺杂浓度大于P阱的掺杂浓度。
在具体的实施方式中，首先，该SOI衬底可以是在硅衬底上形成埋氧层，然后，在埋氧层上形成顶硅层，也可以是在硅衬底上注入氧离子，从而在硅衬底内部形成埋氧层，在本发明中并不作限定。
接着，执行S301，在SOI衬底上定义出有源区，通过预设的方式实现。然后，执行S302，在有源区外围形成场氧隔离区。
具体地，是在SOI衬底上有源区的边缘采用场氧隔离工艺，其中，场氧隔离工艺包括locos技术以及STI技术，其中，locos为Local Oxidation of Silicon，硅局部氧化隔离；STI为Shallow Trench Isolation，浅沟道隔离，采用上述任意一种方式，形成场氧隔离区。
然后，执行S303，采用场注入工艺在有源区边缘进行一次离子注入，形成场氧注入区。
该场注入工艺是在形成场氧隔离区之前进行或者在形成场氧隔离区之后进行，在本发明实施例中并不作具体限定。
接着，S304中，在有源区通过离子注入形成P阱，具体是在该有源区注入硼离子，形成P阱，使得P阱的掺杂浓度为1016～1019cm-3量级。具体不同深度掺杂水平依据器件击穿电压、正向导通压降等特性来设定。
然后，执行S305，在有源区形成源区、漏区、H型栅区以及体接触区。
具体地，首先，在有源区上形成H型栅区，具体是先形成栅介质层，然后，在该栅介质层上形成栅极，该栅极具体是多晶硅。
然后，在有源区上通过离子注入，形成源区和漏区，具体是N型源区和N型漏区，具体是注入砷或磷。
在H型栅区栅宽方向的两端通过离子注入，形成体接触区，具体是P型注入，即注入硼离子。
S306，在体接触区上形成注入窗口。
具体地，通过涂光刻胶，制作掩模板，该掩模板上设置开窗，开窗对应在H型栅区栅宽方向的两端，每个开窗均包覆相应端的部分场氧隔离区和部分场氧隔离区内包覆的部分体接触区。
接下来，执行S307，沿着注入窗口向场注入区和体接触区进行二次离子注入，以使场氧隔离区与与SOI衬底埋氧层之间夹角处的掺杂浓度大于P阱的掺杂浓度。
向该注入窗口进行二次离子注入，进而使得该离子沿着注入窗口向场注入区和体接触区进行二次离子注入，也就是进行硼离子注入。
该S306和S307的步骤，即在体接触区上形成注入窗口，沿着注入窗口向场注入区和体接触区进行二次离子注入的步骤，是在形成场氧隔离之前进行，或者，在形成场氧隔离区之后进行；或者，在形成场氧隔离区之后且在有源区形成源区、漏区、以及体接触区之前进行，或者在形成场氧隔离区之后且在有源区形成源区、漏区、以及体接触区之后进行，在本发明中并不作具体的限定。
其中，在与H型栅区保持预设距离的注入窗口进行P型注入，即硼离子注入。该预设距离具体是制备工艺所需的最小距离，将该注入窗口与H型栅区之间保持预设距离，以防止离子注入扩散到H型栅区的多晶硅栅上，影响多晶硅栅的浓度，进而影响器件特性。
该场氧隔离区与SOI衬底埋氧层之间的夹角处的掺杂浓度大于1017cm-3量级。P阱的掺杂浓度为1016～1019cm-3量级。
具体地，该场氧隔离区与SOI衬底埋氧层之间的夹角处的掺杂浓度为1018cm-3～1019cm-3量级。由此可见，大于该P阱的掺杂浓度。
其中，在S307中，沿着注入窗口向场注入区和体接触区进行二次离子注入，包括：沿着注入窗口向场注入区和体接触区进行硼离子注入，注入能量为50Kev～100Kev，注入剂量为1013～1016cm-2。
具体地，沿着注入窗口向场注入区和体接触区进行二次P型注入，注入深度到达SOI衬底的埋氧层上表面，使得场氧隔离区与SOI衬底埋氧层之间夹角处的掺杂浓度大于P阱的掺杂浓度。
由于场氧隔离区与SOI衬底的埋氧层之间的夹角处的掺杂浓度大于P阱的掺杂浓度，能够提高器件边缘寄生晶体管的开启电压，有效抑制器件关态漏电增大的问题，并提高了器件的可靠性和工程应用水平。
本发明实施例中的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的一种H型体接触SOI MOSFET器件的制作方法，包括：在SOI衬底的顶硅层上定义出有源区；在有源区的外围形成场氧隔离区；采用场注入工艺在有源区边缘进行一次离子注入，形成场注入区；在该有源区通过离子注入形成P阱，在有源区形成源区、漏区和H型栅区，以及体接触区，以使源区和漏区位于H型栅区的两个开口处，体接触区位于H型栅区栅宽方向的两端；在体接触区上形成注入窗口；沿着注入窗口向场注入区和体接触区进行二次离子注入，以使场氧隔离区与SOI衬底埋氧层之间夹角处的掺杂浓度大于P阱的掺杂浓度，进而通过将场氧隔离区与SOI衬底的埋氧层之间的夹角处的掺杂浓度提升，有效抑制器件关态漏电增大问题，显著提高器件的可靠性和工程应用水平。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (9)
1.一种H型体接触SOIMOSFET器件，其特征在于，包括：
SOI衬底，所述SOI衬底包括由下至上的底硅层、埋氧层和顶硅层；
位于所述顶硅层上的有源区和所述有源区外围的场氧隔离区，位于所述有源区边缘的场注入区；
其中，所述有源区包括：源区、漏区、P阱、H型栅区以及体接触区，所述源区、漏区分别位于所述H型栅区开口内，所述P阱位于所述源区和所述漏区之间，所述体接触区位于所述H型栅区宽度方向的两端；
位于所述体接触区内的高浓度注入区，所述高浓度注入区包括所述场注入区，所述高浓度注入区使得所述场氧隔离区与所述SOI衬底埋氧层之间夹角处的掺杂浓度大于所述P阱的掺杂浓度；
所述场氧隔离区与所述SOI衬底埋氧层之间的夹角处的掺杂浓度大于1017cm-3量级。
2.如权利要求1所述的器件，其特征在于，所述高浓度注入区与所述H型栅区之间保持预设距离。
3.如权利要求2所述的器件，其特征在于，所述预设距离为大于或等于制备工艺所需的最小距离。
4.一种H型体接触SOIMOSFET器件的制作方法，其特征在于，包括：
在SOI衬底的顶硅层上定义出有源区；
在所述有源区的外围形成场氧隔离区；
采用场注入工艺在所述有源区边缘进行一次离子注入，形成场注入区；
在所述有源区通过离子注入形成P阱；
在所述有源区形成源区、漏区和H型栅区，以及体接触区，以使所述源区与所述漏区位于所述H型栅区的两个开口处，所述体接触区位于所述H型栅区栅宽方向的两端；
在所述体接触区上形成注入窗口；
沿着所述注入窗口向所述场注入区和所述体接触区进行二次离子注入，以使所述场氧隔离区与所述SOI衬底埋氧层之间夹角处的掺杂浓度大于所述P阱的掺杂浓度；
所述场氧隔离区与所述SOI衬底埋氧层之间的夹角处的掺杂浓度大于1017cm-3量级。
5.如权利要求4所述的方法，其特征在于，所述注入窗口与所述H型栅区之间保持预设距离。
6.如权利要求5所述的方法，其特征在于，所述预设距离为大于或等于制备工艺所需的最小距离。
7.如权利要求4所述的方法，其特征在于，所述场氧注入工艺是在形成场氧隔离区之前进行或者在形成所述场氧隔离区之后进行；
所述在所述体接触区上形成注入窗口，沿着所述注入窗口向所述场注入区和所述体接触区进行二次离子注入的步骤，是在所述形成场氧隔离区之前进行，或者，在所述形成场氧隔离区之后进行；或者，在形成场氧隔离区之后且在所述有源区形成源区、漏区、以及体接触区之前进行，或者在形成所述场氧隔离区之后且在所述有源区形成源区、漏区、以及体接触区之后进行。
8.如权利要求4所述的方法，其特征在于，所述H型栅区包括栅介质层和所述栅介质层上的栅极。
9.如权利要求4所述的方法，其特征在于，所述沿着所述注入窗口向所述场注入区和所述体接触区进行二次离子注入，包括：
沿着所述注入窗口向所述场注入区和所述体接触区进行硼离子注入，注入能量为50Kev～100Kev，注入剂量为1013～1016cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011366925.XA CN112466953B (zh) | 2020-11-27 | 2020-11-27 | 一种h型体接触soi mosfet器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011366925.XA CN112466953B (zh) | 2020-11-27 | 2020-11-27 | 一种h型体接触soi mosfet器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112466953A CN112466953A (zh) | 2021-03-09 |
| CN112466953B true CN112466953B (zh) | 2023-03-28 |
Family
ID=74809805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011366925.XA Active CN112466953B (zh) | 2020-11-27 | 2020-11-27 | 一种h型体接触soi mosfet器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112466953B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154759A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11238886A (ja) * | 1998-02-19 | 1999-08-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN105280715A (zh) * | 2015-11-30 | 2016-01-27 | 上海华虹宏力半导体制造有限公司 | Soi体接触器件结构 |
| CN107516676A (zh) * | 2016-06-17 | 2017-12-26 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi的mos器件结构及其制作方法 |
| CN111146278A (zh) * | 2018-11-06 | 2020-05-12 | 无锡华润上华科技有限公司 | 绝缘体上半导体器件及其制造方法 |
-
2020
- 2020-11-27 CN CN202011366925.XA patent/CN112466953B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154759A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPH11238886A (ja) * | 1998-02-19 | 1999-08-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| CN105280715A (zh) * | 2015-11-30 | 2016-01-27 | 上海华虹宏力半导体制造有限公司 | Soi体接触器件结构 |
| CN107516676A (zh) * | 2016-06-17 | 2017-12-26 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi的mos器件结构及其制作方法 |
| CN111146278A (zh) * | 2018-11-06 | 2020-05-12 | 无锡华润上华科技有限公司 | 绝缘体上半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112466953A (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| US20080160706A1 (en) | Method for fabricating semiconductor device | |
| JP2000260987A (ja) | 半導体装置とその製造方法 | |
| JP2000312002A (ja) | 半導体装置とその製造方法 | |
| CN110010690B (zh) | Nldmos的制造方法 | |
| KR102424771B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2002217406A (ja) | 半導体装置とその製造方法 | |
| JP4501183B2 (ja) | 半導体装置の製造方法 | |
| JP6651957B2 (ja) | 半導体装置およびその製造方法 | |
| CN112466950B (zh) | 一种抗边缘漏电soi mos结构及其形成方法 | |
| CN112466953B (zh) | 一种h型体接触soi mosfet器件及其制作方法 | |
| US6500716B2 (en) | Method for fabricating high voltage transistor | |
| CN110838513B (zh) | 高压元件及其制造方法 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| CN112466949B (zh) | 一种bts型mosfet结构及其制备方法 | |
| KR100848242B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| US6541341B1 (en) | Method for fabricating MOS field effect transistor | |
| CN112466951B (zh) | 一种mos器件及避免mos器件寄生晶体管开启的方法 | |
| CN110838512B (zh) | 高压元件及其制造方法 | |
| KR0167606B1 (ko) | 모스 트랜지스터 제조방법 | |
| JP2007059722A (ja) | 半導体装置及びその製造方法 | |
| KR100190045B1 (ko) | 반도체장치의 제조방법 및 그 구조 | |
| JPH04255233A (ja) | 半導体装置及びその製造方法 | |
| US8435844B2 (en) | Semiconductor device manufacturing method | |
| JP2006332231A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |