CN104282734B - 与cmos工艺兼容的沟道隔离的原生器件及其制造方法 - Google Patents
与cmos工艺兼容的沟道隔离的原生器件及其制造方法 Download PDFInfo
- Publication number
- CN104282734B CN104282734B CN201410494175.2A CN201410494175A CN104282734B CN 104282734 B CN104282734 B CN 104282734B CN 201410494175 A CN201410494175 A CN 201410494175A CN 104282734 B CN104282734 B CN 104282734B
- Authority
- CN
- China
- Prior art keywords
- injection region
- lightly doped
- traps
- drain injection
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 35
- 238000005516 engineering process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000002347 injection Methods 0.000 claims abstract description 68
- 239000007924 injection Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- -1 phosphorus inject Chemical compound 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- 239000013049 sediment Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种与CMOS工艺兼容的沟道隔离的原生器件，在p型硅衬底内部新增深n阱以实现沟道与衬底的隔离，同时在深n阱之上且在源漏注入区之下新增p型轻掺杂漏注入区以实现源漏注入区与深n阱的隔离。本申请沟道隔离的原生器件与沟道隔离的一般MOSFET相似，仍然以深n阱作为沟道和衬底之间的隔离，并将CMOS工艺中PMOS的p型输入输出区新增到沟道隔离的原生NMOS器件中，用来隔离源漏和深n阱，既实现器件0伏左右的阈值电压，又避免了源漏通过深n阱的短路现象。
Description
技术领域
本申请涉及一种原生器件，特别是涉及一种沟道隔离的原生器件。
背景技术
原生器件(native device)是一种MOSFET(金属-氧化物-半导体场效应晶体管)。与一般的MOSFET是制作在n阱或p阱中不同，原生器件是直接制作在硅衬底上。一般的MOSFET的n阱或p阱的形成包括阱离子注入、反穿通(anti-punchthrough)离子注入、沟道离子注入。而原生器件直接以硅衬底作为沟道，不用任何阱离子注入、反穿通离子注入、沟道离子注入。台湾地区2004年5月出版的《电子月刊》第106期刊有《互补式金氧半(CMOS)积体电路在奈米制程下之静电放电防护方法》一文，其第3部分“Already-on(native)元件及其特性分析”对于原生器件的结构及特性进行了详细描述。原生器件经常会应用到模拟电路中，其特点是阈值电压低，电压传输性好，工艺简单，器件均匀性好。
在很多的模拟电路中都需要制作沟道隔离的MOSFET，当衬底接地时沟道可以加上一定的偏置电压。请参阅图1，硅衬底10上具有栅氧化层12和栅极13，其两侧具有侧墙16。栅极13两侧下方的硅衬底10表面具有轻掺杂漏注入区15和源漏注入区17，轻掺杂漏注入区15在源漏注入区17的内侧。这些构成了一般的MOSFET。在一般的MOSFET的下方制作深n阱11以隔离沟道和衬底，就形成了沟道隔离的MOSFET。
然而原生器件如果想要进行沟道隔离，就不能如同一般的MOSFET那样仅通过增加深n阱来实现。这是由于原生器件的源漏结很深，如果新增深n阱则源漏注入区底部通常会接触到深N阱而引起源漏短路。因此常规CMOS工艺中不提供沟道隔离的原生器件。
发明内容
本申请所要解决的技术问题是提供一种与CMOS工艺兼容的沟道隔离的原生器件，确保源漏注入区与深n阱之间不会发生短路。为此，本申请还要提供与CMOS工艺兼容的沟道隔离的原生器件的制造方法。
为解决上述技术问题，本申请与CMOS工艺兼容的沟道隔离的原生器件是在p型硅衬底内部新增深n阱以实现沟道与衬底的隔离，同时在深n阱之上且在源漏注入区之下新增p型轻掺杂漏注入区以实现源漏注入区与深n阱的隔离。
进一步地，所述p型轻掺杂漏注入区为沟道隔离的原生器件的输入输出区。
本申请与CMOS工艺兼容的沟道隔离的原生器件的制造方法包括如下步骤：
第1步，在p型硅衬底的内部采用离子注入工艺形成深n阱；
第2步，在p型硅衬底上采用热氧化生长工艺形成一层氧化硅，在该层氧化硅上淀积一层多晶硅；
第3步，采用光刻和刻蚀工艺对多晶硅和氧化硅进行刻蚀形成栅极和栅氧化层；
第4步，在栅极两侧下方的p型硅衬底表面采用自对准离子注入工艺形成p型轻掺杂漏注入区，其底部与深n阱的上表面相接触；
第5步，在栅极两侧下方的p型硅衬底表面采用离子注入工艺形成n型轻掺杂漏注入区，其底部高于p型轻掺杂漏注入区的底部，其内侧壁比p型轻掺杂漏注入区的内侧壁更靠近栅极的正下方；
第6步，在栅极和栅氧化层的两侧形成侧墙；
第7步，采用自对准离子注入工艺在栅极两侧下方的n型轻掺杂漏注入区表面形成源漏注入区，其底部等于或低于n型轻掺杂漏注入区的底部但高于p型轻掺杂漏注入区的底部，其内侧壁比n型轻掺杂漏注入区的内侧壁更远离栅极的正下方。
本申请与CMOS工艺兼容的沟道隔离的原生器件与沟道隔离的一般MOSFET相似，仍然以深n阱作为沟道和衬底之间的隔离，并将CMOS工艺中PMOS的p型输入输出区新增到沟道隔离的原生NMOS器件中，用来隔离源漏和深n阱，既实现器件0伏左右的阈值电压，又避免了源漏通过深n阱的短路现象。
附图说明
图1是沟道隔离的一般MOSFET的结构示意图；
图2是本申请沟道隔离的原生器件的结构示意图；
图3a至图3f是本申请沟道隔离的原生器件的制造方法的各步骤示意图。
图中附图标记说明：
10为p型硅衬底；11为深n阱；12为栅氧化层；13为栅极；14为p型轻掺杂漏注入区；15为n型轻掺杂漏注入区；16为侧墙；17为源漏注入区。
具体实施方式
请参阅图2，本申请与CMOS工艺兼容的沟道隔离的原生器件是在p型硅衬底10的内部隐埋有深n阱11。在p型硅衬底10之上具有栅氧化层12、栅极13和侧墙16。侧墙16位于栅氧化层12和栅极13的两侧。在栅极13两侧下方的p型硅衬底10的表面具有n型重掺杂的源漏注入区17。在源漏注入区17的内侧具有n型轻掺杂漏注入区15。在源漏注入区17的下方具有p型轻掺杂漏注入区14。p型轻掺杂漏注入区14的底部接触深n阱11的上表面。
本申请与CMOS工艺兼容的沟道隔离的原生器件的创新体现在：新增深n阱11实现沟道与衬底的隔离，同时新增p型轻掺杂漏注入区14实现源漏注入区17与深n阱11的隔离。该p型轻掺杂漏注入区14是PMOS器件的输入输出区，本申请将其新增到沟道隔离的原生NMOS器件中(采用pocket自对准离子注入工艺)，使其实现源漏17与深n阱11的隔离，从而以CMOS工艺实现了沟道隔离的原生器件。
作为一个具体示例，本申请沟道隔离的原生器件的制造方法包括如下步骤：
第1步，请参阅图3a，在p型硅衬底10的内部采用离子注入工艺形成深n阱11。深n阱11位于p型硅衬底10的内部，而不在其表面。这一步离子注入的n型杂质例如为磷，离子注入能量大于1000KeV，离子注入剂量为2×1012～2×1013原子每立方厘米。离子注入的能量越高，则意味着杂质原子能穿入硅片越深，射频越大，从而可在p型硅衬底10的内部(而非表面)形成深n阱。
第2步，请参阅图3b，在p型硅衬底10上采用热氧化生长工艺形成一层氧化硅12，在栅氧化层12上淀积一层多晶硅13。
第3步，请参阅图3c，采用光刻和刻蚀工艺对多晶硅13和氧化硅12进行刻蚀，剩余的多晶硅13作为栅极，剩余的氧化硅12作为栅氧化层。
第4步，请参阅图3d，在栅极13两侧下方的p型硅衬底表面采用自对准(即以栅极13作为离子注入的阻挡层)离子注入工艺形成p型轻掺杂漏(LDD)注入区14，其底部与深n阱11的上表面相接触。该p型轻掺杂漏注入区14作为输入输出(I/O)区。这一步离子注入的p型杂质例如为硼，离子注入能量为10～40KeV，离子注入剂量为1×1013～1×1014原子每立方厘米。
第5步，请参阅图3e，在栅极13两侧下方的p型硅衬底表面采用离子注入工艺形成n型轻掺杂漏注入区15，其底部高于p型轻掺杂漏注入区14的底部，其内侧壁比p型轻掺杂漏注入区14的内侧壁更靠近栅极13的正下方。这一步离子注入的n型杂质例如为磷或砷。如为磷注入，则离子注入能量为5～60KeV，离子注入剂量为5×1013～5×1014原子每立方厘米。如为砷注入，则离子注入能量为2～30KeV，离子注入剂量为5×1013～1×1015原子每立方厘米。
第6步，请参阅图3f，在栅极13和栅氧化层12的两侧形成侧墙16。这一步可以先淀积一层氮化硅16，再采用干法刻蚀工艺反刻对该层氮化硅16至露出栅极13上表面、n型轻掺杂漏注入区15上表面，此时就在栅极13和栅氧化层12的两侧残留有氮化硅侧墙16。
第7步，请参阅图2，采用自对准(即以栅极13和侧墙16作为离子注入的阻挡层)离子注入工艺在栅极13两侧下方的n型轻掺杂漏注入区15表面形成源漏注入区17，其底部等于或低于n型轻掺杂漏注入区15的底部但高于p型轻掺杂漏注入区14的底部，其内侧壁比n型轻掺杂漏注入区15的内侧壁更远离栅极13的正下方。这一步离子注入的n型杂质例如为砷。最终源漏注入区17、n型轻掺杂漏注入区15和p型轻掺杂漏注入区14的相对位置关系为：源漏注入区17仅在p型硅衬底10的表面，n型轻掺杂漏注入区15仅在源漏注入区17的下方且与深n阱11的上表面相接触，p型轻掺杂漏注入区14仅在源漏注入区17的内侧(即更靠近栅极13的正下方)。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (5)
1.一种与CMOS工艺兼容的沟道隔离的原生器件，其特征是，在p型硅衬底的内部隐埋有深n阱，在栅极两侧下方的p型硅衬底的表面具有n型源漏注入区，在源漏注入区的内侧具有n型轻掺杂漏注入区，在源漏注入区的下方具有p型轻掺杂漏注入区，p型轻掺杂漏注入区的底部接触深n阱的上表面；在p型硅衬底内部新增深n阱以实现沟道与衬底的隔离，同时在深n阱之上且在源漏注入区之下新增p型轻掺杂漏注入区以实现源漏注入区与深n阱的隔离。
2.一种与CMOS工艺兼容的沟道隔离的原生器件的制造方法，其特征是，包括如下步骤：
第1步，在p型硅衬底的内部采用离子注入工艺形成深n阱；
第2步，在p型硅衬底上采用热氧化生长工艺形成一层氧化硅，在该层氧化硅上淀积一层多晶硅；
第3步，采用光刻和刻蚀工艺对多晶硅和氧化硅进行刻蚀形成栅极和栅氧化层；
第4步，在栅极两侧下方的p型硅衬底表面采用自对准离子注入工艺形成p型轻掺杂漏注入区，其底部与深n阱的上表面相接触；
第5步，在栅极两侧下方的p型硅衬底表面采用离子注入工艺形成n型轻掺杂漏注入区，其底部高于p型轻掺杂漏注入区的底部，其内侧壁比p型轻掺杂漏注入区的内侧壁更靠近栅极的正下方；
第6步，在栅极和栅氧化层的两侧形成侧墙；
第7步，采用自对准离子注入工艺在栅极两侧下方的n型轻掺杂漏注入区表面形成源漏注入区，其底部等于或低于n型轻掺杂漏注入区的底部但高于p型轻掺杂漏注入区的底部，其内侧壁比n型轻掺杂漏注入区的内侧壁更远离栅极的正下方。
3.根据权利要求2所述的与CMOS工艺兼容的沟道隔离的原生器件的制造方法，其特征是，所述方法第1步中，离子注入的n型杂质为磷，离子注入能量大于1000KeV，离子注入剂量为2×1012～2×1013原子每立方厘米。
4.根据权利要求2所述的与CMOS工艺兼容的沟道隔离的原生器件的制造方法，其特征是，所述方法第4步中，离子注入的p型杂质为硼，离子注入能量为10～40KeV，离子注入剂量为1×1013～1×1014原子每立方厘米。
5.根据权利要求2所述的与CMOS工艺兼容的沟道隔离的原生器件的制造方法，其特征是，所述方法第5步中，离子注入的n型杂质为磷或砷；如为磷注入，则离子注入能量为5～60KeV，离子注入剂量为5×1013～5×1014原子每立方厘米；如为砷注入，则离子注入能量为2～30KeV，离子注入剂量为5×1013～1×1015原子每立方厘米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410494175.2A CN104282734B (zh) | 2014-09-24 | 2014-09-24 | 与cmos工艺兼容的沟道隔离的原生器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410494175.2A CN104282734B (zh) | 2014-09-24 | 2014-09-24 | 与cmos工艺兼容的沟道隔离的原生器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282734A CN104282734A (zh) | 2015-01-14 |
| CN104282734B true CN104282734B (zh) | 2018-02-06 |
Family
ID=52257448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410494175.2A Active CN104282734B (zh) | 2014-09-24 | 2014-09-24 | 与cmos工艺兼容的沟道隔离的原生器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282734B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI826016B (zh) * | 2022-09-26 | 2023-12-11 | 立錡科技股份有限公司 | 原生nmos元件及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449937A (en) * | 1993-03-19 | 1995-09-12 | Sharp Kabushiki Kaisha | Field effect transistor with short channel and manufacturing method therefor |
| CN1119347A (zh) * | 1994-06-08 | 1996-03-27 | 现代电子产业株式会社 | 半导体器件及其制造方法 |
| CN102446927A (zh) * | 2011-10-17 | 2012-05-09 | 上海华力微电子有限公司 | 提高写入速度的浮体动态随机存储器单元及其制作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925914A (en) * | 1997-10-06 | 1999-07-20 | Advanced Micro Devices | Asymmetric S/D structure to improve transistor performance by reducing Miller capacitance |
| KR100529651B1 (ko) * | 2003-12-31 | 2005-11-17 | 동부아남반도체 주식회사 | 반도체 장치 및 그의 제조 방법 |
| US8120058B2 (en) * | 2009-10-28 | 2012-02-21 | International Business Machines Corporation | High-drive current MOSFET |
| US20130270636A1 (en) * | 2012-04-17 | 2013-10-17 | Broadcom Corporation | Transistor Having An Isolated Body For High Voltage Operation |
-
2014
- 2014-09-24 CN CN201410494175.2A patent/CN104282734B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449937A (en) * | 1993-03-19 | 1995-09-12 | Sharp Kabushiki Kaisha | Field effect transistor with short channel and manufacturing method therefor |
| CN1119347A (zh) * | 1994-06-08 | 1996-03-27 | 现代电子产业株式会社 | 半导体器件及其制造方法 |
| CN102446927A (zh) * | 2011-10-17 | 2012-05-09 | 上海华力微电子有限公司 | 提高写入速度的浮体动态随机存储器单元及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282734A (zh) | 2015-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102664165B (zh) | 基于标准cmos ic工艺制备互补隧穿场效应晶体管的方法 | |
| US7989297B2 (en) | Asymmetric epitaxy and application thereof | |
| CN110649100B (zh) | 具有经改进rds*cgd的ldmos晶体管及形成所述ldmos晶体管的方法 | |
| CN105448916B (zh) | 晶体管及其形成方法 | |
| US8592900B2 (en) | Drain extended CMOS with counter-doped drain extension | |
| US9059281B2 (en) | Dual L-shaped drift regions in an LDMOS device and method of making the same | |
| CN104662666A (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
| KR101393962B1 (ko) | 고전압 반대 주입을 갖춘 전력 트랜지스터 | |
| CN104658913B (zh) | Nldmos的制造方法 | |
| CN104752500B (zh) | 射频ldmos器件及工艺方法 | |
| CN107078059B (zh) | 改进bcd技术中的横向bjt特性 | |
| CN104282762B (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN104282734B (zh) | 与cmos工艺兼容的沟道隔离的原生器件及其制造方法 | |
| US9947783B2 (en) | P-channel DEMOS device | |
| US9397164B2 (en) | Deep collector vertical bipolar transistor with enhanced gain | |
| CN102194869A (zh) | 一种抗辐照性能增强的超陡倒掺杂mos器件 | |
| CN104835842A (zh) | Ldmos器件 | |
| CN104465774B (zh) | 隔离型ldmos器件及其制造方法 | |
| CN103094343A (zh) | 具有t形外延硅沟道的mosfet结构 | |
| CN105609568B (zh) | 结型场效应晶体管 | |
| CN104282763A (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
| CN104716187B (zh) | 射频ldmos器件及工艺方法 | |
| CN107546276A (zh) | 带有注入式背栅的集成jfet结构 | |
| US9899513B1 (en) | Lateral diffused metal oxide semiconductor transistor and manufacturing method thereof | |
| CN106206259A (zh) | 一种降低变容器最小电容的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |