KR920001748A - 바이폴라 트랜지스터의 제조방법 - Google Patents

Abstract

내용 없음

Description

바이폴라 트랜지스터의 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2(A)~(O)도 본 발명에 따른 제조 공정도

Claims (4)

1. 제1도전형 반도체 기판(40)과, 상기 기판 상면에 형성된 제2도전형의 에피택셜층(49)과, 상기 에피택셜층(49)상에 형성된 제1도전형의 제1베이스 영역(73b)과, 상기 제1베이스 영역(73b) 양측에 형성된 제1필드 산화막(71)과 상기 제1필드 산화막(71) 상면에 형성된 제2필드 산화막(85)과, 상기 기판(40) 상부에 상기 제2필드 산화막(85)이 형성된 영역을 제외하여 형성된 다결정 실리콘막(75)을 구비하는 바이폴라 트랜지스터의 제조방법에 있어서, 상기 기판(40) 상부에 비소가 함유된 저온 산화막(87)과 질화막 (89)을 형성한후 에미터와 콜렉터를 형성할 영역을 포토마스크(91)로 막아주는 제1공정과, 상기 제1공정에서 상기 포토마스트(61)가 형성되지 않은 영역의 질화막(89)과 비소가 함유된 저온산화막(87)을 식각한후 제1전도전형의 불순물을 이옹 주입하여 제2베이스영역(93)을 형성하는 제2공정과, 상기 포트 마스크(91)를 제거한후 상기 비소가 함유된 저온 산화막(87)의 양쪽 측벽을 습식식각한 다음 제2공정에서 불순물이 도핑된 다결정 실리콘막(75b)과 습식식각 선택비를 이용하여 베이스와 에미터와 분리영역(95a)과 콜렉터 분리영역(85b)을 형성하는 제3공정과, 상기 기판(40) 상부에 산화막(97)을 형성하는 제4공정과, 상기 질화막(89)과 비소자 함유된 저온 산화막(87)을 을 제거한 다음 사진 식각 공정을 실시하여 소정 영역에 베이스 접촉장(101)을 형성하는 제5공정과, 상기 기판(40) 상부에 금속층을 형성한후 사진각을 실시하여 에미터전극(105), 베이스전극(106), 콜렉터전극(107)을 형성하는 제6공정이 순차적으로 이루어 짐을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
2. 제1항에 있어서, 상기 바소가 함유된 저온 산화막(87)이 400°C의 온도에서 15%SiH4;1.5%AsH3:100%02=2;3;9의 비율로 형성됨을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
3. 제1항에 있어서, 상기 제4공정의 산화막(97)이 습식 열산화법으로 형성됨을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
4. 제1항에 있어서, 상기 제1전도형이 P형이고 제2전도형이 n형임을 특징으로 하는 바이폴라 트랜지스터의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.