KR950034818A

KR950034818A - 이종접합 측명 쌍극자 트랜지스터장치의 제조방법

Info

Publication number: KR950034818A
Application number: KR1019940010557A
Authority: KR
Inventors: 이경수
Original assignee: 양승택; 재단법인 한국전자통신연구소
Priority date: 1994-05-14
Filing date: 1994-05-14
Publication date: 1995-12-28
Also published as: KR0135051B1

Abstract

실리콘산화막(11) 위에 얇게 형성된 n^-실리콘층(12)을 갖는 SOI 기판 위에 열산화에 의한 완전한 소자격리(13)를 하고, 실리콘 산화막(14)을 형성하고, 에미터와 서브-컬렉터 부분인 n⁺⁺영역(22)을 정의하고, n⁺⁺영역(22)의 실리콘산화막(14)을 식각하며, 측벽 실리콘 질화막(15)을 형성하며, n⁺⁺영역(16)을 형성하기 위해서 n형 불순물을 이온주입(17)하고, 열산화하여서 n⁺⁺영역(16)에 실리콘산화막(18)을 형성하며, 베이스영역을 정의하고, 베이스영역의 측벽 실리콘질화막(15)을 완전히 제거하며, 실리콘질화막(15)의 제거로 노출된 실리콘층을 비등방적으로 식각하고 실리콘층이 노출되어 있는 베이스영역(111)에만 선택 적으로 p형 실리콘-저매늄(Si_1-xGe_x)(112)을 성장시키고, p⁺⁺층(115)을 실리콘-저매늄층(112)위에 성정시키며, p⁺⁺층(115)에 열산화막(116)을 형성하며, 에미터 마스크(24)을 사용해서 에미터 부분을 정의해주고, 실리콘산화막(118)을 식각한후, 노출된 에미터부분의 n⁺⁺실리콘층(119)을 습식식각하는 데, p형 실리콘-저매늄(Si_1-xGe_x)(112)층은 식각되지 않도록 선택적 습식식각법을 사용하며, n⁺⁺다결정 실리콘층(120)을 화학증착법으로 형성하고, 에미터 마스크(24)를 다시 사용해서 다결정 실리콘층(120)을 정의하고 식각하며, 실리콘산화막(121)을 형성하고 열처리함으로써 주입된 불순물을 활성화시키고, 에미터와 베이스의 접합을 형성하며, 접촉부분(25)을 정의하고, 정의된 감광막을 마스크로 반응성 이온 식각하여 실리콘산화막(121,116,18)을 식각하고 감광막을 제거하며, 타이타늄을 형성하고 열처리하여 타이타늄 실리사이드(122)를 형성한다.

이로써, 동작속도가 크게 향상될 수 있으며, 소자크기를 획기적으로 줄일 수 있어서, MOSFET 소자와 비슷한 수준의 높은 집적도를 얻을 수 있게 된다.

Description

이종접합 측면 쌍극자 트랜지스터장치의 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도의 (a) 내지 (r)은 본 발명의 바람직한 실시예에 따른 이종 접합 측면 쌍극자 트랜지스터 장치의 제조방법을 공정순서대로 나타낸 단면도.

Claims

절연막(11)위에 제1도전형의 실리콘층(12)이 얇게 형성된 SOI 기판을 이용하여 반도체 장치를 제조하는 방법에 있어서; 열 산화에 의해 비활성 영역의 상기 실리콘층(12)에 소자격리를 위한 제1절연막(13)을 형성하는 공정과; 웨이퍼의 표면 위에 제2절연막(14)을 형성하고, 리소그라피에 의해 에미터와 서브-컬렉터 영역을 정의하여 감광막 패턴을 형성하는 공정과; 상기 감광막 패턴을 마스크로서 사용하는 반응성 이온 식각법에 의해 상기 제2절연막(14)을 식각하여 활성영역의 상기 실리콘층(12)을 노출시키는 공정과; 상기 노출된 실리콘층(12)과 상기 제2절연막(14)위에 화학증착법에 의해 제3절연막을 형성하고, 반응성 이온 식각법으로 상기 제3절연막을 비등방적으로 식각하는 것에 의해 측벽 절연막(15)을 형성함과 아울러 활성영역의 상기 실리콘층(12)을 노출시키는 공정과; 상기 노출된 실리콘층(12)으로 제1도전형의 불순물 이온들(17)을 주입하여 에미터와 서브-컬렉터로 사용 될 한쌍의 제1도전형의 제1도전층들(16)을 형성하는 공정과; 선택적인 열산화에 의해 상기 제1도전층들(16)위에만 선택적으로 제4절연막(18)을 형성하고, 리소그라피에 의해 베이스를 정의하여 감광막 패턴(110)을 형성하는 공정과; 상기 감광막 패턴(110)을 마스크로서 사용하는 식각에 의해 베이스가 형성될 영역에 위치한 측벽 절연막(15a)을 제거하여 상기 실리콘층(12)의 표면(19)을 노출시키는 공정과; 반응성 이온 식각으로 상기 실리콘층(12)을 비등방적으로 식각하여 상기 절연막(11)의 표면(111)을 노출시키고, 상기 감광막패턴(110)을 제거하는 공정과; 상기 절연막(11)의 노출된 표면(111)을 노출시키고, 상기 감광막패턴(110)을 제거하는 공정과; 상기 절연막(11)의 노출된 표면(111)위에만 선택적으로 제2도전형의 불순물이 고농도로 도핑된 실리콘-저매늄(Si_1-XGe_X)층(112)을 성장시키는 공정과; 상기 Si_1-XGe_X층(112)위에만 화학증착법으로 제2도전형의 제2도전층(115)을 선택적으로 성장시키는 공정과; 저온 열산화 방법에 의해 상기 제2도전층(115)위에 제5절연막(116)을 선택적으로 성장시키고, 에미터 영역을 열어주어 에미터 영역의 제1도전층(16a)을 노출시키는 공정과; 습식식각으로 상기 에미터 영역의 제1도전층(16a)을 완전히 제거하고, 웨이퍼의 표면 위에 화학증착법으로 에미터 영역이 채워지도록 제1도전형의 제3도전층(120)을 형성하는 공정과; 리소그라피에 의해 에미터 영역을 정의하여 감광막 패턴을 형성하고, 그것을 마스크로서 사용하여 상기 제3도전층(120)을 식각한 후 상기 감광막 패턴을 제거하는 공정과; 웨이퍼의 전 표면 위에 제6절연막(121)을 형성하고, 열처리를 수행하는 공정과; 리소그라피방법으로 접촉영역을 정의하여 감광막 패턴을 형성하고, 그것을 마스크로서 사용하여 상기 제6절연막(121)과 상기 제5절연막(116)및 상기 제4절연막(18)을 순차로 식각한 후, 상기 감광막 패턴을 제거하는 공정과; 웨이퍼의 표면 위에 타이타늄층을 형성하고 열처리를 수행하여 타이타늄 실리사이드층(122)을 형성한 후, 상기 제6절연막(121) 위의 상기 타이타늄층을 제거하는 공정과; 웨이퍼의 표면 위에 금속층을 형성하고, 리소그라피에 의해 전극 영역들을 정의하여 감광막 패턴을 형성하고 그것을 마스크로서 사용하여 상기 금속층을 식각함으로써 에미터, 베이스, 컬렉터의 금속전극(123)을 각각 형성하는 공정을 포함하는 것을 특징으로 하는 이종접합 측면 쌍극자 트랜지스터장치의 제조방법.
제1항에 있어서, 상기 에미터 영역을 열어주는 공정은 리소그라피법으로 에미터 영역을 정의하여 감광막 패턴(117)을 형성하고, 상기 감광막 패턴(117)을 마스크로 사용하여 상기 제4절연막(18)을 식각하여 상기 에미터 영역의 제1도전층(16a)을 노출시키는 공정을 포함하는 것을 특징으로 하는 이종정합 쌍극자 트랜지스터의 제조방법.
제1항에 있어서, 상기 측벽 절연막(15)은 베이스층(112)의 폭 크기에 상응하는 두께를 갖도록 형성되는 것을 특징으로 하는 이종접합 측면 쌍극자 트랜지스터장치의 제조방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.