KR930018740A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR930018740A KR930018740A KR1019920003338A KR920003338A KR930018740A KR 930018740 A KR930018740 A KR 930018740A KR 1019920003338 A KR1019920003338 A KR 1019920003338A KR 920003338 A KR920003338 A KR 920003338A KR 930018740 A KR930018740 A KR 930018740A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- photoresist pattern
- forming
- impurities
- spacer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 18
- 239000012535 impurity Substances 0.000 claims abstract 15
- 125000006850 spacer group Chemical group 0.000 claims abstract 13
- 238000009792 diffusion process Methods 0.000 claims abstract 7
- 238000001312 dry etching Methods 0.000 claims abstract 3
- 239000000758 substrate Substances 0.000 claims abstract 2
- 239000011229 interlayer Substances 0.000 claims 4
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000000206 photolithography Methods 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 239000010410 layer Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 abstract 1
- 239000004332 silver Substances 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 BiCOMS에서 LDD구조를 위한 스페이서 형성시 바이폴라 트랜지스터의 에미터-베이스 접합영역의 손상을 방지하기 위한 방법에 관한 것이다. 본 발명에 의하면, 제1도전형의 웰내에 제2도전형의 불순물이 확산되어 형성된 LDD구조의 소오스 및 드레인과 게이트로 이루어진 제1MOS트랜지스터, 제2도전형의 웰내에 제1도전형의 불순물이 확산되어 형성된 LDD구조의 소오스 및 드레인과 게이트로 이루어진 제2MOS 트랜지스터, 그리고 제1도전형의 웰내에 제2도전형의 불순물이 확산되어 형성된 베이스와 콜렉터, 상기 베이스영역내에 제1도전형의 불순물이 확산되어 형성된 에미터로 이루어진 하나의 바이폴라 트랜지스터로 구성된 반도체장치의 제조방법에 있어서, 상기 제1도전형의 웰과 제2도전형의 웰, 제1도전형의 불순물이 저농도로 확산되어 형성된 제1MOS트랜지스터의 소오스 및 드레인과 제1도전형의 불순물리 저농도로 확산되어 형성된 상기 제2MOS트랜지스터의 소오스 및 드레인, 그리고 상기 베이스가 소정위치에 각각 형성되어 있는 반도체기판상에 스페이서형성용 산화막 및 제1포토레지스터패턴을 차례로 형성한 다음 상기 제1포토레지스트패턴을 마스크로 하여 상기 스페이서형성용 산화막을 전면 건식식각하고 이온주입하여 상기 제2MOS트랜지스터이 게이트측벽에 측벽스페이서를 형성함과 더불어 제1도전형의 불순물이 고농도로 도핑된 소오스 및 드레인을 형성하는 제1공정, 상기 제1포토레지스트패턴을 제거한 후 결과물 전면에 제2포토레지스트패턴을 형성하고 이 제2포토레지스트패턴을 마스크로 하여 노출되는 상기 스페이서형성용 산화막을 전면 건식식각하고 이온주입하여 상기 제1MOS트랜지스터의 게이트측벽에 측벽스페이서를 형성함과 더불어 제2도전형의 불순물이 고농도로 도핑된 소오스 및 드레인과 상기 바이폴라 트랜지스터의 익스트린직 베이스영역을 형성하는 제2공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다. 따라서 BiCOMS 반도체장치의 제조에 있어서, 에미터-베이스 접합영역이 LDD 구조를 위한 측벽스페이서형성용 건식식각시 포토레지스트패턴에 의해 보호됨으로써 그 손상이 최소화됨에 따라 HFS선형성이 우수한 바이폴라 트랜지스터가 내장된 BiCOME 반도체장치를 실현할 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2j도는 본 발명에 의한 BiCOMS 반도체장치의 제조방법을 나타낸 공정순서 단면도.
Claims (5)
- 제1도전형의 웰내에 제2도전형의 불순물이 확산되어 형성된 LDD구조의 소오스 및 드레인과 게이트로 이루어진 제1MOS트랜지스터, 제2도전형의 웰내에 제1도전형의 불순물이 확산되어 형성된 LDD구조의 소오스 및 드레인과 게이트로 이루어진 제2MOS 트랜지스터, 그리고 제1도전형의 웰내에 제2도전형의 불순물이 확산되어 형성된 베이스와 콜렉터, 상기 베이스영역내에 제1도전형의 불순물이 확산되어 형성된 에미터로 이루어진 하나의 바이폴라 트랜지스터로 구성된 반도체장치의 제조방법에 있어서, 상기 제1도전형의 웰과 제2도전형의 웰, 제1도전형의 불순물이 저농도로 확산되어 형성된 상기 제2MOS트랜지스터의 소오스 및 드레인, 그리고 상기 베이스가 소정위치에 각각 형성되어 있는 반도체기판상에 스페이서형성용 산화막 및 제1포토레지스터패턴을 차례로 형성한 다음 상기 제1포토레지스트패턴을 마스크로 하여 상기 스페이서형성용 산화막을 전면 건식식각하고 이온주입하여 상기 제2MOS트랜지스터이 게이트측벽에 측벽스페이서를 형성함과 더불어 제1도전형의 불순물이 고농도로 도핑된 소오스 및 드레인을 형성하는 제1공정, 상기 제1포토레지스트패턴을 제거한 후 결과물 전면에 제2포토레지스트패턴을 형성하고 이 제2포토레지스트패턴을 마스크로 하여 노출되는 상기 스페이서형성용 산화막을 전면 건식식각하고 이온주입하여 상기 제1MOS트랜지스터의 게이트측벽에 측벽스페이서를 형성함과 더불어 제2도전형의 불순물이 고농도로 도핑된 소오스 및 드레인과 상기 바이폴라 트랜지스터의 익스트린직 베이스영역을 형성하는 제2공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1포토레지스트 패턴은 포토리소그래피공정에 의해 상기 제1MOS트랜지스터영역 및 바이폴라 트랜지스터 영역상에 형성된 패턴임을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제2포토레지스트 패턴은 포토리소그래피공정에 의해 상기 제1MOS트랜지스터영역 및 상기 바이폴라 트랜지스터 여역상에 남아 있는 상기 스페이서 형성용 산화막의 일부분만이 노출되도록 형성된 패턴임을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제2공정후에 상기 제2포토레지스트패턴을 제거한 다음 결과물 전면에 층간절연막을 형성하고, 포토리소그래피 공정에 의해 바이폴라 트랜지스터의 에미터형성을 위한 포토레지스트패턴을 상기 층간절연막상에 형성하는 공정, 상기 포토레지스트패턴을 이용하여 상기 층간절연막을 제거한 다음 결과물 전면에 에미터 형성용 폴리실리콘을 침적한 후, 에미터 형성용 폴리실리콘 패턴 형성을 위한 포토레지스트패턴을 형성하는 공정, 이어서 통상의 공정에 의해 폴리실리콘 에미터, 층간절연막 및 금속단자를 형성하는 공정이 더 포함되는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 제1도전형은 n형이고 상기 제2도전형은 p형임을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003338A KR950000150B1 (ko) | 1992-02-29 | 1992-02-29 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003338A KR950000150B1 (ko) | 1992-02-29 | 1992-02-29 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018740A true KR930018740A (ko) | 1993-09-22 |
| KR950000150B1 KR950000150B1 (ko) | 1995-01-10 |
Family
ID=19329790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920003338A KR950000150B1 (ko) | 1992-02-29 | 1992-02-29 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950000150B1 (ko) |
-
1992
- 1992-02-29 KR KR1019920003338A patent/KR950000150B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950000150B1 (ko) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100234700B1 (ko) | 반도체 소자의 제조방법 | |
| KR0139805B1 (ko) | 단일 실리콘 자기-정합 트랜지스터 및 이의 제조 방법 | |
| KR910013577A (ko) | 반도체 장치의 제조방법 | |
| KR960032731A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| KR960002884A (ko) | 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법 | |
| KR930009807B1 (ko) | 바이폴라트랜지스터와 그 제조방법 | |
| KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
| KR930001456A (ko) | 자기 정합된 플레이너 모놀리딕 집적회로의 종적 트랜지스터 프로세스 | |
| KR0154304B1 (ko) | Bicmos장치의 제조방법 | |
| KR100592705B1 (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| KR930018740A (ko) | 반도체장치의 제조방법 | |
| KR920020749A (ko) | 카운터 도우프된 콜렉터에 대한 bicmos 제조방법 | |
| KR100267898B1 (ko) | 머어지드단일폴리실리콘바이폴라npn트랜지스터구조물및제조방법 | |
| KR100382538B1 (ko) | 씨모스소자의 재조방법 | |
| JPH056961A (ja) | 半導体装置の製造方法 | |
| KR100287872B1 (ko) | 반도체 소자의 제조방법 | |
| KR0186198B1 (ko) | 트랜지스터 제조방법 | |
| KR100209744B1 (ko) | 반도체소자 제조방법 | |
| KR0175329B1 (ko) | 반도체 장치의 제조방법 | |
| KR950012646A (ko) | 트랜지스터의 제조방법 | |
| JP3158459B2 (ja) | 半導体装置の製造方法 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| JP2847773B2 (ja) | 半導体装置の製造方法 | |
| KR100261171B1 (ko) | 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051206 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |