KR0132491B1 - 모스트랜지스터 제조방법 - Google Patents
모스트랜지스터 제조방법Info
- Publication number
- KR0132491B1 KR0132491B1 KR1019940017686A KR19940017686A KR0132491B1 KR 0132491 B1 KR0132491 B1 KR 0132491B1 KR 1019940017686 A KR1019940017686 A KR 1019940017686A KR 19940017686 A KR19940017686 A KR 19940017686A KR 0132491 B1 KR0132491 B1 KR 0132491B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- substrate
- forming
- gate
- field oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 238000002955 isolation Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 239000000356 contaminant Substances 0.000 abstract 2
- 238000005204 segregation Methods 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000001259 photo etching Methods 0.000 abstract 1
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
본 발명은 모스트랜지스터 제조방법에 관한 것으로, 모스트랜지스터에 형성되는 기생 커패시턴스를 최소화하기 위한 것이다.
본 발명은 반도체기판 소정영역에 필드산화막을 형성하여 활성영역과 소자분리영역으로 구분하는 공정과, 상기 필드산화막 하부에 소자격리용 확산층을 형성하는 공정, 상기 활성영역의 반도체기판부위를 소정깊이로 식각하는 공정, 상기 식각된 활성영역상에 게이트산화막을 형성하는 공정, 상기 게이트산화막상에 게이트전극을 형성하는 공정, 기판 전면에 절연막을 형성하는 공정, 상기 절연막을 비등방성식각하여 게이트 측벽과 상기 필드산화막 엣지부분의 식각된 기판 측면에 절연막스페이서를 형성하는 공정, 및 기판과 반대형의 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하여 이루어지는 모스트랜지스터 제조방법을 제공한다.
Description
제1도는 종래의 모스트랜지스터 제조방법을 도시한 공정순서도.
제2도는 모스트랜지스터에 형성되는 기생커패시터를 도시한 도면.
제3도는 본 발명에 의한 모스트랜지스터 제조방법을 도시한 공정순서도.
＊도면의 주요 부분에 대한 부호의 설명
1 : 반도체기판 2 : 필드산화막
3 : 소자격리용 확산층 4 : 게이트산화막
5 : 게이트전극 6 : 게이트 캡산화막
7 : 스페이서 8 : 소오스 및 드레인
본 발명은 모스트랜지스터 제조방법에 관한 것으로, 특히 고속동작을 요하는 소자에 활용될 수 있는 MOSFET의 제조방법에 관한 것이다.
일반적으로 사용되는 MOSFET 제조공정을 제1도를 참조하여 설명하면 다음과 같다.
먼저, 제1도(a)와 같이 반도체기판(1) 소정영역에 필드산화막(2)을 형성하여 활성영역과 소자분리영역으로 구분한다. 필드산화막(2) 하부에는 소자격리특성을 좋게 하기 위해 기판과 동일형의 분순물을 이온주입등의 방법으로 도핑하여 소자격리용 확산층(3)을 형성한다. 이때, 확산층은 기판의 농도보다 높은 농도로 형성한다.
이어서 반도체기판(1)상의 활성영역에 제1도(b)와 같이 게이트산화막(4)을 형성하고, 게이트산화막(4)상에 폴리실리콘과 산화막을 차례로 증착한 후, 사진식각공정을 통해 패터닝하여 게이트전극(5)과 게이트 캡산화막(6)을 형성한다. 다음에 제1도(c)와 같이 기판 전면에 산화막을 증착한 후, 비등방성식각하여 게이트 측벽에 산화막 스페이서(7)를 형성한 후, 제1도(d)와 같이 이온주입공정을 실시하여 소오스 및 드레인(8)을 형성한다.
이와 같이 제조되는 MOSFET에는 제2도에 도시된 바와 같이 기생커패시터(parasitic capacitor)가 형성되는데, 필드산화막과 소오스(또는 드레인)의 경계부(A), 소오스(또는 드레인)와 기판간의 수평경계부(B), 소오스(또는 드레인)와 트랜지스터의 채널과의 경계부(c)에 기생커패시터가 형성된다.
이중 소오스(또는 드레인)와 기판간에 형성되는 커패시터의 용량이 크면 MOSFET의 고속동작을 지연시키게 되고, 필드산화막과 소오스(또는 드레인) 사이에 형성되는 커패시터는 필드산화막 하부에 형성된 고농도의 소자격리용 학산층(3)과 접하고 있어 단위길이당 커패시턴스값이 다른 기생 거패시터에 비해 커 문제의 심각성이 크게 대두되고 있다.
본 발명은 상술한 문제를 해결하기 위한 것으로, MOSFET제조시에는 생기는 기생 커패시터를 최소화할 수 있는 MOSFET 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 소오스 및 드레인영역과 필드산화막 하부에 형성된 소자격리용 확산층을 서로 격리시키는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제3도에 본 발명에 의한 MOSFET 제조방법을 공정순서에 따라 도시하였다.
먼저, 제2도(a)와 같이 반도체기판(1) 소정영역에 필드산화막(2)을 형성하여 활성영역과 소자분리영역으로 구분한다. 필드산화막(2) 하부에는 소자격리특성을 좋게 하기 위해 기판과 동일형의 불순물을 이온주입 등의 방법으로 도핑하여 소자격리용 확산층(3)을 형성한다. 이때, 확산층은 기판의 농도보다 높은 농도로 형성한다.
다음에 제2도(b)에 도시된 바와 같이 반도체기판의 활성영역을 상기 필드산화막 하부의 소자격리용 확산층(3)의 깊이정도로 식각한 후, 식각에 의해 손상된 기판 표면을 제거하기 위해 산화공정을 실시하고 이에 따라 형성되는 산화막을 제거한 다음, 곧바로 게이트산화막(4), 게이트전극(5) 형성용 도전층인 폴리실리콘층, 그리고 게이트 캡산화막(6)을 차례로 형성한다.
이어서 제2도(c)에 도시된 바와 같이 상기 산화막과 폴리실리콘층을 사진식각공정에 의해 소정패턴으로 패터닝하여 게이트전극(5) 및 게이트캡산화막(6)을 형성한 후, 기판 전면에 절연막으로서, 산화막을 증착하고 이를 비등방성식각하여 게이트 측벽과 필드산화막 엣지부분의 식각된 기판 측면에 산화막 스페이서(7)를 형성한다.
다음에 제2도(d)에 도시된 바와 같이 기판과 반대형의 분순물을 이온주입하여 소오스 및 드레인영역(8)을 형성한다. 이때, 필드산화막(2)과 활성영역 경계부 측벽에 형성된 산화막 스페이서(7)로 인하여 소오스 및 드레인영역(8)과 필드산화막(2) 하부에 형성된 소자격리용 확산층(3)이 서로 격리되어 소오스(또는 드레인) 영역과 필드산화막의 경계부에 형성되는 기생커패시턴스가 작아지게 된다.
이상 상술한 바와 같이 본 발명에 의하면, MOSFET에 형성되는 기생 커패시턴스를 최소화하여 MOSFET의 고속동작을 가능하게 할 수 있으며, 활성영역에 식각에 의해 기판내로 함몰되어 형성되어 게이트전극부가 동시에 함몰되어 형성되므로 후속공정인 평탄화공정시 평탄도가 크게 향상되어 사진 공정이 수월하게 된다.
Claims (3)
- 반도체기판 소정영역에 필드산화막을 형성하여 활성영역과 소자분리영역으로 구분하는 공정과, 상기 필드산화막 하부에 소자격리용 확산층을 형성하는 공정, 상기 활성영역의 반도체기판부위를 소정깊이로 식각하는 공정, 상기 식각된 활성영역상에 게이트산화막을 형성하는 공정, 상기 게이트산화막상에 게이트전극을 형성하는 공정, 기판 전면에 절연막을 형성하는 공정, 상기 절연막을 비등방성식각하여 게이트 측벽과 상기 필드산화막 엣지부분의 식각된 기판 측면에 절연막스페이서를 형성하는 공정, 및 기판과 반대형의 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제1항에 있어서, 상기 활성영역의 반도체기판부위를 상기 소자격리용 확산층의 깊이만큼 식각하는 것을 특징으로 하는 모스트랜지스터 제조방법.
- 제1항에 있어서, 상기 활성영역의 반도체기판부위를 소정깊이로 식각하는 공정후에 산화공정을 실시하고 이에 따라 형성되는 산화막을 제거하는 공정이 더 포함되는 것을 특징으로 하는 모스트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940017686A KR0132491B1 (ko) | 1994-07-21 | 1994-07-21 | 모스트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940017686A KR0132491B1 (ko) | 1994-07-21 | 1994-07-21 | 모스트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960005895A KR960005895A (ko) | 1996-02-23 |
| KR0132491B1 true KR0132491B1 (ko) | 1998-04-16 |
Family
ID=19388535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940017686A KR0132491B1 (ko) | 1994-07-21 | 1994-07-21 | 모스트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0132491B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448085B1 (ko) * | 1997-05-21 | 2004-12-03 | 삼성전자주식회사 | 패드의기생캐패시턴스감소형반도체장치 |
-
1994
- 1994-07-21 KR KR1019940017686A patent/KR0132491B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960005895A (ko) | 1996-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0135147B1 (ko) | 트랜지스터 제조방법 | |
| KR980006510A (ko) | 반도체 장치의 제조방법 | |
| KR0137815B1 (ko) | 반도체 mosfet 제조방법 | |
| KR0132491B1 (ko) | 모스트랜지스터 제조방법 | |
| KR970063780A (ko) | 트랜지스터 제조방법 | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR100227644B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR20000073799A (ko) | 혼성신호 반도체 소자의 제조방법 | |
| KR20020007848A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR0142875B1 (ko) | 모오스 에프이티 제조방법 | |
| KR100244413B1 (ko) | 반도체소자의소오스/드레인형성방법 | |
| KR100223761B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100280537B1 (ko) | 반도체장치 제조방법 | |
| KR100365416B1 (ko) | 반도체소자의제조방법 | |
| KR100223754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR930006135B1 (ko) | 매몰트렌치 커패시터 셀 제조방법 | |
| KR100448166B1 (ko) | Ｍｏｓ 소자의 게이트 산화막 제조 방법 | |
| KR0172044B1 (ko) | 반도체 소자의 제조방법 | |
| KR0172832B1 (ko) | 반도체소자 제조방법 | |
| KR100206864B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
| KR930001565B1 (ko) | 씨 모스 트랜지스터 제조방법 | |
| KR100223333B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0170513B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR100206862B1 (ko) | 디램의 제조방법 | |
| KR0178996B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |