KR910020933A - 씨 모스 트랜지스터 제조방법 - Google Patents
씨 모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR910020933A KR910020933A KR1019900006526A KR900006526A KR910020933A KR 910020933 A KR910020933 A KR 910020933A KR 1019900006526 A KR1019900006526 A KR 1019900006526A KR 900006526 A KR900006526 A KR 900006526A KR 910020933 A KR910020933 A KR 910020933A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- sidewalls
- patterned
- cmos transistor
- transistor manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조공정을 나타낸 단면도.
Claims (2)
- 실리콘 기판(1)에 다결정 실리콘(2)과 산화막(3)을 형성하여 소오스와 드레인을 패터닝한 후 산화막을 형성하여 반응성 이온 식각으로 측벽(4)을 형성하고, 상기 측벽(4)사이에 게이트 산화막(5)을 형성한 후 게이트 폴리 실리콘(6)을 증착하고 도핑 후 패터닝하며, 열처리하여 저농도(n-)의 셀로우 정크션 형성 후 절연막(7)을 증착하고 콘택트를 형성하기 위한 패터닝 후 다시 열처리하여 고농도(n+)의 딥 정크션을 형성함을 특징으로 하는 씨 모스 트랜지스터 제조방법.
- 제1항에 있어서, 측벽(4)을 다결정 실리콘(2)과 산화막(3)의 적층구조를 패터닝 한 소오스/드레인 영역의 에지에 형성함을 특징으로 하는 씨 모스 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900006526A KR930001565B1 (ko) | 1990-05-09 | 1990-05-09 | 씨 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900006526A KR930001565B1 (ko) | 1990-05-09 | 1990-05-09 | 씨 모스 트랜지스터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910020933A true KR910020933A (ko) | 1991-12-20 |
KR930001565B1 KR930001565B1 (ko) | 1993-03-04 |
Family
ID=19298806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900006526A KR930001565B1 (ko) | 1990-05-09 | 1990-05-09 | 씨 모스 트랜지스터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930001565B1 (ko) |
-
1990
- 1990-05-09 KR KR1019900006526A patent/KR930001565B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930001565B1 (ko) | 1993-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940016938A (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
KR910020933A (ko) | 씨 모스 트랜지스터 제조방법 | |
KR920020594A (ko) | Ldd 트랜지스터의 구조 및 제조방법 | |
KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
KR930003430A (ko) | 반도체 장치 및 그 제조방법 | |
KR950034625A (ko) | 모스(mos) 반도체 소자의 제조 방법 | |
KR920015424A (ko) | 반도체 제조 방법 | |
KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
KR920013601A (ko) | 모스 트랜지스터 제조방법 | |
KR950030381A (ko) | 다결정실리콘 소오스, 드레인(source, drain)을 갖는 상보형 트랜지스터 및 그 제조방법 | |
KR910017635A (ko) | 메모리 셀 커패시터 제조방법 | |
KR930015081A (ko) | 얕은 접합 모스패트 제조방법 | |
KR910020798A (ko) | 씨모스 트랜지스터 제조방법 | |
KR920013767A (ko) | 핫 캐리어 방지 트랜지스터의 제조방법 | |
KR910013475A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
KR930022476A (ko) | 도프드 영역내 비아 홀 제조방법 | |
KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
KR950004565A (ko) | 다결정 실리콘 박막 트랜지스터와 그 제조 방법 | |
KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
KR910003657A (ko) | 디램쎌의 제조방법 | |
KR920020606A (ko) | 반도체장치 및 그 제조방법 | |
KR920013755A (ko) | 멀티게이트를 사용한 모스 트랜지스터 및 그 제조방법 | |
KR930015093A (ko) | 반도체 소자의 제조방법 | |
KR930005243A (ko) | 얕은 접합을 이용한 트랜지스터의 구조 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |