KR920007233A - 절연게이트형 전계효과 트랜지스터 제조방법 - Google Patents
절연게이트형 전계효과 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR920007233A KR920007233A KR1019900014489A KR900014489A KR920007233A KR 920007233 A KR920007233 A KR 920007233A KR 1019900014489 A KR1019900014489 A KR 1019900014489A KR 900014489 A KR900014489 A KR 900014489A KR 920007233 A KR920007233 A KR 920007233A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- film
- oxide film
- insulating film
- nitride
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims 3
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 238000009413 insulation Methods 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims 5
- 238000005468 ion implantation Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정단면도
Claims (3)
- 기판위에 게이트 절연막과 다결정 실리콘막 및 게이트 적층 절연막을 차례로 형성한 다음 양측에 형성될 측벽산화막 두께 만큼을 포함하여 게이트 패터닝하는 단계와, 산화성 분위기하에서 열처리하여 게이트 폴리실리콘 측벽에 산화막을 형성하는 단계, 절연막을 형성하고 이를 부분식각하여 접촉창을 연다음 금속전극을 형성하는 단계가 차례로 포함됨을 특징으로하는 절연게이트형 전계효과 트랜지스터 제조방법.
- 제1항에 있어서, 게이트 절연막으로서는 산화막 또는 질화막 또는 질화산화막을 사용하고 게이트 적층 절연막으로서는 질화막 또는 질화산화막으로 사용하고 게이트 적충절연막으로서는 질화막이나 산화막을 사용하는 것을 특징으로 하는 절연게이트형 전계효과 트랜지스터 제조방법.
- 제1항에 있어서, LDD 구조인 경우에는 게이트 패터닝후 저농도의 쉘로우 소오스/드레인 접합형성을 위한 이온주입을 행하고 산화성 분위기하에서 열처리하여 게이트 측벽에 산화막을 형성한후 고농도의 딥 소오스/드레인 접합형성을 위한 이온주입을 실시함을 특징으로하는 절연게이트형 전계효과 트랜지스터 제조방법.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014489A KR930009479B1 (ko) | 1990-09-13 | 1990-09-13 | 절연게이트형 전계효과 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014489A KR930009479B1 (ko) | 1990-09-13 | 1990-09-13 | 절연게이트형 전계효과 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007233A true KR920007233A (ko) | 1992-04-28 |
| KR930009479B1 KR930009479B1 (ko) | 1993-10-04 |
Family
ID=19303564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900014489A KR930009479B1 (ko) | 1990-09-13 | 1990-09-13 | 절연게이트형 전계효과 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930009479B1 (ko) |
-
1990
- 1990-09-13 KR KR1019900014489A patent/KR930009479B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009479B1 (ko) | 1993-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930006972A (ko) | 전계 효과 트랜지스터의 제조 방법 | |
| KR930009114A (ko) | Mosfet 구조 및 그 제조방법 | |
| KR970024304A (ko) | 박막 트랜지스터 제조방법 | |
| KR920007233A (ko) | 절연게이트형 전계효과 트랜지스터 제조방법 | |
| KR920007098A (ko) | 절연게이트형 전계효과 트랜지스터의 제조방법 | |
| KR910002011A (ko) | Mos형 반도체장치와 그 제조방법 | |
| KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
| KR950009978A (ko) | 모스트랜지스터의 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR960026929A (ko) | 트랜지스터 제조방법 | |
| KR920005373A (ko) | 수직모스 트랜지스터 제조방법 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR920007181A (ko) | 앤-모스 ldd트랜지스터의 제조방법 | |
| KR920007221A (ko) | 스태틱램의 제조방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
| KR950015658A (ko) | 반도체소자 제조방법 | |
| KR970004073A (ko) | 저도핑 드레인 (ldd) 구조의 모스 (mos) 트랜지스터 및 그 제조 방법 | |
| KR930015081A (ko) | 얕은 접합 모스패트 제조방법 | |
| KR920007183A (ko) | 다결정 실리콘 트랜지스터 제조방법 | |
| KR910020933A (ko) | 씨 모스 트랜지스터 제조방법 | |
| KR950025921A (ko) | 반도체소자 제조방법 | |
| KR950021261A (ko) | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 | |
| KR940010387A (ko) | 반도체 소자 제조방법 | |
| KR950024332A (ko) | 반도체 소자의 제조방법 | |
| KR970054497A (ko) | 박막 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |