KR920007221A - 스태틱램의 제조방법 - Google Patents
스태틱램의 제조방법 Download PDFInfo
- Publication number
- KR920007221A KR920007221A KR1019900015770A KR900015770A KR920007221A KR 920007221 A KR920007221 A KR 920007221A KR 1019900015770 A KR1019900015770 A KR 1019900015770A KR 900015770 A KR900015770 A KR 900015770A KR 920007221 A KR920007221 A KR 920007221A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- manufacturing
- conductivity type
- polyside
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 230000003068 static effect Effects 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 11
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000000034 method Methods 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1a∼c 도는 종래의 스태틱램의 제조공정도.
제 2a∼c 도는 이 발명에 따른 스태틱램의 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 23 : 소자분리막
25 : 게이트 산화막 27 : 제 1 다결정 실리콘층
29 : 금속실리사이드층 31 : 제 2 다결정 실리콘층
33 : 스페이서 35, 36 : 소오스 및 드레인영역
37 : 측간절연막 39 : 제 3 다결정 실리콘층.
Claims (3)
- 반도체 장치의 제조방법에 있어서, 제 1 도전형의 반도체기판의 소정부분에 소자분리막을 형성하여 트랜지스터영역을 한정하는 공정과, 상기 트랜지스터 영역에 게이트 산화막을 형성하는 공정과, 상기 소자분리막과 게이트산화막의 상부에 다층의 폴리사이드층을 형성하는 공정과, 상기 다층의 폴리사이드층의 전표면에 제 2 도전형의 불순물을 이온주입하는 공정과, 상기 다층의 폴리사이드층으로 상기 트랜지스터의 소정부분에 게이트전극을 형성하는 공정과, 상기 반도체기판의 표면에 제 2 도전형의 소오스 및 드레인영역을 형성하는 공정과, 상기 게이트전극의 상부에 층간절연막을 개재시켜 이 게이트전극과 소정부분이 접촉되도록 다결정실리콘층을 형성한 후 열처리하는 공정으로 이루어짐을 특징으로 하는 스태틱램의 제조방법.
- 제 1 항에 있어서, 상기 다층의 폴리사이드층을 다결정실리콘층, 금속실리사이드층 및 다결정실리콘층을 순차적으로 형성하는 것을 특징으로 하는 스태턱램의 제조방법.
- 제 2 항에 있어서, 상기 금속실리사이드층은 W 또는 Ti중 어느 하나의 실리사이드로 형성함을 특징으로 하는 스태틱램의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900015770A KR930008076B1 (ko) | 1990-09-28 | 1990-09-28 | 스태틱램의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900015770A KR930008076B1 (ko) | 1990-09-28 | 1990-09-28 | 스태틱램의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007221A true KR920007221A (ko) | 1992-04-28 |
| KR930008076B1 KR930008076B1 (ko) | 1993-08-25 |
Family
ID=19304323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900015770A KR930008076B1 (ko) | 1990-09-28 | 1990-09-28 | 스태틱램의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008076B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360392B1 (ko) * | 1995-11-20 | 2003-01-29 | 삼성전자 주식회사 | 스태틱랜덤엑세스메모리부하저항제조방법 |
-
1990
- 1990-09-28 KR KR1019900015770A patent/KR930008076B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360392B1 (ko) * | 1995-11-20 | 2003-01-29 | 삼성전자 주식회사 | 스태틱랜덤엑세스메모리부하저항제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008076B1 (ko) | 1993-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001754A (ko) | Mos 트랜지스터용 다층 게이트 전극을 제조하는 방법 | |
| KR920022372A (ko) | 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조 | |
| TW364169B (en) | Improved process for silicide layer of MOS device | |
| KR900017095A (ko) | 반도체장치의 실리사이드 형성방법 | |
| KR930014990A (ko) | 반도체장치 및 그 제조방법 | |
| KR970024304A (ko) | 박막 트랜지스터 제조방법 | |
| KR960032777A (ko) | 전계효과형 반도체 장치 및 그 제조방법 | |
| KR970053884A (ko) | Mos 트랜지스터를 독립적으로 형성할 수 있는 반도체 집적 회로 디바이스를 제조하기 위한 방법 | |
| KR920007221A (ko) | 스태틱램의 제조방법 | |
| KR910013273A (ko) | 초고집적 디램셀 및 그 제조방법 | |
| KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR970054416A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR890005893A (ko) | 반도체장치의 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR970054387A (ko) | 모스트랜지스터 제조 방법 | |
| KR970054418A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR940016902A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
| KR970018257A (ko) | 전계효과트랜지스터(fet)형 강유전체 메모리의 제조방법 | |
| KR930003424A (ko) | 반도체 장치의 제조방법 | |
| KR920007233A (ko) | 절연게이트형 전계효과 트랜지스터 제조방법 | |
| KR970003720A (ko) | 모스 전계 효과 트랜지스터의 제조방법 | |
| KR900003999A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960026929A (ko) | 트랜지스터 제조방법 | |
| KR980005878A (ko) | 반도체 장치의 모스트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010706 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |