KR930003424A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR930003424A
KR930003424A KR1019910012170A KR910012170A KR930003424A KR 930003424 A KR930003424 A KR 930003424A KR 1019910012170 A KR1019910012170 A KR 1019910012170A KR 910012170 A KR910012170 A KR 910012170A KR 930003424 A KR930003424 A KR 930003424A
Authority
KR
South Korea
Prior art keywords
forming
silicide
gate electrode
diffusion layer
semiconductor device
Prior art date
Application number
KR1019910012170A
Other languages
English (en)
Other versions
KR970005729B1 (ko
Inventor
심명섭
신헌종
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910012170A priority Critical patent/KR970005729B1/ko
Publication of KR930003424A publication Critical patent/KR930003424A/ko
Application granted granted Critical
Publication of KR970005729B1 publication Critical patent/KR970005729B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명의 실시예에 따른 콘택트 홀을 형성한 반도체 장치의 단면도.

Claims (5)

  1. 반도체 기판(10)위에 다결정 실리콘으로 게이트 전극(14)을 형성하는 공정과, 상기 게이트 전극(14)의 측벽에 스페이스(16)를 형성하는 공정과, 상기 게이트 전극(14)을 마스크로하여 확산층(15)을 형성하는 공정과, 상기 게이트 전극(14) 및 확산층(15) 위에만 제1실리사이드(18)를 형성하는 공정과, 상기 실리사이드 형성 공정 후 절연막(20)을 형성하는 공정과, 상기 게이트 전극(14) 및 확산층(15)위에 콘택트 홀(21) (23)을 형성하는 공정과, 상기 절연막(20)위에 배선층(24) (25)을 형성하여 상기 배선층(24)과 상기 게이트 전극(14) 및 확산층(15)이 접속되게 하는 공정으로 이루어진 반도체장치의 제조방법에 있어서, 상기 배선층(24) (25) 형성공정 전에 상기 배선층(24) (25)과 게이트 전극(14) 및 확산층(15)에 형성된 상기 제1실리사이드(20)와의 접촉부 사이에 제2실리사이드(22)를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 제2실리사이드(22) 형성 공정은 티타늄(Ti)을 퇴적시킨 다음 열처리하여 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 제2실리사이드(22)는 확산층(15)과 동시에 게이트 전극(14)위에 형성되는 제1 실리사이드(18)위에 자기정합적으로 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 제2실리사이드(22)는 상기 콘택트 홀(21) (23)을 통하여 접촉되는 배선 전극(24) (25)과 게이트 전극(14) 및 확산층(15) 사이에서 배리어 메탈로 사용되는 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 제1항에 있어서, 제2실리사이드(22) 형성 전에 배리어 메탈 형성 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910012170A 1991-07-16 1991-07-16 반도체 장치의 제조방법 KR970005729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910012170A KR970005729B1 (ko) 1991-07-16 1991-07-16 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910012170A KR970005729B1 (ko) 1991-07-16 1991-07-16 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR930003424A true KR930003424A (ko) 1993-02-24
KR970005729B1 KR970005729B1 (ko) 1997-04-19

Family

ID=19317368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012170A KR970005729B1 (ko) 1991-07-16 1991-07-16 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR970005729B1 (ko)

Also Published As

Publication number Publication date
KR970005729B1 (ko) 1997-04-19

Similar Documents

Publication Publication Date Title
KR960002804A (ko) 반도체장치 및 그 제조방법
KR920022372A (ko) 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
KR920001754A (ko) Mos 트랜지스터용 다층 게이트 전극을 제조하는 방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
KR900001003A (ko) 반도체장치의 제조방법
KR950001901A (ko) 콘택홀 제조방법
KR900005602A (ko) 반도체장치 및 그 제조방법
KR890001195A (ko) 반도체 장치 및 그 제조방법
KR950021406A (ko) 멀티 레벨 상호 접속 구조를 가진 반도체 장치
KR950021526A (ko) 반도체 장치 및 그의 제조방법
KR930003424A (ko) 반도체 장치의 제조방법
KR970030333A (ko) 반도체소자의 도전 배선 콘택 제조방법
KR940012614A (ko) 고집적 반도체 접속장치 및 그 제조방법
KR970052303A (ko) 반도체 소자의 금속 배선 형성 방법
KR960026459A (ko) 트랜지스터 제조방법
KR920016611A (ko) 금속실리사이드 보호층 제조방법
KR920007221A (ko) 스태틱램의 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR960032652A (ko) 게이트 전극 형성방법
KR970063500A (ko) 반도체소자의 금속배선 형성방법
KR950009933A (ko) 반도체 소자의 금속배선 형성방법
KR950034419A (ko) 반도체 소자 및 그 제조방법
KR930011110A (ko) 반도체 기억소자의 비트라인 제조 방법 및 그 구조
KR950030380A (ko) 반도체소자 및 그 제조방법
JPS63141360A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee