KR970024304A - 박막 트랜지스터 제조방법 - Google Patents

박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR970024304A
KR970024304A KR1019950035771A KR19950035771A KR970024304A KR 970024304 A KR970024304 A KR 970024304A KR 1019950035771 A KR1019950035771 A KR 1019950035771A KR 19950035771 A KR19950035771 A KR 19950035771A KR 970024304 A KR970024304 A KR 970024304A
Authority
KR
South Korea
Prior art keywords
layer
gate
forming
conductive layer
insulating layer
Prior art date
Application number
KR1019950035771A
Other languages
English (en)
Other versions
KR100199064B1 (ko
Inventor
하용민
Original Assignee
구자홍
주식회사 Lg 전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 주식회사 Lg 전자 filed Critical 구자홍
Priority to KR1019950035771A priority Critical patent/KR100199064B1/ko
Priority to US08/610,933 priority patent/US5677207A/en
Publication of KR970024304A publication Critical patent/KR970024304A/ko
Application granted granted Critical
Publication of KR100199064B1 publication Critical patent/KR100199064B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

본 발명은 박막 트랜지스터 제조방법으로서, 자기정렬형 상위 게이트 구조의 박막트랜지스터를 제조함에 있어서, 자기정렬형 엘디디 및 오프셋 영역을 가지도록, 다결정 실리콘 등을 이용한 게이트 도전층을 형성한 후, 게이트 도전층의 표면에 실리사이드층을 형성하여 소오스 영역 및 드레인 영역을 형성시키고, 실리사이드층을 제거한 후, 엘디디 영역 및 오프셋 영역을 형성하는 박막트랜지스터 제조방법으로서, 소자간의 균일성 및 재현성이 우수하다.

Description

박막 트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4 도는 본 발명의 박막 트랜지스터 제조방법의 각 단계를 나타낸 단면도.

Claims (12)

  1. 박막트랜지스터 제조방법에 있어서, 1) 기판 상에 반도체 층을 적층하고, 이를 패터닝하여 활성층을 형성하는 단계와, 2) 상기 활성층과 기판의 노출된 표면 위에 게이트 절연층을 형성하는 단계와, 3) 상기 게이트 절연층 위에 게이트 도전층을 형성하는 단계와, 4) 상기 게이트 도전층과 게이트 절연층의 노출된 표면 위에 금속층을 형성하는 단계와, 5) 기판을 열처리하여 상기 게이트 도전층과 상기 금속층을 반응시켜 실리사이드층을 형성하는 단계와, 6) 상기 미반응 금속층을 제거하는 단계와, 7) 상기 실리사이드층을 마스크로 이온주입하여 상기 활성층에 고농도 불순물 영역을 형성하는 단계와, 8) 상기 실리사이드층을 제거하여 게이트전극을 형성하는 단계와, 9) 상기 게이트 전극과 게이트 절연층의 노출된 표면 위에 층간절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  2. 제1항에 있어서, 상기 3)단계에서 게이트 도전층을 원하는 게이트 전극의 크기보다 크게 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  3. 제2항에 있어서, 상기 8)단계 실시후, 상기 게이트전극을 마스크로 상기 게이트 절연층을 통하여 이온주입하여 상기 활성층에 저농도 불순물영역을 형성하는 단계를 부가한 것을 특징으로 하는 박막트랜지스터 제조방법.
  4. 제1항 또는 제3항에 있어서, 상기 3)단계에서 게이트 도전층을, 상기 게이트 절연층 위에 도핑되지 않은 다결정실리콘층을 형성한 후, 상기 다결정실리콘층의 전면에 이온주입하여 도정하고, 패터닝하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  5. 제1항 또는 제3항에 있어서 상기 3)단계에서 게이트 도전층을, 상기 게이트 절연층 위에 도핑된 다결정실리콘층을 형성한 후, 패터닝하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  6. 제1항 또는 제3항에 있어서, 상기 5)단계에서의 열처리를 퍼니스에서 600℃이하의 저온에서 수행하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  7. 제1항 또는 제3항에 있어서, 상기 5)단계에서의 열처리를 레이저를 이용하여 수행하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  8. 박막트랜지스터 제조방법에 있어서, 1) 기판 상에 반도체 층을 적층하고, 이를 패터닝하여 활성층을 형성하는 단계와, 2) 상기 활성층과 기판의 노출된 표면 위에 게이트 절연층을 형성하는 단계와, 3) 상기 게이트 절연층 위에 게이트 도전층을 형성하는 단계와, 4) 상기 게이트 도전층의 상면과 측면에만 선택적으로 실리사이드층을 형성하는 단계와, 5) 상기 실리사이드층을 마스크로 이온주입하여 상기 활성층에 고농도 불순물 영역을 형성하는 단계와, 6) 상기 게이트전극이 노출되도록, 실리사이드층을 제거하는 단계와, 7) 상기 게이트 전극과 게이트 절연층의 노출된 표면 위에 층간절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  9. 제8항에 있어서, 상기 3)단계에서, 게이트 도전층을 원하는 게이트 전극보다 크게 형성한 후, 상기 4)단계에서, 금속소오스 가스만을 공급하여 게이트 도전층과 반응시켜, 실리사이드층을 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  10. 제8항에 있어서, 상기 4)단계에서, 금속소오스 가스와 실리콘 소오스가스를 공급하여, 상기 실리사이드층을 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  11. 제8항, 제9항에 있어서, 상기 3)단계에서 게이트 도전층을, 상기 게이트 절연층 위에 도핑되지 않은 다결정 실리콘층을 형성한 후, 상기 다결정실리콘층의 전면에 이온주입하여 도핑하고, 패터닝하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  12. 제8항, 제9항에 있어서, 상기 3)단계에서 게이트 도전층을, 상기 게이트 절연층 위에 도핑된 다결정실리콘층을 형성한 후, 패터닝하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035771A 1995-10-17 1995-10-17 박막 트랜지스터 제조방법 KR100199064B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950035771A KR100199064B1 (ko) 1995-10-17 1995-10-17 박막 트랜지스터 제조방법
US08/610,933 US5677207A (en) 1995-10-17 1996-03-05 Method for fabricating a thin film transistor using silicide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035771A KR100199064B1 (ko) 1995-10-17 1995-10-17 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR970024304A true KR970024304A (ko) 1997-05-30
KR100199064B1 KR100199064B1 (ko) 1999-07-01

Family

ID=19430396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035771A KR100199064B1 (ko) 1995-10-17 1995-10-17 박막 트랜지스터 제조방법

Country Status (2)

Country Link
US (1) US5677207A (ko)
KR (1) KR100199064B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW403972B (en) 1993-01-18 2000-09-01 Semiconductor Energy Lab Method of fabricating mis semiconductor device
US5956415A (en) * 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
US5943579A (en) * 1997-02-14 1999-08-24 Micron Technology, Inc. Method for forming a diffusion region in a semiconductor device
KR20000013517A (ko) * 1998-08-10 2000-03-06 손욱 박막트랜지스터의 제조방법
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3318285B2 (ja) * 1999-05-10 2002-08-26 松下電器産業株式会社 薄膜トランジスタの製造方法
JP3645755B2 (ja) * 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
DE10130278B4 (de) * 2001-06-26 2005-11-03 Carl Zeiss Meditec Ag Verfahren und Vorrichtung zur Darstellung eines Operationsgebietes bei Laseroperationen
FR2987936B1 (fr) * 2012-03-09 2016-11-04 Soitec Silicon On Insulator Procedes de fabrication de fines couches de materiau semi-conducteur cristallin, et structures et dispositifs connexes
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
KR102031725B1 (ko) * 2012-02-22 2019-10-14 소이텍 결정질 반도체 재료의 박층 제공방법 및 관련 구조 및 장치
KR102442615B1 (ko) * 2015-07-09 2022-09-14 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조방법
US11450571B2 (en) * 2018-09-27 2022-09-20 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113472A (ja) * 1983-11-24 1985-06-19 Toshiba Corp 半導体装置の製造方法
US4716131A (en) * 1983-11-28 1987-12-29 Nec Corporation Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
US5221632A (en) * 1990-10-31 1993-06-22 Matsushita Electric Industrial Co., Ltd. Method of proudcing a MIS transistor
JP3030368B2 (ja) * 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100275717B1 (ko) * 1993-12-28 2000-12-15 윤종용 다결정 실리콘 박막 트랜지스터 제조 방법

Also Published As

Publication number Publication date
US5677207A (en) 1997-10-14
KR100199064B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
US5476802A (en) Method for forming an insulated gate field effect transistor
KR970024304A (ko) 박막 트랜지스터 제조방법
KR950021525A (ko) 얕은 접합의 소오스/드레인 영역과 실리사이드를 갖는 모스트랜지스터의 제조방법
KR970004078A (ko) 반도체소자 및 그 제조방법
KR960035908A (ko) 모스 전계효과 트랜지스터의 제조방법
KR950021503A (ko) 병합 디바이스를 지원하기 위한 바이씨모스(BiCMOS) 및 이의 형성방법
KR980006438A (ko) 실리사이드를 이용한 폴리 실리콘 박막트랜지스터 및 제조 방법
KR940016961A (ko) 모스(mos) 트랜지스터 및 그 제조 방법
KR100204014B1 (ko) 모스트랜지스터 및 그 제조방법
KR19990081207A (ko) 박막 트랜지스터 및 그 제조방법
KR970008570A (ko) 샐리사이드 구조를 갖는 모스전계효과 트랜지스터 및 그 제조방법
KR0147677B1 (ko) 반도체소자의 제조방법
KR920015619A (ko) 엘리베이티드 소스/드레인형 mos fet의 제조방법
KR970053071A (ko) 모스펫의 제조방법
KR970054398A (ko) 모스트랜지스터 제조 방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR970053017A (ko) 모스트랜지스터 제조방법
KR970053063A (ko) 모스 트랜지스터의 제조방법
KR970018258A (ko) 반도체장치의 모스 트랜지스터 제조방법
KR950010121A (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR970054418A (ko) 모스 전계효과 트랜지스터의 제조방법
KR980006481A (ko) 반도체소자 제조방법
KR960035915A (ko) 반도체 소자의 트랜지스터 제조 방법
KR920007185A (ko) Dmos트랜지스터의 제조방법
KR970013426A (ko) 박막트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080131

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee