KR970013426A - 박막트랜지스터 제조방법 - Google Patents
박막트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR970013426A KR970013426A KR1019950023850A KR19950023850A KR970013426A KR 970013426 A KR970013426 A KR 970013426A KR 1019950023850 A KR1019950023850 A KR 1019950023850A KR 19950023850 A KR19950023850 A KR 19950023850A KR 970013426 A KR970013426 A KR 970013426A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- source
- polysilicon layer
- insulating film
- heat treatment
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 239000010409 thin film Substances 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 7
- 229920005591 polysilicon Polymers 0.000 claims abstract 7
- 238000010438 heat treatment Methods 0.000 claims abstract 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 5
- 239000001301 oxygen Substances 0.000 claims abstract 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract 5
- 239000000758 substrate Substances 0.000 claims abstract 4
- -1 oxygen ions Chemical class 0.000 claims abstract 3
- 230000003213 activating effect Effects 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims abstract 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 239000010408 film Substances 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 박막트랜지스 제조방법에 관한 것으로, 동작 전류의 온도 의존성을 줄이고 대기 전류를 감소시키기 위한 것이다. 본 발명은 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막상부에 게이트전극을 형성하는 공정, 기판 전면에 게이트절연막과 비정질실리콘층을 차례로 형성하는 공정, 열처리를 공정에 의해 상기 비정질실리콘층을 결정화시켜 폴리실리콘층을 형성하는 공정, 상기 게이트전극 일측단의 상기 폴리실리콘층 소정부위에 산소 이온을 선택적으로 주입하여 오프셋영역을 형성하는 공정, 상기 게이트전극 양단의 상기 폴리실리콘층 부위에 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정 및 열처리를 행하여 상기 소오스 및 드레인영역을 활성화시켜 소오스 및 드레인전극을 형성하는 공정으로 이루어지는 박막트랜지스터 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 박막트랜지스터 제조방법을 도시한 공정순서도.
Claims (5)
- 반도체기판상에 제1절연막을 형성하는 공정과, 상기 제1절연막상부에 게이트전극을 형성하는 공정, 기판 전면에 게이트절연막과 비정질실리콘층을 차례로 형성하는 공정, 열처리를 공정에 의해 상기 비정질실리콘층을 결정화시켜 폴리실리콘층을 형성하는 공정, 상기 게이트전극 일측단의 상기 폴리실리콘층 소정부위에 산소 이온을 선택적으로 주입하여 오프셋영역을 형성하는 공정, 상기 게이트전극 양단의 상기 폴리실리콘층 부위에 불순물을 이온주입하여 소오스 및 드레인영역을 형성하는 공정 및 열처리를 행하여 상기 소오스 및 드레인영역을 활성화시켜 소오스 및 드레인전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 비정질실리콘층은 SiH4가스를 이용하여 500-550℃의 온도에서 증착하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 비정질실리콘층의 결정화를 위한 열처리공정은 N2분위기에서 550-650℃의 온도로 10-13시간 동안 행하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 산소 이온주입시 산소이온 주입량은 산소이온이 주입되었을때의 폴리실리콘층속의 산소 농도가 1×1020㎝-3내외가 되도록 하는 것을 특징으로 하는 박막트랜지스터 제조방법.
- 제1항에 있어서, 상기 소오스 및 드레인영역의 활성화를 위한 열처리공정은 900-1000℃의 온도에서 8-12분 정도 행하는 것을 특징으로 하는 박막트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950023850A KR0156155B1 (ko) | 1995-08-02 | 1995-08-02 | 박막트랜지스터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950023850A KR0156155B1 (ko) | 1995-08-02 | 1995-08-02 | 박막트랜지스터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970013426A true KR970013426A (ko) | 1997-03-29 |
KR0156155B1 KR0156155B1 (ko) | 1998-10-15 |
Family
ID=19422676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950023850A KR0156155B1 (ko) | 1995-08-02 | 1995-08-02 | 박막트랜지스터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0156155B1 (ko) |
-
1995
- 1995-08-02 KR KR1019950023850A patent/KR0156155B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0156155B1 (ko) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950021525A (ko) | 얕은 접합의 소오스/드레인 영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 | |
KR20000068441A (ko) | 경도핑 및 중도핑 드레인 영역과 초중 도핑 소스 영역을 가진 비대칭 트랜지스터 | |
KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
KR970024304A (ko) | 박막 트랜지스터 제조방법 | |
KR950024284A (ko) | 박막트랜지스터 제조방법 | |
KR970013426A (ko) | 박막트랜지스터 제조방법 | |
KR950026029A (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
KR970054500A (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
KR100274886B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR960026968A (ko) | 이중게이트를 구비한 박막트랜지스터 및 그 제조방법 | |
KR940016961A (ko) | 모스(mos) 트랜지스터 및 그 제조 방법 | |
KR970053015A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR970003447A (ko) | 모스 트랜지스터의 소스/드레인 영역의 어닐링 방법 | |
KR970054398A (ko) | 모스트랜지스터 제조 방법 | |
KR930005272A (ko) | Ldd형 mos 트랜지스터 및 그의 제조방법 | |
KR0156174B1 (ko) | 모스 트랜지스터의 제조방법 | |
KR950010121A (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
KR970023745A (ko) | 내화 금속 실리사이드층을 형성하기 위한 방법 | |
KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
KR950009978A (ko) | 모스트랜지스터의 제조방법 | |
KR950024330A (ko) | 모스펫(mosfet) 제조방법 | |
KR970054483A (ko) | 문턱 전압 조절 모스 게이트 전력 소자의 제조 방법 | |
KR950024354A (ko) | 박막 트랜지스터 제조방법 | |
KR970053017A (ko) | 모스트랜지스터 제조방법 | |
KR950021261A (ko) | 얕은 접합의 소오스/드레인영역과 실리사이드를 갖는 모스트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |