KR970023745A - 내화 금속 실리사이드층을 형성하기 위한 방법 - Google Patents

내화 금속 실리사이드층을 형성하기 위한 방법 Download PDF

Info

Publication number
KR970023745A
KR970023745A KR1019960051613A KR19960051613A KR970023745A KR 970023745 A KR970023745 A KR 970023745A KR 1019960051613 A KR1019960051613 A KR 1019960051613A KR 19960051613 A KR19960051613 A KR 19960051613A KR 970023745 A KR970023745 A KR 970023745A
Authority
KR
South Korea
Prior art keywords
layer
refractory metal
metal silicide
silicon surface
silicide layer
Prior art date
Application number
KR1019960051613A
Other languages
English (en)
Other versions
KR100217453B1 (ko
Inventor
요시히사 마쯔바라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of KR970023745A publication Critical patent/KR970023745A/ko
Application granted granted Critical
Publication of KR100217453B1 publication Critical patent/KR100217453B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 실리콘 표면 상에 내화금속 실리사이드층을 형성하기 위한 방법을 제공한다. 이 방법은 하기 단계들을 포함한다. 내화금속으로 제조된 제1층은 실리콘 표면 상에 형성된다. 형성된 제2층은 제1층 위로 신장하고, 질소 함유 내화금속으로 제조된다. 실리콘 표면 및 제1층 및 제2층은 실리콘 표면과 제1층 사이의 인터페이스 상에 내화금속 신실리사이드층을 형성하기 위한 아르곤 가스 분위기에서 열처리된다.

Description

내화 금속 실리사이드층을 형성하기 위한 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 4A 내지 4E는 본 발명에 따른 제1실시예의 신규 제조 방법에 포함된 순차적 공정에서 MOS 전계 효과 트랜지스터의 부분 단면도.

Claims (136)

  1. 실리콘 표면 상에 내화금속으로 제조된 제1층을 형성하는 단계 ; 내화금속에 대한 질소의 조성비율이 1:1 미만이고, 질소 함유 내화 금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계; 및 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 초고 진공 이상의 압력을 갖는 무질소 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계를 포함하는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리 사이드층을 형성하는 방법.
  2. 제1항에 있어서, 상기 무질소 분위기가 아르곤가스 분위기인 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  3. 제1항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  4. 제1항에 있어서, 상기 내화금속이 티탄이고, 상기 질소 함유 내화금속이 Ti1N1-x(여기서, 1〉x〉0.5)인 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  5. 제1항에 있어서, 상기 실리콘 표면 상에 상기 내화금속 실리 사이드층을 남겨 놓고 상기 제1층 및 제2층을 제거하는 단계 ; 및 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 질소가 없는 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 추가로 포함하는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리 사이드층을 형성하는 방법.
  6. 제5항에 있어서, 상기 2차 열처리가 아르곤 가스 분위기에서 수행되는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  7. 제5항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  8. 제1항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 Ti1N1-x층(여기서, 1〉x〉0.5)를 포함하는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리 사이드층을 형성하는 방법.
  9. 제1항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 Ti1N1-x층(여기서, 1〉x〉0.5)를 포함하는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  10. 제1항에 있어서, 상기 제1층이 약 10-25mm범위의 두께를 갖는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  11. 제1항에 있어서 상기 제2층이 약20mm이하의 두께를 갖는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  12. 내화금속 실리사이드층이 실리콘 표면상에 내화금속으로 제조된 제1층을 형성하는 단계; 내화금속에 대한 질소의 조성 비율이 1:1미만이고, 질소함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계; 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 초고 진공 이상의 압력을 갖는 무질소 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계; 및 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1층 및 제2층을 제거하는 단계를 포함하는 방법에 의해 형성되는 상기 실리콘 표면 위로 신장되는 내화금속 실리사이드층 및 실리콘 표면을 포함하는 것을 특징으로 하는 다중층 구조.
  13. 제12항에 있어서, 상기 무질소 분위기가 아르곤 가스 분위기인 것을 특징으로 하는 다중층 구조.
  14. 제12항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  15. 제12항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속 나이트 라이드층이 Ti1N1-x(여기서, 1〉x〉0.5)인 것을 특징으로 하는 다중층 구조.
  16. 제12항에 있어서, 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 질소가 없는 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 추가로 포함하는 것을 특징으로 하는 다중층 구조.
  17. 제16항에 있어서, 상기 2차 열처리가 아르곤 가스 분위기에서 수행되는 것을 특징으로 하는 다중층 구조.
  18. 제17항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  19. 제12항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 Ti1N1-x층(여기서, 1〉x〉0.5)를 포함하는 것을 특징으로 하는 다중층 구조.
  20. 제12항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온주입시킴으로써 형성된 Ti1N1-x층(여기서, 1〉x〉0.5)를 포함하는 것을 특징으로 하는 다중층 구조.
  21. 제12항에 있어서, 상기 제1층이 약 15-25nm 범위의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  22. 제12항에 있어서, 상기 제2층이 약 20nm 이하의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  23. 실리콘 표면 위로 신장하는 내화금속 실리사이드층; 내화금속으로 제조되고, 상기 내화금속 실리사이드층 위로 신장하는 제1층; 및 내화금속에 대한 질소의 조성 비율이 1:1미만이고, 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 포함하고, 상기 내화금속 실리사이드층이 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 초고 진공 이상의 압력을 갖는 무질소 분위기에서 상기 실리콘 표면 및 상기 제1층 및 제2층을 열처리함으로써 형성되는 것을 특징으로 하는 다중층 구조.
  24. 제23항에 있어서, 상기 무질소 분위기가 아르곤가스 분위기인 것을 특징으로 하는 다중층 구조.
  25. 제23항에 있어서, 상기 열처리가 약750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  26. 제23항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속나이트라이드층이 Ti1N1-x(여기서, 1〉x〉0.5)인 것을 특징으로 하는 다중층 구조.
  27. 제23항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 Ti1N1-x층(여기서, 1〉x〉0.5)를 포함하는 것을 특징으로 하는 다중층 구조.
  28. 제23항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 Ti1N1-x층(여기서, 1〉x〉0.5)를 포함하는 것을 특징으로 하는 다중층 구조.
  29. 제23항에 있어서, 상기 제1층이 약 10-25nm 범위의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  30. 제23항에 있어서, 상기 제2층이 약20nm이하의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  31. 실리콘 기판의 표면 상에 전계 산화물 필름 및 게이트 산화물 필름을 형성하는 단계; 상기 게이트 산화물 필름의 소정의 영역 상에 게이트 전극을 선택적으로 형성하는 단계; 상기 게이트 전극의 반대 측면 상에 측벽 산화물 필름을 선택적으로 형성하는 단계 ; 자기 정렬된 소스 및 드레인 영역을 형성하기 위한 마스크로서 상기 전계 산화물 필름, 상기 측벽 산화물 필름 및 상기 게이트 전극을 사용함으로써 상기 실리콘 기판에 상기 실리콘 기판의 도전율 타입과 반대의 도전율 타입을 갖는 불순물의 이온 주입을 수행하는 단계; 상기 실리콘 표면의 전체 표면 상에 내화 금속으로 제조된 제1층을 형성하는 단계 ; 내화금속에 대한 질소의 조성 비율이 1:1미만이고, 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계 ; 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 초고 진공 이상의 압력을 갖는 무질소 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계; 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1 및 제2층을 제거하는 단계 ; 및 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 무질소 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  32. 제31항에 있어서, 상기 무질소 분위기가 아르곤 가스 분위기인 것은 특징으로 하는 반도체 장치의 제조방법.
  33. 제31항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  34. 제31항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속 나이트라이드층이 Ti1N1-x(여기서, 1〉x〉0.5)인 것을 특징으로 하는 반도체 장치의 제조방법.
  35. 제31항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 은도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  36. 제31항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 Ti1N1-x층(여기서, 1〉x〉0.5)을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  37. 제31항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 Ti1N1-x층(여기서 1〉x〉0.5)을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  38. 제31항에 있어서, 상기 제1층이 약 10-25nm범위의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  39. 제31항에 있어서, 상기 제2층이 약 20 nm이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  40. 약 10-25nm범위의 두께를 갖고, 실리콘 표면 상에 내화금속으로 제조된 제1층을 형성하는 단계; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계; 및 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 초고 진공 이상의 압력을 갖는 무질소 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계를 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리 사이드층을 형성하는 방법.
  41. 제40항에 있어서, 상기 무질소 분위기가 아르곤 가스 분위기인 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  42. 제40항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  43. 제40항에 있어서, 상기 내화금속이 티탄이고, 상기 질소 함유 내화금속이 티탄나이트라이드층인 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  44. 제40항에 있어서, 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1층 및 제2층을 제 거하는 단계 ; 및 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 질소가 없는 분위기에서 상기 내화금속 실 리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 추가로 포함하는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  45. 제44항에 있어서, 상기 2차 열처리가 아르곤 가스 분위기에서 수행되는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  46. 제44항에 있어서 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 실리콘층 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  47. 제40항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  48. 제40항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  49. 제40항에 있어서, 상기 제2층이 20 nm이하의 두께를 갖는 것을 특징으로 하는 실리콘 표면 위에 내화금속 실리사이드층을 형성하는 방법.
  50. 내화금속 실리사이드층이 약 10-25nm범위의 두께를 갖고, 실리콘 표면 상에 내화금속으로 제조된 제1층을 형성하는 단계단계; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계; 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 초고 진공 이상의 압력을 갖는 무질소 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계 ; 및 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1층 및 제2층을 제거하는 단계를 포함하는 방법에 의해 형성되는, 상기 실리콘 표면 위로 신장하는 내화금속 실리사이드층 및 실리콘 표면을 포함하는 것을 특징으로 하는 다중층 구조.
  51. 제50항에 있어서, 상기 무질소 분위기가 아르곤 가스 분위기인 것을 특징으로 하는 다중층 구조.
  52. 제50항에 있어서, 상기 열처리가 약 750℃미만의 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  53. 제50항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속 나이트라이드층이 티탄 나이트라이드층인 것을 특징으로 하는 다중층 구조.
  54. 제50항에 있어서, 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 질소가 없는 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 추가로 포함하는 것을 특징으로 하는 다중층 구조.
  55. 제54항에 있어서, 상기 2차 열처리가 아르곤 가스 분위기에서 수행되는 것을 특징으로 하는 다중층 구조.
  56. 제54항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  57. 제50항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  58. 제50항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 인자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  59. 제50항에 있어서, 상기 제2층이 20 nm이 하의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  60. 실리콘 표면 위로 신장하는 내화금속 실리사이드층; 내화금속으로 제조되고, 약 10-25nm범위의 두께를 갖고, 상기 내화금속 실리사이드층 위로 신장하는 제1층; 및 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 포함하고, 상기 내화금속 실리사이드층이 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 초고 진공 이상의 압력을 갖는 무질소 분위기에서 상기 실리콘 표면 및 상기 제1층 및 제2층을 열처리 함으로써 형성되는 것을 특징으로 하는 다중층 구조.
  61. 제60항에 있어서 상기 무질소 분위기가 아르곤 가스 분위기인 것을 특징으로 하는 다중층 구조.
  62. 제60항에 있어서, 상기 열처리가 약 750℃미만의 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  63. 제60항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속나이트라이드층이 티탄나이트라이드층인 것을 특징으로 하는 다중층 구조.
  64. 제60항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  65. 제60항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  66. 제60항에 있어서, 상기 제2층이 20nm이하의 두께를 갖는 것을 특징으로하는 다중층구조.
  67. 실리콘 기판의 표면 상에 전계 산화물 필름 및 게이트 산화물 필름을 형성하는 단계; 상기 게이트 산화물 필름의 소정의 영역 상에 게이트 전극을 선택적으로 형성하는 단계; 상기 게이트 전극의 반대 측면 상에 측벽 산화물 필름을 선택적으로 형성하는 단계; 자기 정렬 소스 및 드레인 영역을 형성하기 위한 마스크로서 상기 전계 산화물 필름, 상기 측벽 산화물 필름 및 상기 게이트 전극을 사용함으로써 상기 실리콘 기판에 상기 실리콘 기판의 도전을 타입과 반대의 도전은 타입을 갖는 불순물의 이온 주입을 수행하는 단계; 약 10-25nm범위의 두께를 갖고, 상기 실리콘 표면의 전체 표면 상에 내화금속으로 제조된 제1층은 형성하는 단계 ; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계 ; 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 초고 진공 이상의 압력을 갖는 무질소 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계; 상기 실리콘 표면 상에 상기 내화금속 실리사이드층은 남겨 놓고 상기 제1 및 제2층을 제거하는 단계 ; 및 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 무질소 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  68. 제67항에 있어서, 상기 무질소 분위기가 아르곤 가스 분위기인 것을 특징으로 하는 반도체 장치의 제조방법.
  69. 제67항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  70. 제67항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속나이트라이드층이 티탄나이트라이드층인 것을 특징으로 하는 반도체 장치의 제조방법.
  71. 제67항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  72. 제67항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것은 특징으로 하는 반도체 장치의 제조방법.
  73. 제67항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 반도체 제조 장치의 제조방법.
  74. 제67항에 있어서, 상기 제2층이 20nm이하의 두께를 갖는 것을 특징으로하는 반도체 장치의 제조방법.
  75. 약 10-25nm범위의 두께를 갖고, 실리콘 표면 상에 내화금속으로 제조된 제1층을 형성하는 단계; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계 ; 및 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 아르곤 가스 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계를 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  76. 제75항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  77. 제75항에 있어서 상기 내화금속이 티탄이고, 상기 질소 함유 내화금속이 티탄 나이트라이드층인 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  78. 제75항에 있어서, 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1층 및 제2층을 제거하는 단계 ; 및 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 아르곤 가스 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 추가로 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  79. 제78항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  80. 제75항에 있어서, 상기 제2층이 상기 제1층상에 티탄나이트라이드를증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  81. 제75항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  82. 제75항에 있어서 상기 제2층이 20nm이하의 두께를 갖는 것을 특징으로 하는 실리콘표면 상에 내화금속 실리사이드층을 형성하는 방법.
  83. 내화금속 실리사이드층이 약 10-25nm범위의 두께를 갖고, 실리콘 표면 상에 내화금속으로 제조된 제1층을 형성하는 단계 ; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계 ; 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 아르곤가스 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계; 및 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1층 및 제2층을 제거하는 단계를 포함하는 방법에 의해 형성되는 상기 실리콘 표면 위로 신장하는 내화금속 실리사이드층 및 실리콘 표면을 포함하는 것을 특징으로 하는 다중층 구조.
  84. 제83항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  85. 제83항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속 나이트라이드층이 티탄 나이트라이드층인 것을 특징으로 하는 다중층 구조.
  86. 제83항에 있어서, 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 아르곤가스 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 추가로 포함하는 것을 특징으로 하는 다중층 구조.
  87. 제86항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  88. 제83항에 있어서, 상기 제2층 상기 제1층 상에 티탄 나이트라이드를증착시킴으로써 형성된 티탄 나이트라이드층을 포함는 것을 특징으로 하는 다중층 구조.
  89. 제83항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  90. 제83항에 있어서, 상기 제2층이 20nm이하의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  91. 실리콘 표면 위로 신장하는 내화금속 실리사이드층; 내화금속으로 제조되고, 약 10-25nm범위의 두께를 갖고, 상기 내화금속 실리사이드층 위로 신장하는 제1층; 및 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 포함하고, 상기 내화금속 실리사이드층이 상기 실리콘표면과 상기 제1층사이의 인터페이스상에 내화금속 실리사이드층을 형성하기 위해 아르곤가스 분위기에서 상기 실리콘 표면 및 상기 제1층 및 제2층을 열처리 함으로써 형성되는 것을 특징으로 하는 다중층 구조.
  92. 제91항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  93. 제91항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속나이트라이드층이 티탄나이트라이드층인 것을 특징으로 하는 다중층 구조.
  94. 제91항에 있어서, 상기 제2층이 상기 제1층상에 티탄나이트라이드를 증착시킴으로써 형성된 티탄나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  95. 제91항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것은 특징으로 하는 다중층 구조.
  96. 제91항에 있어서, 상기 제2층이 20nm이하의 두께를 갖는 것을 특징으로하는 다중층 구조.
  97. 실리콘 기판의 표면 상에 전계 산화물 필름 및 게이트 산화물 필름을 형성하는 단계, 상기 게이트 산화물 필름의 소정의 영역 상에 게이트 전극을 선택적으로 형성하는 단계; 상기 게이트 전극의 반대 측면 상에 측벽 산화물 필름을 선택적으로 형성하는 단계; 자기 정렬 소스 및 드레인 영역을 형성하기 위한 마스크로서 상기 전계 산화물 필름, 상기 측벽 산화물 필름 및 상기 게이트 전극을 사용함으로써 상기 실리콘 기판에 상기 실리콘 기판의 도전을 타입과 반대의 도전율 타입을 갖는 불순물의 이온주입을 수행하는 단계; 약 10-25nm범위의 두께를 갖고, 상기 실리콘 표면의 전체 표면상에 내화금속으로 제조된 제1층을 형성하는 단계 ; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계 ; 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상에 내화금속 실 리사이드층을 형성하기 위해 아르곤 가스 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계; 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1및 제2층을 제거하는 단계; 및 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 아르곤가스 분위기에서 상기 내화금속 실리사이드층을 2차 열처리함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  98. 제97항에 있어서 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  99. 제97항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속 나이트라이드층이 티탄나이트라이드층인 것을 특징으로 하는 반도체 장치의 제조방법.
  100. 제97항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  101. 제97항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  102. 제97항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  103. 제97항에 있어서, 상기 제2층이 20nm 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  104. 실리콘 표면 상에 내화금속으로 제조된 제1층을 형성하는 단계; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계 ; 및 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상에 내화금속 실리사이드층을 형성하기 위해 아르곤 가스 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계를 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  105. 제104항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  106. 제104항에 있어서, 상기 내화금속이 티탄이고, 상기 질소 함유 내화금속이 티탄 나이트라이드층인 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  107. 제104항에 있어서, 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1층 및 제2층을 제거하는 단계 ; 및 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 아르곤 가스 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 추가로 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  108. 제107항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  109. 제104항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트 라이드층을 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  110. 제104항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  111. 제104항에 있어서, 상기 제1층이 약 10-25실리콘nm범위의 두께를 갖는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  112. 제104항에 있어서, 상기 제2층이 20nm이하의 두께를 갖는 것을 특징으로 하는 실리콘 표면 상에 내화금속 실리사이드층을 형성하는 방법.
  113. 내화금속 실리사이드층이 실리콘 표면 상에 내화금속으로 제조된 제1층을 형성하는 단계 ; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계; 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상의 내화금속 실리사이드층을 형성하기 위해 아르곤 가스 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계; 및 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1층 및 제2층을 제거하는 단계를 포함하는 방법에 의해 형성되는 상기 실리콘 표면 위로 신장하는 내화금속 실리사이드층 및 실리콘 표면을 포함하는 것을 특징으로 하는 다중층 구조.
  114. 제113항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  115. 제113항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속나이트라이드층이 티탄 나이트라이드층인 것을 특징으로 하는 다중층 구조.
  116. 제113항에 있어서, 상기 내화금속 실리사이드층의 상 전이를 유발하기 위해 아르곤 가스 분위기에서 상기 내화금속 실리사이드층을 2차 열처리 함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 추가로 포함하는 것을 특징으로 하는 다중층 구조.
  117. 제116항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  118. 제113항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  119. 제113항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  120. 제113항에 있어서, 상기 제1층이 약 10-25nm 범위의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  121. 제113항에 있어서, 상기 제2층이 20nm 이하의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  122. 실리콘 표면 위로 신장하는 내화금속 실리사이드층; 내화금속으로 제조되고, 상기 내화금속 실리사이드층 위로 신장하는 제1층; 및 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 포함하고, 상기 내화금속 실리사이드층이 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상에 내화금속 실리사이드층을 형성하기 위해 아르곤 가스 분위기에서 상기 실리콘 표면 및 상기 제1층 및 제2층을 열처리함으로써 형성되는 것을 특징으로 하는 다중층 구조.
  123. 제122항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 다중층 구조.
  124. 제122항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속 나이트라이드층이 티탄 나이트라이드층인 것을 특징으로 하는 다중층 구조.
  125. 제122항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  126. 제122항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 다중층 구조.
  127. 제122항에 있어서, 상기 제1층이 약 10-25nm 범위의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  128. 제122항에 있어서, 상기 제2층이 20nm 이하의 두께를 갖는 것을 특징으로 하는 다중층 구조.
  129. 실리콘 기판의 표면 상에 전계 산화물 필름 및 게이트산화물 필름을 형성하는 단계; 상기 게이트산화물 필름의 소정의 영역 상에 게이트 전극을 선택적으로 형성하는 단계; 상기 게이트 전극의 반대 측면 상에 측벽 산화물 필름을 선택적으로 형성하는 단계; 자기 정렬 소스 및 드레인 영역을 형성하기 위한 마스크로서 상기 전계 산화물 필름, 상기 측벽 산화물 필름 및 상기 게이트 전극을 사용함으로써 상기 실리콘 기판에 상기 실리콘 기판의 도전율 타입과 반대의 도전을 타입을 갖는 불순물의 이온 주입을 수행하는 단계; 상기 실리콘 표면의 전체 표면 상에 내화금속으로 제조된 제1층을 형성하는 단계 ; 질소 함유 내화금속으로 제조되고, 상기 제1층 위로 신장하는 제2층을 형성하는 단계; 상기 실리콘 표면과 상기 제1층 사이의 인터페이스 상에 내화금속 실리사이드층을 형성하기 위해 아르곤 가스 분위기에서 상기 실리콘 표면 및 상기 제1층 및 상기 제2층을 열처리하는 단계 ; 상기 실리콘 표면 상에 상기 내화금속 실리사이드층을 남겨 놓고 상기 제1층 및 제2층을 제거하는 단계 ; 및 상기 내화금속 실리 사이드층의 상 전이를 유발하기 위해 아르곤 가스 분위기에서 상기 내화금속 실리사이드층을 2차 열처리함으로써 상기 내화금속 실리사이드층의 저항율을 감소시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  130. 제129항에 있어서, 상기 열처리가 약 750℃ 미만의 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  131. 제129항에 있어서, 상기 내화금속이 티탄이고, 상기 내화금속나이트라이드층이 티탄 나이트라이드층인 것을 특징으로 하는 반도체 장치의 제조방법.
  132. 제129항에 있어서, 상기 2차 열처리가 상기 내화금속 실리사이드층을 형성하기 위한 상기 열처리의 온도보다 더 높은 온도에서 수행되는 것을 특징으로 하는 반도체 장치의 제조방법.
  133. 제129항에 있어서, 상기 제2층이 상기 제1층 상에 티탄 나이트라이드를 증착시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  134. 제129항에 있어서, 상기 제2층이 상기 제1층의 상부 영역에 질소 원자를 이온 주입시킴으로써 형성된 티탄 나이트라이드층을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  135. 제129항에 있어서, 상기 제1층이 약 10-25nm범위의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  136. 제129항에 있어서, 상기 제2층이 20nm 이하의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960051613A 1995-10-28 1996-10-28 내화금속 실리사이드층을 형성하기 위한 방법 KR100217453B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP95-303928 1995-10-28
JP30392895 1995-10-28
JP96-263906 1996-10-04
JP8263906A JP2850883B2 (ja) 1995-10-28 1996-10-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR970023745A true KR970023745A (ko) 1997-05-30
KR100217453B1 KR100217453B1 (ko) 1999-09-01

Family

ID=26546255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051613A KR100217453B1 (ko) 1995-10-28 1996-10-28 내화금속 실리사이드층을 형성하기 위한 방법

Country Status (2)

Country Link
JP (1) JP2850883B2 (ko)
KR (1) KR100217453B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312150B2 (en) 2003-12-23 2007-12-25 Samsung Electronics Co., Ltd. Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221480B2 (ja) 1997-08-22 2001-10-22 日本電気株式会社 半導体装置の製造方法
JP3248570B2 (ja) * 1997-10-09 2002-01-21 日本電気株式会社 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234002B2 (ja) * 1992-09-25 2001-12-04 株式会社東芝 半導体装置の製造方法
JPH07273066A (ja) * 1994-03-29 1995-10-20 Toshiba Corp 半導体装置の製造方法
JPH08250716A (ja) * 1995-03-07 1996-09-27 Toshiba Corp 半導体装置の製造方法および半導体装置の製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7312150B2 (en) 2003-12-23 2007-12-25 Samsung Electronics Co., Ltd. Method of forming cobalt disilicide layer and method of manufacturing semiconductor device using the same

Also Published As

Publication number Publication date
JP2850883B2 (ja) 1999-01-27
JPH09186104A (ja) 1997-07-15
KR100217453B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
US7569502B2 (en) Method of forming a silicon oxynitride layer
US5275872A (en) Polycrystalline silicon thin film transistor
US7429538B2 (en) Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
KR930020665A (ko) Mos 집적회로상에 자기 얼라인 코발트 규화물을 형성하는 방법
JP2877104B2 (ja) 半導体装置の製造方法
KR100702006B1 (ko) 개선된 캐리어 이동도를 갖는 반도체 소자의 제조방법
KR960005801A (ko) 반도체 장치 제조방법
JPH0794731A (ja) 半導体装置及びその製造方法
KR100671722B1 (ko) 실리콘 게이트 전계 효과 트랜지스터 디바이스 제조 방법
KR970023745A (ko) 내화 금속 실리사이드층을 형성하기 위한 방법
US7375015B2 (en) Manufacturing method which prevents abnormal gate oxidation
EP0327210A1 (en) Method of preventing silicide peel-off
JPH10125919A (ja) 半導体素子の電極形成方法
JP3033525B2 (ja) 半導体装置の製造方法
KR100666933B1 (ko) 반도체 장치의 제조방법
JPH03227525A (ja) 薄膜トランジスタの製造方法
US6440829B1 (en) N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure
JPH08130216A (ja) 半導体装置およびその製造方法
KR100380275B1 (ko) 반도체 소자의 게이트 절연막 형성방법
JPH07161996A (ja) 絶縁ゲート型電界効果半導体装置及びその製造方法
KR100613098B1 (ko) 반도체 소자의 게이트 산화막 제조 방법
KR960000518B1 (ko) 모스펫트(mosfet) 제조방법
JPH11135646A (ja) 相補型ｍｏｓ半導体装置及びその製造方法
KR960026925A (ko) 반도체 소자의 트랜지스터 제조방법
KR920010954A (ko) Mos트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20030523

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee