KR940007662B1 - 얕은 접합 모스패트 제조방법 - Google Patents
얕은 접합 모스패트 제조방법 Download PDFInfo
- Publication number
- KR940007662B1 KR940007662B1 KR1019910023858A KR910023858A KR940007662B1 KR 940007662 B1 KR940007662 B1 KR 940007662B1 KR 1019910023858 A KR1019910023858 A KR 1019910023858A KR 910023858 A KR910023858 A KR 910023858A KR 940007662 B1 KR940007662 B1 KR 940007662B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- forming
- gate
- source
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims abstract description 4
- 150000002500 ions Chemical class 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract 2
- 229910052796 boron Inorganic materials 0.000 claims description 4
- -1 boron ions Chemical class 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 108091006146 Channels Proteins 0.000 abstract description 3
- 238000005507 spraying Methods 0.000 abstract 1
- 230000008016 vaporization Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 P형 모스패트 제조를 나타낸 공정 단면도.
제 2 도는 본발명의 얕은 접합 P형 모스패트 제조를 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 게이트 산화막 2 : 폴리실리콘
3 : 산화막 4 : 측벽
5 : 실리사이드 6 : 제 1 폴리실리콘
7 : 소오스/드레인 8 : 절연체
9 : 금속 21 : 기판
22 : 필드산화막
본발명은 얕은 접합 모스패트(Mos FET) 제조방법에 관한 것으로 특히, 쇼트채널을 갖는 P형 모스패트의 얕은 접합실현에 적당하도록 한 것이다. 종래의 P형 모스패트는 제 1 도a와 같이 기판(N형, N웰)(21)상측에 LOCOS(Local Oxidation of silicon) 기법으로 필드산화막(22)을 성장하여 활성영역과 필드영역을 정의하고 임계전압을 조정하기 위해 활성영역 전표면에 BF2를 주입하여 P형 채널을 형성한 후 b와 같이 게이트산화막(23)을 성장하고 사진 식각공정으로 게이트(24)를 형성하며 이후에 RIE(Reactive Ion Etching) 공정으로 측벽(25)을 형성했다. 그리고 c와같이 고전류를 사용하여 전표면에 BF2를 주입하고 열처리해서 소오스/드레인(26)을 형성한 후 (d)와같이 절연체(Chemical Vapour Deposition Oxide, Boron Phosphorus Silicate Glass)(27)를 형성하고 금속(Al)(28)을 패터닝(Patterning)하여 인터-커넥션(Inter-Connection)을 했다.
그런데 이와같은 종래 기술은 고전류를 사용하여 BF2를 주입할때 기판(21)이 손상되며 주입에너지 감소에 의해 얕은 접합형성에 한계가 발생하는 결점이 있었다.
본 발명은 이와같은 종래의 결점을 감안하여 안출한 것으로 실리사이드 공정 및 보론이 확산되 폴리실리콘을 이용하여 소오스/드레인을 형성해서 쇼트채널을 갖는 얕은 접합 P형 모스패트를 제공하는데 그 목적이 있다.
이하에서 이와같이 목적을 달성하기위한 본발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제 2 도는 본발명의 얕은 접합 P형 모스패트 제조를 나타낸 공정단면도로서 a와같이 기판(N형, N웰)(21) 상측에 LOCOS기법으로 필드산화막(22)을 성장하여 활성영역과 필드영역을 정의하고 임계전압을 조정하기 위해 활성영역 전면적에 P형 이온을 주입하여 P형 채널을 형성한 후 b와같이 활성영역에 게이트산화막(1), 인(P)이온이 확산된 폴리실리콘(2), CVD산화막(3)을 차례로 적층한후 불필요한 부분을 제거하여 게이트를 형성해서 상기 게이트 양측에 측벽(4)을 형성한다.
또한, c와같이 실리사이드(5)를 형성하고 d와같이 보론이온이 확산된 제 1 폴리실리콘(6)을 도포한 후 패터닝하고 접합제어를 위하여 실리사이드 공정으로 열처리하여 소오스/드레인(7)을 형성한다.
끝으로 e와같이 절연체(CVD산화막,BPSG)(8)를 도포하여 불필요한 부분을 제거한 후 금속(Al)(9)을 증착해서 패터닝하여 인터-커넥션을 한다.
이상에서 설명한 바와같이 본발명은 소오스/드레인(7)이 고전류에 의한 주입이 아닌 폴리실리콘내에 보론이온이 확산된 제 1 폴리실리콘(6)에 의해 형성되어 실리콘 결함(Defect)의 발생을 억제할 수 있으므로 얕은 접합을 형성할 수 있으며 기판(21)과 제 1 폴리실리콘(6)사이에 고융점의 실리사이드(5)를 사용하므로 접촉저항이 작아지는 효과가 있는 것이다.
Claims (2)
- 기판(21)상부에 필드산화막(22)을 성장하여 활성영역과 필드영역을 정의하고 활성영역 표면에 P형 이온을 주입하여 P형 채널을 형성하는 단계와, 상기 활성영역에 게이트 산화막(1), 폴리실리콘(2), 산화막(3)을 중착하고 패터닝하여 게이트를 형성한후 게이트 측벽(4)을 형성하는 단계와, 소오스/드레인 영역에 실리사이드(5)를 형성하고 제 1 폴리실리콘(6)을 도포한 후 패터닝한 상태에서 열처리하여 소오스/드레인(7)을 형성하는 단계와, 전표면에 절연체(8)를 도포하고 콘택을 형성하여 금속(9)을 중착하는 단계를 차례로 실시하여서 이루어지는 얕은 접합 모스패트 제조방법.
- 제 1 항에 있어서, 제 1 폴리실리콘(6)은 보론이온이 확산된 폴리실리콘으로 이루어지는 얕은 접합 모스패트 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023858A KR940007662B1 (ko) | 1991-12-23 | 1991-12-23 | 얕은 접합 모스패트 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910023858A KR940007662B1 (ko) | 1991-12-23 | 1991-12-23 | 얕은 접합 모스패트 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015081A KR930015081A (ko) | 1993-07-23 |
| KR940007662B1 true KR940007662B1 (ko) | 1994-08-22 |
Family
ID=19325529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910023858A KR940007662B1 (ko) | 1991-12-23 | 1991-12-23 | 얕은 접합 모스패트 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940007662B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100399319B1 (ko) * | 2000-06-27 | 2003-09-26 | 엘지전자 주식회사 | 냉각성능이 향상된 전자레인지 |
-
1991
- 1991-12-23 KR KR1019910023858A patent/KR940007662B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930015081A (ko) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
| US4716126A (en) | Fabrication of double diffused metal oxide semiconductor transistor | |
| KR900000072B1 (ko) | 협채널 폭을 갖는 절연게이트형 fet의 제조방법 | |
| US4397077A (en) | Method of fabricating self-aligned MOS devices and independently formed gate dielectrics and insulating layers | |
| KR100239707B1 (ko) | 반도체 소자의 제조방법 | |
| KR0169266B1 (ko) | 고속 바이폴라 트랜지스터의 제조방법 | |
| US4470191A (en) | Process for making complementary transistors by sequential implantations using oxidation barrier masking layer | |
| US4462151A (en) | Method of making high density complementary transistors | |
| KR920008120B1 (ko) | Mos형 전계효과트랜지스터 | |
| JPH0244154B2 (ko) | ||
| KR940007662B1 (ko) | 얕은 접합 모스패트 제조방법 | |
| CN114709176A (zh) | 一种半导体结构及其制造方法 | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| JPH06216151A (ja) | 半導体装置及びその製造方法 | |
| KR100440078B1 (ko) | 반도체소자의 제조방법 | |
| KR960006689B1 (ko) | 반도체소자의 ldd 제조방법 | |
| KR100338090B1 (ko) | 반도체소자의제조방법 | |
| KR100412141B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
| KR940004266B1 (ko) | 씨모스 제조방법 | |
| KR970006208B1 (ko) | 반도체 소자의 제조방법 | |
| KR0135040B1 (ko) | Mosfet 제조방법 | |
| KR960002083B1 (ko) | 모스 페트 제조 방법 | |
| KR100307540B1 (ko) | 반도체소자의 제조방법 | |
| JPS63204648A (ja) | バイポ−ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 17 |
|
| LAPS | Lapse due to unpaid annual fee |