KR940001351A - 반도체 소자의 격리방법 - Google Patents
반도체 소자의 격리방법 Download PDFInfo
- Publication number
- KR940001351A KR940001351A KR1019920010548A KR920010548A KR940001351A KR 940001351 A KR940001351 A KR 940001351A KR 1019920010548 A KR1019920010548 A KR 1019920010548A KR 920010548 A KR920010548 A KR 920010548A KR 940001351 A KR940001351 A KR 940001351A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride film
- oxide film
- field
- silicon substrate
- film
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 MOS형 반도체 기억소자 내의 각 개별소자간의 전기적인 고립을 위한 소자격리(isolation)방법에 관한 것으로서, 실리콘기판 위에 제1산화막과 제1질화막을 데포지션한 다음 포토에치하여 패터닝하는 공정과, 상기 공정 후 제1질화막과 패터닝 위치에 제2질화막과 제2산화막을 차례로 데포지션한 다음 상기 제2질화막과 제2산화막으로 에치백하여 사이드월과 실리콘기판에 트랜치를 형성하는 공정과, 상기 공정 후 사이드월을 습식식각으로 제거하고 트랜치 영역에 필드이온을 주입하는 공정으로 되어 기존의 2단계 필드이온주입에 비하여 1단계의 필드이온주입만을 실시하여 공정이 단순할 뿐만 아니라 측면의 도우펀트 확산량을 줄일 수 있어 액티브소자의 특성이 향상되며, 또한 격리특성인 소자와 소자 사이의 펀치 스로우 (Panch through) 특성을 개선할 수 있는 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체소자의 격리방법을 도시한 공정도.
Claims (2)
- 반도체소자의 격리방법에 있어서, 실리콘기판 위에 제1산화막과 제1질화막을 데포지션한 다음 필드영역과 액티브영역을 패터닝하는 공정과. 상기 공정 후 제2질화막과 제2산화막을 차례로 데포지션한 다음, 상기 제2질화막과 제2산화막을 차례로 에치백하여 산화막 사이드월과 실리콘기판에 트랜치를 형성하는 공정과, 상기 공정 후 사이드월을 습식식각으로 제거하고 트랜치영역에 필드이온을 주입한 후 열산화공정으로 필드산화막을 형성하는 공정으로 된 반도체소자의 격리방법.
- 제1항에 있어서, 제2질화막 하부에도 이온주입하여 실리콘기판에 불순물을 주입하도록 한 것을 특징으로 하는 반도체소자의 격리방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010548A KR940001351A (ko) | 1992-06-18 | 1992-06-18 | 반도체 소자의 격리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920010548A KR940001351A (ko) | 1992-06-18 | 1992-06-18 | 반도체 소자의 격리방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940001351A true KR940001351A (ko) | 1994-01-11 |
Family
ID=67296490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920010548A KR940001351A (ko) | 1992-06-18 | 1992-06-18 | 반도체 소자의 격리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001351A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451519B1 (ko) * | 2002-12-09 | 2004-10-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
-
1992
- 1992-06-18 KR KR1019920010548A patent/KR940001351A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100451519B1 (ko) * | 2002-12-09 | 2004-10-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6399448B1 (en) | Method for forming dual gate oxide | |
| KR960019649A (ko) | 반도체 장치의 제조방법 | |
| KR940001351A (ko) | 반도체 소자의 격리방법 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
| KR0124642B1 (ko) | 반도체 소자의 제조방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR940010517B1 (ko) | 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법 | |
| KR100325443B1 (ko) | 모스트랜지스터제조방법 | |
| KR100344779B1 (ko) | 반도체장치의 소자격리막 형성방법 | |
| KR0161841B1 (ko) | 실리콘 산화막과 보론으로 도핑된 p+지역에 의한 반도체 소자의 격리방법 | |
| KR930005739B1 (ko) | 트렌치 측벽을 이용한 격리영역 형성방법 | |
| KR100192472B1 (ko) | 반도체장치의 트렌치 격리방법 | |
| KR0178995B1 (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR930002059B1 (ko) | 2층의 다결정 실리콘막을 이용한 모스 제조방법 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| KR950000104B1 (ko) | 반도체 소자 격리 방법 및 셀 구조 | |
| KR100328690B1 (ko) | 반도체 소자의 접합 형성방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR950002033A (ko) | 다중 트렌치형 캐패시터 제조방법 | |
| KR930011159A (ko) | 반도체장치의 소자분리구조 및 그 제조방법 | |
| KR20010038754A (ko) | 모스 트랜지스터 제조방법 | |
| KR950024278A (ko) | 반도체소자 제조방법 | |
| KR940012576A (ko) | 트렌치 아이솔레이션 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |