JPH0695524B2 - バイポーラ・トランジスタの製造方法 - Google Patents
バイポーラ・トランジスタの製造方法Info
- Publication number
- JPH0695524B2 JPH0695524B2 JP1132923A JP13292389A JPH0695524B2 JP H0695524 B2 JPH0695524 B2 JP H0695524B2 JP 1132923 A JP1132923 A JP 1132923A JP 13292389 A JP13292389 A JP 13292389A JP H0695524 B2 JPH0695524 B2 JP H0695524B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- emitter
- silicon
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 239000013078 crystal Substances 0.000 description 17
- 150000004767 nitrides Chemical class 0.000 description 12
- 238000000407 epitaxy Methods 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 208000012868 Overgrowth Diseases 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明はバイポーラ・トランジスタの製造方法に関し、
具体的には、自己整合エミツタ・ベース領域を有するバ
イポーラ・トランジスタのためのエミツタの窓を形成す
る方法に関する。
具体的には、自己整合エミツタ・ベース領域を有するバ
イポーラ・トランジスタのためのエミツタの窓を形成す
る方法に関する。
B.従来技術 バイポーラ・トランジスタの製造では、多くの研究がト
ランジスタの速度に増大に向けられている。この速度を
増大するための一つの方法はトランジスタの幾何学的形
状によるものである。高速度バイポーラ・トランジスタ
の場合の、2つのクリテイカルな寸法は、エミツタ・ス
トライプの幅及びベースの厚さである。エミツタ・スト
ライプの幅はエミツタ領域の横方向寸法によつて画定さ
れベースの厚さはベース領域の縦方向寸法によつて画定
される。ベース抵抗がトランジスタの速度に対する重要
な障害になるために、エミツタ・ストライプの幅及びベ
ースの厚さの両方をできるだけ小さくして、ベース抵抗
が小さなトランジスタを製造することが望ましい。さら
に、エミツタの長さ対幅の比はできるだけ大きくなくて
はならない。又、エミツタの長さは他の製造上の制約に
よつて決定されるので、エミツタ・ストライプの幅だけ
がベース抵抗を減少するために調整できる唯一の寸法で
ある。
ランジスタの速度に増大に向けられている。この速度を
増大するための一つの方法はトランジスタの幾何学的形
状によるものである。高速度バイポーラ・トランジスタ
の場合の、2つのクリテイカルな寸法は、エミツタ・ス
トライプの幅及びベースの厚さである。エミツタ・スト
ライプの幅はエミツタ領域の横方向寸法によつて画定さ
れベースの厚さはベース領域の縦方向寸法によつて画定
される。ベース抵抗がトランジスタの速度に対する重要
な障害になるために、エミツタ・ストライプの幅及びベ
ースの厚さの両方をできるだけ小さくして、ベース抵抗
が小さなトランジスタを製造することが望ましい。さら
に、エミツタの長さ対幅の比はできるだけ大きくなくて
はならない。又、エミツタの長さは他の製造上の制約に
よつて決定されるので、エミツタ・ストライプの幅だけ
がベース抵抗を減少するために調整できる唯一の寸法で
ある。
通常のバイポーラ・トランジスタの製造では、ストライ
プの幅を画定するエミツタの窓はフオトリソグラフイを
使用することによつて位置決めされ、寸法が決定され。
即ち、フオトリソグラフイ用のマスクが単結晶シリコン
基板上にエピタキシヤルに成長されたポリシリコンの層
上に位置付けられ、次にポリシリコンの層を通してエミ
ツタの窓がエツチされ、単結晶シリコンの領域が露出さ
れる。経験によれば、本質的ベース領域を過度にエツチ
しないで外部ベース・ポリシリコン層中にエミツタの開
孔をエツチングすることは非常に困難なことがわかつて
いる。エミツタの窓を画定するためのフオトリソグラフ
イ方法は、得られる代表的な最小のエミツタ・ストライ
プの幅が約0.7ミクロンであるという、寸法上の限界が
ある。さらに、フオトリソグラフイ・マスキング技術を
使用すると、本質的ベースとの整合が不適切なために、
不正確さを生じ、再現性が悪くなる。
プの幅を画定するエミツタの窓はフオトリソグラフイを
使用することによつて位置決めされ、寸法が決定され。
即ち、フオトリソグラフイ用のマスクが単結晶シリコン
基板上にエピタキシヤルに成長されたポリシリコンの層
上に位置付けられ、次にポリシリコンの層を通してエミ
ツタの窓がエツチされ、単結晶シリコンの領域が露出さ
れる。経験によれば、本質的ベース領域を過度にエツチ
しないで外部ベース・ポリシリコン層中にエミツタの開
孔をエツチングすることは非常に困難なことがわかつて
いる。エミツタの窓を画定するためのフオトリソグラフ
イ方法は、得られる代表的な最小のエミツタ・ストライ
プの幅が約0.7ミクロンであるという、寸法上の限界が
ある。さらに、フオトリソグラフイ・マスキング技術を
使用すると、本質的ベースとの整合が不適切なために、
不正確さを生じ、再現性が悪くなる。
従来技術の欠点を克服するために、エミツタの窓を画定
する種々の技術が使用されてきた。米国特許第4499657
号では、フオトリソグラフイを使用して、エミツタとベ
ースの窓を同時に画定して、不整合の影響の一部を減少
している。しかし、エミツタ・ストライプの幅は0.5乃
至2ミクロンの範囲に制限されている。
する種々の技術が使用されてきた。米国特許第4499657
号では、フオトリソグラフイを使用して、エミツタとベ
ースの窓を同時に画定して、不整合の影響の一部を減少
している。しかし、エミツタ・ストライプの幅は0.5乃
至2ミクロンの範囲に制限されている。
米国特許第4504332号はバイポーラ・トランジスタを製
造するための自己整合技術を開示している。単結晶シリ
コン基板上に熱酸化物層、窒化シリコン層及び酸化ホウ
素層が順次に付着される。通常のフオトリソグラフイ技
術を使用して、ベースとエミツタの両方を形成するため
の窓がエツチされる。シリコンの層が基板全体上にエピ
タキシヤル成長されるが、絶縁層上にはポリ(多結晶)
シリコンが形成され、基板の露出領域上には単結晶シリ
コンが形成される。ポリシリコン領域にドープして、外
部ベース領域が形成されている。次に共形的な熱酸化物
層が多結晶及び単結晶シリコン領域上に付着され、熱酸
化物をエツチして、単結晶が露出される。次に内部ベー
ス領域がインプランテーシヨンによつて形成され、エミ
ツタ領域が共形的な、ドープされた酸化物層からの拡散
によつて形成される。次にエミツタ、ベース及びコレク
タのためのコンタクト開孔が酸化物層中に形成される。
エミツタ及びベースは自己整合するが、処理段階が多
く、複雑である。さらに、エミツタの窓が通常のフオト
リソグラフイ技術によつて画定されているので、幅の寸
法に限界がある。
造するための自己整合技術を開示している。単結晶シリ
コン基板上に熱酸化物層、窒化シリコン層及び酸化ホウ
素層が順次に付着される。通常のフオトリソグラフイ技
術を使用して、ベースとエミツタの両方を形成するため
の窓がエツチされる。シリコンの層が基板全体上にエピ
タキシヤル成長されるが、絶縁層上にはポリ(多結晶)
シリコンが形成され、基板の露出領域上には単結晶シリ
コンが形成される。ポリシリコン領域にドープして、外
部ベース領域が形成されている。次に共形的な熱酸化物
層が多結晶及び単結晶シリコン領域上に付着され、熱酸
化物をエツチして、単結晶が露出される。次に内部ベー
ス領域がインプランテーシヨンによつて形成され、エミ
ツタ領域が共形的な、ドープされた酸化物層からの拡散
によつて形成される。次にエミツタ、ベース及びコレク
タのためのコンタクト開孔が酸化物層中に形成される。
エミツタ及びベースは自己整合するが、処理段階が多
く、複雑である。さらに、エミツタの窓が通常のフオト
リソグラフイ技術によつて画定されているので、幅の寸
法に限界がある。
C.発明が解決しようとする問題点 本発明の目的は、エミツタの窓がシリコンの選択的エピ
タキシヤル成長の使用によつて画定されるバイポーラ・
トランジスタの製造方法を与えることにある。
タキシヤル成長の使用によつて画定されるバイポーラ・
トランジスタの製造方法を与えることにある。
本発明に従えば、従来技術で可能であつたものよりもは
るかに狭いエミツタ・ストライプ幅を有するトランジス
タが与えられる。
るかに狭いエミツタ・ストライプ幅を有するトランジス
タが与えられる。
本発明に従えば、0.5ミクロン未満の、しかも0.1ミクロ
ン程度のエミツタ・ストライプ幅を有するトランジスタ
が与えられる。
ン程度のエミツタ・ストライプ幅を有するトランジスタ
が与えられる。
D.問題点を解決するための手段 本発明のバイポーラ・トランジスタの製造方法は、第1
の導電型の半導体材料の基板を設け、この基板上に第2
の導電型の半導体材料の第1の層を、非選択的なエピタ
キシーによつて付着することを含む。第1の層の一部の
上に絶縁材料の要素を形成し、第2の導電型の半導体材
料の第2の層を選択的エピタキシーによつて上記第1の
層上に形成する。この選択的エピタキシーによつて、第
2の層の一部が上記要素の上面の一部の上に横方向に過
成長する。これによつて第2の層中に開孔が形成され、
上記要素の上面上に露出領域が残される。第2の層上に
絶縁材料の層が形成され、開孔が狭くされ、上記要素の
露出領域が減少される。この開孔を通して上記要素の露
出領域が除去され、第1の層の一部が露出されて、上記
第1の層中に第1の導電型の領域が形成される。
の導電型の半導体材料の基板を設け、この基板上に第2
の導電型の半導体材料の第1の層を、非選択的なエピタ
キシーによつて付着することを含む。第1の層の一部の
上に絶縁材料の要素を形成し、第2の導電型の半導体材
料の第2の層を選択的エピタキシーによつて上記第1の
層上に形成する。この選択的エピタキシーによつて、第
2の層の一部が上記要素の上面の一部の上に横方向に過
成長する。これによつて第2の層中に開孔が形成され、
上記要素の上面上に露出領域が残される。第2の層上に
絶縁材料の層が形成され、開孔が狭くされ、上記要素の
露出領域が減少される。この開孔を通して上記要素の露
出領域が除去され、第1の層の一部が露出されて、上記
第1の層中に第1の導電型の領域が形成される。
本発明の一つの実施例に従えば、n導電型の、シリコン
のような半導体材料の基板には、埋設酸化物分離領域
(16)によつて取囲まれたメサ部(14)が与えられる。
p導電型シリコンの第1の層(18)が通常の非選択的エ
ピタキシヤル成長技術の使用によつて、メサ部及び分離
領域上に付着される。この付着によつて、基板の分離領
域上にはポリ(多結晶)シリコンの領域(22)が形成さ
れ、メサ部上には単結晶シリコンの領域(20)が形成さ
れる。単結晶領域の一部の上に、少なくともバリヤ層
(窒化シリコン層)(24)を含む絶縁材料の要素(30)
が形成される。2酸化シリコンのような酸化物層(26)
を窒化シリコン層(24)とシリコンの第1の層(18)間
に与えることもできる。
のような半導体材料の基板には、埋設酸化物分離領域
(16)によつて取囲まれたメサ部(14)が与えられる。
p導電型シリコンの第1の層(18)が通常の非選択的エ
ピタキシヤル成長技術の使用によつて、メサ部及び分離
領域上に付着される。この付着によつて、基板の分離領
域上にはポリ(多結晶)シリコンの領域(22)が形成さ
れ、メサ部上には単結晶シリコンの領域(20)が形成さ
れる。単結晶領域の一部の上に、少なくともバリヤ層
(窒化シリコン層)(24)を含む絶縁材料の要素(30)
が形成される。2酸化シリコンのような酸化物層(26)
を窒化シリコン層(24)とシリコンの第1の層(18)間
に与えることもできる。
次にp導電型のシリコンの第2の層(32)が第1の層の
単結晶シリコン領域及びポリシリコン領域上に付着され
る。このシリコンの第2の層の付着によつて、第1の層
中のポリシリコン領域(22)上にはポリシリコンが形成
され、第1の層中の単結晶シリコン領域(20)上には単
結晶シリコンが形成される。このシリコンの第2の層
(32)は選択的エピタキシヤル技術によつて付着され、
単結晶材料の一部が要素(30)の一部の上にも横方向に
過成長して、開孔(29)が形成され、要素(30)の窒化
シリコン層(24)の表面上には露出領域(31)が残され
る。第2の層(32)上には、高圧熱酸化によつて酸化物
層(42)が形成される。開孔(29)の壁を覆う熱酸化物
の部分は開孔をせばめ、窒化シリコン層(24)の露出領
域の幅を減少する。その後、狭くなつた開孔(44)を通
して要素(30)の露出領域が除去され、シリコンの第1
の層の単結晶の領域の一部が露出される。
単結晶シリコン領域及びポリシリコン領域上に付着され
る。このシリコンの第2の層の付着によつて、第1の層
中のポリシリコン領域(22)上にはポリシリコンが形成
され、第1の層中の単結晶シリコン領域(20)上には単
結晶シリコンが形成される。このシリコンの第2の層
(32)は選択的エピタキシヤル技術によつて付着され、
単結晶材料の一部が要素(30)の一部の上にも横方向に
過成長して、開孔(29)が形成され、要素(30)の窒化
シリコン層(24)の表面上には露出領域(31)が残され
る。第2の層(32)上には、高圧熱酸化によつて酸化物
層(42)が形成される。開孔(29)の壁を覆う熱酸化物
の部分は開孔をせばめ、窒化シリコン層(24)の露出領
域の幅を減少する。その後、狭くなつた開孔(44)を通
して要素(30)の露出領域が除去され、シリコンの第1
の層の単結晶の領域の一部が露出される。
n導電型の領域(54)が上記単結晶領域の露出部分(5
0)中に形成されて、トランジスタのエミツタが形成さ
れる。エミツタ領域の下の単結晶材料の領域(21)が本
質的ベースをなし、メサ部(14)がトランジスタのコレ
クタをなす。エミツタは、未ドープ・ポリシリコンの領
域を開孔中に付着させ、n型ドーパントをインプラント
し、アニーリングによりドーパントを単結晶領域に向け
て拡散させるといつた、通常の技術によつて形成され
る。本質的ベース(21)と絶縁要素(30)に隣接する単
結晶領域(20、34)及び多結晶領域(22、36)の部分が
外部ベース領域になる。外部ベース、コレクタ及びポリ
シリコン・エミツタと接触するための金属コンタクトが
形成されて、トランジスタが完成する。
0)中に形成されて、トランジスタのエミツタが形成さ
れる。エミツタ領域の下の単結晶材料の領域(21)が本
質的ベースをなし、メサ部(14)がトランジスタのコレ
クタをなす。エミツタは、未ドープ・ポリシリコンの領
域を開孔中に付着させ、n型ドーパントをインプラント
し、アニーリングによりドーパントを単結晶領域に向け
て拡散させるといつた、通常の技術によつて形成され
る。本質的ベース(21)と絶縁要素(30)に隣接する単
結晶領域(20、34)及び多結晶領域(22、36)の部分が
外部ベース領域になる。外部ベース、コレクタ及びポリ
シリコン・エミツタと接触するための金属コンタクトが
形成されて、トランジスタが完成する。
上述のように、本発明に従えば、エミツタ領域を形成す
るための窓は半導体材料の選択的なエピタキシヤル成長
によつて形成される。ここで選択的成長とは、シリコン
がシリコンの表面に沿つて均一に成長し、そしてシリコ
ンが絶縁要素の一部の上にも過成長することをさしてい
る。選択的エピタキシヤル技術は、過成長領域の垂直及
び水平方向の両方で成長速度が等しくなる成長条件で使
用することが好ましい。この過成長は所望のエミツタ・
ストライプの幅が形成されるように制御され停止され
る。高圧熱酸化物層が選択的エピタキシヤル層上に付着
され、ポリシリコン・エミツタを外部ベース領域から分
離するが、この酸化物層はエミツタ・ストライプの幅を
さらに減少させる効果を有する。この方法によるエミツ
タの窓の形成は、本質的ベースとエミツタの自己整合を
与える。選択的エピタキシヤル成長によるエミツタの窓
の寸法の調整及び熱酸化物スペーサによる窓の再調整に
よつて、非常に良好な再現性が得られる。外部ベースは
完全に単結晶であるから低抵抗であり、従来ポリシリコ
ンの外部ベースで必要であつた厚さよりも薄く形成でき
るため、エミツタの窓の深さも小さくなり、エミツタ抵
抗がかなり小さくなる。さらに、ポリシリコン外部ベー
スの抵抗はシリサイドを形成することによつてさらに減
少させることができる。酸化物スペーサは、エミツタと
外部ベースを分離する。
るための窓は半導体材料の選択的なエピタキシヤル成長
によつて形成される。ここで選択的成長とは、シリコン
がシリコンの表面に沿つて均一に成長し、そしてシリコ
ンが絶縁要素の一部の上にも過成長することをさしてい
る。選択的エピタキシヤル技術は、過成長領域の垂直及
び水平方向の両方で成長速度が等しくなる成長条件で使
用することが好ましい。この過成長は所望のエミツタ・
ストライプの幅が形成されるように制御され停止され
る。高圧熱酸化物層が選択的エピタキシヤル層上に付着
され、ポリシリコン・エミツタを外部ベース領域から分
離するが、この酸化物層はエミツタ・ストライプの幅を
さらに減少させる効果を有する。この方法によるエミツ
タの窓の形成は、本質的ベースとエミツタの自己整合を
与える。選択的エピタキシヤル成長によるエミツタの窓
の寸法の調整及び熱酸化物スペーサによる窓の再調整に
よつて、非常に良好な再現性が得られる。外部ベースは
完全に単結晶であるから低抵抗であり、従来ポリシリコ
ンの外部ベースで必要であつた厚さよりも薄く形成でき
るため、エミツタの窓の深さも小さくなり、エミツタ抵
抗がかなり小さくなる。さらに、ポリシリコン外部ベー
スの抵抗はシリサイドを形成することによつてさらに減
少させることができる。酸化物スペーサは、エミツタと
外部ベースを分離する。
E.実施例 第2図を参照すると、トランジスタ用構造体10は分離領
域(ROX)16によつて取囲まれた、メサ部14を有する単
結晶シリコン基板12を有する。メサ部には第1の導電型
のドーパントがドープされている。図示の実施例はnpn
トランジスタに関するものであるが、本発明の方法は同
じくpnpトランジスタの形成にも使用できることは明ら
かであろう。メサ部14は通常の拡散又はインプランテー
シヨン技術によつて、代表的には薄くn型にドープされ
ている。領域16は一般に知られている埋設酸化物領域で
ある。基板12上には、半導体材料(シリコン)の非選択
的エピタキシヤル層18が通常のエピタキシヤル成長技術
によつて成長される。このシリコンは単結晶のメサ部14
上の領域20では単結晶として成長し、埋設酸化物領域16
上の領域22ではポリシリコンとして成長される。図中、
破線は単結晶領域と多結晶領域の境界を示している。層
18は代表的な場合、約2×1018cm-3の程度にp型にドー
プされている。層18のドーピングはエピタキシヤル成長
と同時に行うこともでき、後にドーパントを層中にイン
プラントすることもできる。層18の代表的な厚さは500
乃至1000Åである。
域(ROX)16によつて取囲まれた、メサ部14を有する単
結晶シリコン基板12を有する。メサ部には第1の導電型
のドーパントがドープされている。図示の実施例はnpn
トランジスタに関するものであるが、本発明の方法は同
じくpnpトランジスタの形成にも使用できることは明ら
かであろう。メサ部14は通常の拡散又はインプランテー
シヨン技術によつて、代表的には薄くn型にドープされ
ている。領域16は一般に知られている埋設酸化物領域で
ある。基板12上には、半導体材料(シリコン)の非選択
的エピタキシヤル層18が通常のエピタキシヤル成長技術
によつて成長される。このシリコンは単結晶のメサ部14
上の領域20では単結晶として成長し、埋設酸化物領域16
上の領域22ではポリシリコンとして成長される。図中、
破線は単結晶領域と多結晶領域の境界を示している。層
18は代表的な場合、約2×1018cm-3の程度にp型にドー
プされている。層18のドーピングはエピタキシヤル成長
と同時に行うこともでき、後にドーパントを層中にイン
プラントすることもできる。層18の代表的な厚さは500
乃至1000Åである。
次に、層18上には、少なくともバリヤ層(代表的には窒
化シリコン)よりなる層を付着することによつて、絶縁
層が形成される。第3図に示された例示実施例では、代
表的には2酸化シリコンである熱酸化物層26が先ず層18
上に付着され、次に窒化シリコン・バリヤ層24が酸化物
層26上に付着されている。酸化物層26は代表的な場合、
40Å程度の厚さを有し、窒化物層24は300Å程度の厚さ
を有する。窒化物層は低圧化学蒸着技術(LPCVD)によ
つて付着できる。
化シリコン)よりなる層を付着することによつて、絶縁
層が形成される。第3図に示された例示実施例では、代
表的には2酸化シリコンである熱酸化物層26が先ず層18
上に付着され、次に窒化シリコン・バリヤ層24が酸化物
層26上に付着されている。酸化物層26は代表的な場合、
40Å程度の厚さを有し、窒化物層24は300Å程度の厚さ
を有する。窒化物層は低圧化学蒸着技術(LPCVD)によ
つて付着できる。
第4図に示したように、レジスト28がメサ部14上の窒化
物層24上に置かれる。レジスト28の幅は最終構造体の絶
縁要素を画定し、所望のエミツタ・ストライプの幅より
も大きくなければならない。次に反応性イオン・エツチ
ングを使用して、窒化物バリヤ層をエツチし、酸化物層
26を露出する。ここで、選択的に、酸化物層26を通して
ホウ素(B)を非常に浅くインプラントし、窒化物層24
の両側のシリコン層18の領域に、代表的には2×1019cm
-3程度に濃くドープしてもよい。この追加のドーピング
によつて、トランジスタの外部ベース領域になるこれ等
の領域の抵抗が低下する。窒化物要素24の下のp+領域
21が本質的ベース領域になる。
物層24上に置かれる。レジスト28の幅は最終構造体の絶
縁要素を画定し、所望のエミツタ・ストライプの幅より
も大きくなければならない。次に反応性イオン・エツチ
ングを使用して、窒化物バリヤ層をエツチし、酸化物層
26を露出する。ここで、選択的に、酸化物層26を通して
ホウ素(B)を非常に浅くインプラントし、窒化物層24
の両側のシリコン層18の領域に、代表的には2×1019cm
-3程度に濃くドープしてもよい。この追加のドーピング
によつて、トランジスタの外部ベース領域になるこれ等
の領域の抵抗が低下する。窒化物要素24の下のp+領域
21が本質的ベース領域になる。
第5図に示したように、次に酸化物層26が希釈HFのよう
なウエツト・エツチによつて除去され、レジスト28が除
去されて、構造体の表面が清浄にされる。このようにし
て、絶縁要素30が、層24及び26の残つた部分から形成さ
れる。その後、選択的エピタキシーを使用して、高濃度
のp型シリコンの第2の層32を成長させる。このシリコ
ンは絶縁要素30の一部の上にも選択的に過成長する。シ
リコンの第2の層32は、層18の単結晶領域20上では単結
晶領域34として、層18のポリシリコン領域22上ではポリ
シリコン領域36として成長する。領域34及び36は、層18
の高濃度p型領域とともに、トランジスタの外部ベース
をなす。
なウエツト・エツチによつて除去され、レジスト28が除
去されて、構造体の表面が清浄にされる。このようにし
て、絶縁要素30が、層24及び26の残つた部分から形成さ
れる。その後、選択的エピタキシーを使用して、高濃度
のp型シリコンの第2の層32を成長させる。このシリコ
ンは絶縁要素30の一部の上にも選択的に過成長する。シ
リコンの第2の層32は、層18の単結晶領域20上では単結
晶領域34として、層18のポリシリコン領域22上ではポリ
シリコン領域36として成長する。領域34及び36は、層18
の高濃度p型領域とともに、トランジスタの外部ベース
をなす。
層32の成長は最初絶縁要素30の厚さまで成長し、次に要
素30上に過成長して、開孔29を形成し、要素30上の上側
の表面33の露出部31を残す。好ましい実施例では、選択
的エピタキシヤル技術によつて、垂直及び水平方向に等
速度で成長が行われる。
素30上に過成長して、開孔29を形成し、要素30上の上側
の表面33の露出部31を残す。好ましい実施例では、選択
的エピタキシヤル技術によつて、垂直及び水平方向に等
速度で成長が行われる。
要素30によつて形成されるパターンが(100)結晶軸に
平行な時は等しい成長速度が達成されることが知られて
いる。さらに、(100)方向の成長速度は(110)方向の
成長速度よりもはるかに高いことが知られている。従つ
て、絶縁要素30の上側の表面33まで達した後に、層32は
表面33の上に垂直に成長するのと同じ量だけ、表面33に
沿つて横方向に成長する。従つて、絶縁要素30によつて
画定されるリソグラフイ・パターンの形状が円形でも、
長方形状のエミツタ開孔を与えることができる。使用で
きる選択的エピタキシヤル技術の例は、1987年ハワイの
ホノルル市で開かれた、電子化学学会主催の化学蒸着に
ついての第10回会議の書き直し抜粋、第991〜992頁、ギ
ンスベルク等による論文「減圧時のSiCl4を使用した低
温選択的エピタキシー」(Ginsberg,et al.,Lower Temp
erature Selective Epitaxy Using SiCl4 at Reduced P
ressure,Extended Abstracts,10th Conference on Chem
ical Vapor Deposition,Electro,Chemical Society,Hon
olulu,Hawaii,1987、pp.991、992)に開示されている。
平行な時は等しい成長速度が達成されることが知られて
いる。さらに、(100)方向の成長速度は(110)方向の
成長速度よりもはるかに高いことが知られている。従つ
て、絶縁要素30の上側の表面33まで達した後に、層32は
表面33の上に垂直に成長するのと同じ量だけ、表面33に
沿つて横方向に成長する。従つて、絶縁要素30によつて
画定されるリソグラフイ・パターンの形状が円形でも、
長方形状のエミツタ開孔を与えることができる。使用で
きる選択的エピタキシヤル技術の例は、1987年ハワイの
ホノルル市で開かれた、電子化学学会主催の化学蒸着に
ついての第10回会議の書き直し抜粋、第991〜992頁、ギ
ンスベルク等による論文「減圧時のSiCl4を使用した低
温選択的エピタキシー」(Ginsberg,et al.,Lower Temp
erature Selective Epitaxy Using SiCl4 at Reduced P
ressure,Extended Abstracts,10th Conference on Chem
ical Vapor Deposition,Electro,Chemical Society,Hon
olulu,Hawaii,1987、pp.991、992)に開示されている。
選択的エピタキシヤル層32は、代表的には1000〜3000Å
の厚さに成長される。成長温度は875℃もしくはそれ以
下に保持されることが好ましい。現在ではエピタキシヤ
ル成長が700℃以下の温度で遂行される技術が現れてい
る。本発明の実施にとつては、絶縁要素30の下に形成さ
れる本質的ベースへの損傷を避けるために、成長温度は
できるだけ低く保たれることが好ましい。層32の選択的
エピタキシヤル成長は、所望の幅を有する開孔29を与え
るように容易に制御できる成長条件の下に行われる。開
孔29の幅は0.5ミクロン未満にすることができ、また0.1
ミクロン程度に小さくすることもできる。
の厚さに成長される。成長温度は875℃もしくはそれ以
下に保持されることが好ましい。現在ではエピタキシヤ
ル成長が700℃以下の温度で遂行される技術が現れてい
る。本発明の実施にとつては、絶縁要素30の下に形成さ
れる本質的ベースへの損傷を避けるために、成長温度は
できるだけ低く保たれることが好ましい。層32の選択的
エピタキシヤル成長は、所望の幅を有する開孔29を与え
るように容易に制御できる成長条件の下に行われる。開
孔29の幅は0.5ミクロン未満にすることができ、また0.1
ミクロン程度に小さくすることもできる。
第6図に示したように、熱酸化物層42が選択的エピタキ
シヤル層32上に付着される。層42は外部ベース領域をそ
の後に形成されるポリシリコン・エミツタから分離す
る。さらに、第5図の開孔29の幅は熱酸化物層42の付着
によつて減少される。層42は高圧低温酸化処理によつて
形成されることが好ましい。層42は要素30の露出部31の
一部と接触している。この熱酸化は700℃〜800℃の温度
で行なつて、本質的ベース領域21が外方に拡散するのを
防止することが好ましい。この熱酸化中、窒化物層24は
酸化バリヤとして働き、本質的ベース領域21の酸化を防
止する。熱酸化物層26は、窒化物層24が直接層18と接触
した時に存在するひずみを解放する働きを有する。酸化
物層42は、代表的な場合1000〜2000Åの厚さに成長され
る。層42によつて、かなり狭い開孔44が形成され、より
狭い露出領域が形成される。
シヤル層32上に付着される。層42は外部ベース領域をそ
の後に形成されるポリシリコン・エミツタから分離す
る。さらに、第5図の開孔29の幅は熱酸化物層42の付着
によつて減少される。層42は高圧低温酸化処理によつて
形成されることが好ましい。層42は要素30の露出部31の
一部と接触している。この熱酸化は700℃〜800℃の温度
で行なつて、本質的ベース領域21が外方に拡散するのを
防止することが好ましい。この熱酸化中、窒化物層24は
酸化バリヤとして働き、本質的ベース領域21の酸化を防
止する。熱酸化物層26は、窒化物層24が直接層18と接触
した時に存在するひずみを解放する働きを有する。酸化
物層42は、代表的な場合1000〜2000Åの厚さに成長され
る。層42によつて、かなり狭い開孔44が形成され、より
狭い露出領域が形成される。
その後、第7図に示されたように、窒化物層の露出部46
は代表的にはドライ・エツチ処理によつて選択的にエツ
チされ、酸化物層26の一部はウエツト・エツチ処理によ
つて除去され、これによつて、絶縁要素30にトレンチ43
が形成され、単結晶の本質的ベース領域21に隣接した領
域50が露出される。開孔44内の熱酸化物層42も少し除去
され、層42及び絶縁要素30の側縁はほぼ同一面で整列す
る。
は代表的にはドライ・エツチ処理によつて選択的にエツ
チされ、酸化物層26の一部はウエツト・エツチ処理によ
つて除去され、これによつて、絶縁要素30にトレンチ43
が形成され、単結晶の本質的ベース領域21に隣接した領
域50が露出される。開孔44内の熱酸化物層42も少し除去
され、層42及び絶縁要素30の側縁はほぼ同一面で整列す
る。
第1図に示すように、ポリシリコンの導電性要素がトレ
ンチ43と開孔44内に付着され、領域50と接触し、層42上
に延在している。このポリシリコン領域52にはドーパン
ト、代表的にはひ素がインプラントされ、過熱されて、
n導電型領域54が単結晶領域21中に拡散されて、エミツ
タが形成される。本質的ベース領域21の一部は略同量だ
け単結晶領域14中に拡散する。金属コンタクト56が要素
52上にエミツタ・コンタクトとして形成され、コンタク
ト58及び60は夫々ベース及びコンタクトとして付着され
る。なお、コレクタ・コンタクト60が接続される、破線
で示したコレクタ・リーチ・スルーは、エピタキシヤル
層36、22及び分離領域16にトレンチを形成し、n型に濃
くドープしたシリコンをトレンチ内に付着させることに
より、通常の技術で形成できる。
ンチ43と開孔44内に付着され、領域50と接触し、層42上
に延在している。このポリシリコン領域52にはドーパン
ト、代表的にはひ素がインプラントされ、過熱されて、
n導電型領域54が単結晶領域21中に拡散されて、エミツ
タが形成される。本質的ベース領域21の一部は略同量だ
け単結晶領域14中に拡散する。金属コンタクト56が要素
52上にエミツタ・コンタクトとして形成され、コンタク
ト58及び60は夫々ベース及びコンタクトとして付着され
る。なお、コレクタ・コンタクト60が接続される、破線
で示したコレクタ・リーチ・スルーは、エピタキシヤル
層36、22及び分離領域16にトレンチを形成し、n型に濃
くドープしたシリコンをトレンチ内に付着させることに
より、通常の技術で形成できる。
第8図に示したように、代替実施例では、エミツタの窓
43、44の形成後に分離領域62が形成されている。第8図
で、同じ要素は第1−7図と同じ番号で示されている。
エミツタの窓を上述のようにして画定した後、トレンチ
64が形成され、適切な分離材料が充填されて、分離領域
62が形成される。基板12には最初分離領域が与えられて
いないために、層18と32は完全に単結晶である。分離領
域62には酸化物もしくは窒化物のような任意の絶縁材料
もしくはポリシリコンが充填できる。次にエミツタ領域
が代表的な拡散技術によつて形成される。
43、44の形成後に分離領域62が形成されている。第8図
で、同じ要素は第1−7図と同じ番号で示されている。
エミツタの窓を上述のようにして画定した後、トレンチ
64が形成され、適切な分離材料が充填されて、分離領域
62が形成される。基板12には最初分離領域が与えられて
いないために、層18と32は完全に単結晶である。分離領
域62には酸化物もしくは窒化物のような任意の絶縁材料
もしくはポリシリコンが充填できる。次にエミツタ領域
が代表的な拡散技術によつて形成される。
本発明の方法によれば、エミツタ領域54と本質的ベース
領域21は、エミツタの窓43、44を画定するのに選択的エ
ピタキシーを使用することにより自己整合状態で形成さ
れる。さらに、外部ベース領域34とエミツタ領域54間の
層42によつて与えられる垂直スペーサは高濃度の、外方
拡散エミツタ54と外部ベース間のトンネリングを防止す
る。従つて、エミツタの窓を画定するのに光学的リソグ
ラフイはもはや必要でない。光学的リソグラフイは、そ
の上に選択的エピタキシヤル層が成長される絶縁要素を
形成するパターンを画定するのに使用されるだけであ
る。選択的エピタキシーによつて、0.5ミクロン未満そ
して0.1ミクロン程度のサブミクロン範囲の小さなエミ
ツタ・ストライプ幅が得られる。この幅はさらに絶縁層
を付着することによつて減少できる。従つて、ベース及
びエミツタをインプラントするのに従来のようにポリシ
リコンをエツチする必要はない。
領域21は、エミツタの窓43、44を画定するのに選択的エ
ピタキシーを使用することにより自己整合状態で形成さ
れる。さらに、外部ベース領域34とエミツタ領域54間の
層42によつて与えられる垂直スペーサは高濃度の、外方
拡散エミツタ54と外部ベース間のトンネリングを防止す
る。従つて、エミツタの窓を画定するのに光学的リソグ
ラフイはもはや必要でない。光学的リソグラフイは、そ
の上に選択的エピタキシヤル層が成長される絶縁要素を
形成するパターンを画定するのに使用されるだけであ
る。選択的エピタキシーによつて、0.5ミクロン未満そ
して0.1ミクロン程度のサブミクロン範囲の小さなエミ
ツタ・ストライプ幅が得られる。この幅はさらに絶縁層
を付着することによつて減少できる。従つて、ベース及
びエミツタをインプラントするのに従来のようにポリシ
リコンをエツチする必要はない。
F.発明の効果 本発明に従えば、エミツタの窓がシリコンの選択的エピ
タキシヤル成長の使用によつて画定されるバイポーラ・
トランジスタの製造方法が与えられる。
タキシヤル成長の使用によつて画定されるバイポーラ・
トランジスタの製造方法が与えられる。
第1図は、本発明の一実施例のバイポーラ・トランジス
タの製造方法の最終段階を示した断面図である。 第2図乃至第7図は第1図の最終段階に至るまでの本発
明に従う種々の段階を示した断面図である。 第8図は本発明の代替実施例のバイポーラ・トランジス
タの一製造段階の断面図である。 10……構造体、12……基板、14……メサ部、16……分離
領域、18……エピタキシヤル層、20、34……単結晶領
域、21……本質的ベース領域、22、36……多結晶領域、
24……バリヤ(窒化物)層、26……熱酸化物層、28……
レジスト、30……絶縁要素、31……表面の露出部、32…
…選択的エピタキシヤル層、33……絶縁要素の表面、42
……熱酸化物層、43……トレンチ、44……開孔、46……
露出部、52……導電性ポリシリコン領域、54……エミツ
タ領域、56……エミツタ・コンタクト、58……ベース・
コンタクト、60……コレクタ・コンタクト
タの製造方法の最終段階を示した断面図である。 第2図乃至第7図は第1図の最終段階に至るまでの本発
明に従う種々の段階を示した断面図である。 第8図は本発明の代替実施例のバイポーラ・トランジス
タの一製造段階の断面図である。 10……構造体、12……基板、14……メサ部、16……分離
領域、18……エピタキシヤル層、20、34……単結晶領
域、21……本質的ベース領域、22、36……多結晶領域、
24……バリヤ(窒化物)層、26……熱酸化物層、28……
レジスト、30……絶縁要素、31……表面の露出部、32…
…選択的エピタキシヤル層、33……絶縁要素の表面、42
……熱酸化物層、43……トレンチ、44……開孔、46……
露出部、52……導電性ポリシリコン領域、54……エミツ
タ領域、56……エミツタ・コンタクト、58……ベース・
コンタクト、60……コレクタ・コンタクト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シイーグフレイド・アール・マダー アメリカ合衆国ニユーヨーク州クロトン- オン‐ハドソン、ダーバイ・アヴエニユー 9番地 (56)参考文献 特開 昭62−98770(JP,A) 特開 昭58−89863(JP,A) 特開 昭59−84469(JP,A)
Claims (2)
- 【請求項1】(イ)その一部がコレクタ領域となる第1
の導電型の半導体材料の基板を与え、 (ロ)上記基板上に、その一部が本質的ベース領域とな
る第2の導電型の半導体材料の第1の層を付着し、 (ハ)上記本質的ベース領域となる領域を覆うように上
記第1の層の一部の上に絶縁材料の要素を形成し、 (ニ)上記第1の層上に、上記本質的ベース領域に連続
した外部ベース領域を形成する上記第2の導電型の導電
性半導体材料の第2の層を付着し且つ該第2の層の一部
を上記要素の上面の一部の上に横方向に過成長させて開
孔を形成し、 (ホ)上記第2の層上に絶縁材料の層を形成して、上記
開孔を狭くし、 (ヘ)上記開孔を通して上記要素の露出領域を除去し
て、上記開孔の下の上記第1の層の部分を露出し、 (ト)上記開孔を通して上記第1の層中に上記第1の導
電型のエミツタ領域を形成する段階を有する、パイポー
ラ・トランジスタの製造方法。 - 【請求項2】上記第1の導線型の半導体材料の基板は、
絶縁領域により囲まれたメサ状の領域を有し、該メサ状
の領域が上記コレクタとなることを特徴とする請求項1
に記載のバイポーラ・トランジスタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US219020 | 1988-07-14 | ||
US07/219,020 US5059544A (en) | 1988-07-14 | 1988-07-14 | Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0240923A JPH0240923A (ja) | 1990-02-09 |
JPH0695524B2 true JPH0695524B2 (ja) | 1994-11-24 |
Family
ID=22817480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1132923A Expired - Lifetime JPH0695524B2 (ja) | 1988-07-14 | 1989-05-29 | バイポーラ・トランジスタの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5059544A (ja) |
EP (1) | EP0350610A3 (ja) |
JP (1) | JPH0695524B2 (ja) |
AR (1) | AR247041A1 (ja) |
BR (1) | BR8903449A (ja) |
CA (1) | CA1311859C (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5227317A (en) * | 1989-04-21 | 1993-07-13 | Hitachi, Ltd. | Method of manufacturing semiconductor integrated circuit bipolar transistor device |
JPH02280340A (ja) * | 1989-04-21 | 1990-11-16 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
US5213989A (en) * | 1992-06-24 | 1993-05-25 | Motorola, Inc. | Method for forming a grown bipolar electrode contact using a sidewall seed |
JP2740087B2 (ja) * | 1992-08-15 | 1998-04-15 | 株式会社東芝 | 半導体集積回路装置の製造方法 |
US5557131A (en) * | 1992-10-19 | 1996-09-17 | At&T Global Information Solutions Company | Elevated emitter for double poly BICMOS devices |
US5266505A (en) * | 1992-12-22 | 1993-11-30 | International Business Machines Corporation | Image reversal process for self-aligned implants in planar epitaxial-base bipolar transistors |
JP3172031B2 (ja) * | 1994-03-15 | 2001-06-04 | 株式会社東芝 | 半導体装置の製造方法 |
US5554562A (en) * | 1995-04-06 | 1996-09-10 | Advanced Micro Devices, Inc. | Advanced isolation scheme for deep submicron technology |
US6020246A (en) | 1998-03-13 | 2000-02-01 | National Semiconductor Corporation | Forming a self-aligned epitaxial base bipolar transistor |
FR2778022B1 (fr) * | 1998-04-22 | 2001-07-13 | France Telecom | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication |
US6444536B2 (en) * | 1999-07-08 | 2002-09-03 | Agere Systems Guardian Corp. | Method for fabricating bipolar transistors |
DE10160509A1 (de) * | 2001-11-30 | 2003-06-12 | Ihp Gmbh | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
KR20040038511A (ko) * | 2002-11-01 | 2004-05-08 | 한국전자통신연구원 | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 |
US6998305B2 (en) * | 2003-01-24 | 2006-02-14 | Asm America, Inc. | Enhanced selectivity for epitaxial deposition |
JP2004356254A (ja) * | 2003-05-28 | 2004-12-16 | Sony Corp | 半導体装置、及び同半導体装置の製造方法 |
JP2005109501A (ja) * | 2003-09-30 | 2005-04-21 | Agere Systems Inc | 選択的に蒸着されたエミッタを有するバイポーラトランジスタ |
US7372091B2 (en) * | 2004-01-27 | 2008-05-13 | Micron Technology, Inc. | Selective epitaxy vertical integrated circuit components |
US7265018B2 (en) * | 2004-09-21 | 2007-09-04 | International Business Machines Corporation | Method to build self-aligned NPN in advanced BiCMOS technology |
US7504685B2 (en) | 2005-06-28 | 2009-03-17 | Micron Technology, Inc. | Oxide epitaxial isolation |
US7375413B2 (en) * | 2006-05-26 | 2008-05-20 | International Business Machines Corporation | Trench widening without merging |
US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
US7687887B1 (en) | 2006-12-01 | 2010-03-30 | National Semiconductor Corporation | Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter |
US7759199B2 (en) | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
US9356097B2 (en) | 2013-06-25 | 2016-05-31 | Globalfoundries Inc. | Method of forming a bipolar transistor with maskless self-aligned emitter |
CN109887996B (zh) * | 2019-01-31 | 2022-03-08 | 上海华虹宏力半导体制造有限公司 | 自对准锗硅hbt器件的制造方法 |
US11588043B2 (en) | 2021-04-14 | 2023-02-21 | Globalfoundries U.S. Inc. | Bipolar transistor with elevated extrinsic base and methods to form same |
US12107124B2 (en) * | 2021-12-22 | 2024-10-01 | Globalfoundries Singapore Pte. Ltd. | Bipolar transistors |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1061506A (en) * | 1965-03-31 | 1967-03-15 | Ibm | Method of forming a semiconductor device and device so made |
JPS5244173A (en) * | 1975-10-06 | 1977-04-06 | Hitachi Ltd | Method of flat etching of silicon substrate |
US4004954A (en) * | 1976-02-25 | 1977-01-25 | Rca Corporation | Method of selective growth of microcrystalline silicon |
JPS5539677A (en) * | 1978-09-14 | 1980-03-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device and its manufacturing |
US4236294A (en) * | 1979-03-16 | 1980-12-02 | International Business Machines Corporation | High performance bipolar device and method for making same |
JPS55128869A (en) * | 1979-03-26 | 1980-10-06 | Mitsubishi Electric Corp | Semiconductor device and method of fabricating the same |
US4324814A (en) * | 1981-03-19 | 1982-04-13 | Rca Corporation | Method for forming a narrow thin film line |
US4483726A (en) * | 1981-06-30 | 1984-11-20 | International Business Machines Corporation | Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area |
JPS5856320A (ja) * | 1981-09-29 | 1983-04-04 | Nec Corp | 気相成長方法 |
JPS5889863A (ja) * | 1981-11-24 | 1983-05-28 | Hitachi Ltd | 半導体装置の製造方法 |
US4462847A (en) * | 1982-06-21 | 1984-07-31 | Texas Instruments Incorporated | Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition |
US4545114A (en) * | 1982-09-30 | 1985-10-08 | Fujitsu Limited | Method of producing semiconductor device |
JPS5984469A (ja) * | 1982-11-04 | 1984-05-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US4522662A (en) * | 1983-08-12 | 1985-06-11 | Hewlett-Packard Company | CVD lateral epitaxial growth of silicon over insulators |
US4507158A (en) * | 1983-08-12 | 1985-03-26 | Hewlett-Packard Co. | Trench isolated transistors in semiconductor films |
US4578142A (en) * | 1984-05-10 | 1986-03-25 | Rca Corporation | Method for growing monocrystalline silicon through mask layer |
US4640721A (en) * | 1984-06-06 | 1987-02-03 | Hitachi, Ltd. | Method of forming bipolar transistors with graft base regions |
JPS6146063A (ja) * | 1984-08-10 | 1986-03-06 | Hitachi Ltd | 半導体装置の製造方法 |
JPS6298770A (ja) * | 1985-10-25 | 1987-05-08 | Sony Corp | 半導体装置の製造方法 |
JPS6318673A (ja) * | 1986-07-11 | 1988-01-26 | Yamaha Corp | 半導体装置の製法 |
US4818713A (en) * | 1987-10-20 | 1989-04-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Techniques useful in fabricating semiconductor devices having submicron features |
-
1988
- 1988-07-14 US US07/219,020 patent/US5059544A/en not_active Expired - Fee Related
-
1989
- 1989-05-29 JP JP1132923A patent/JPH0695524B2/ja not_active Expired - Lifetime
- 1989-06-01 EP EP89109885A patent/EP0350610A3/en not_active Ceased
- 1989-06-02 CA CA000601601A patent/CA1311859C/en not_active Expired - Fee Related
- 1989-07-07 AR AR89314341A patent/AR247041A1/es active
- 1989-07-13 BR BR898903449A patent/BR8903449A/pt not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0350610A3 (en) | 1990-08-08 |
CA1311859C (en) | 1992-12-22 |
US5059544A (en) | 1991-10-22 |
BR8903449A (pt) | 1990-03-06 |
EP0350610A2 (en) | 1990-01-17 |
AR247041A1 (es) | 1994-10-31 |
JPH0240923A (ja) | 1990-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5059544A (en) | Method of forming bipolar transistor having self-aligned emitter-base using selective and non-selective epitaxy | |
US4318751A (en) | Self-aligned process for providing an improved high performance bipolar transistor | |
US4319932A (en) | Method of making high performance bipolar transistor with polysilicon base contacts | |
KR100205017B1 (ko) | 이종접합 바이폴러 트랜지스터의 제조방법 | |
JPH07118478B2 (ja) | 横方向トランジスタの製造方法 | |
US5648280A (en) | Method for fabricating a bipolar transistor with a base layer having an extremely low resistance | |
EP0052198B1 (en) | Method of manufacturing semiconductor devices using self-alignment techniques | |
KR960006108B1 (ko) | 폴리실리콘 리본을 갖는 바이폴라 트랜지스터의 제조 | |
US4674173A (en) | Method for fabricating bipolar transistor | |
JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0646638B2 (ja) | 縦型バイポーラ・トランジスタ及びその製造方法 | |
JPH0241170B2 (ja) | ||
US5147809A (en) | Method of producing a bipolar transistor with a laterally graded emitter (LGE) employing a refill method of polycrystalline silicon | |
US5523614A (en) | Bipolar transistor having enhanced high speed operation through reduced base leakage current | |
US5237200A (en) | Semiconductor bipolar transistor with concentric regions | |
US6603188B1 (en) | Polysilicon-edge, low-power, high-frequency bipolar transistor and method of forming the transistor | |
JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
US6818492B2 (en) | Semiconductor device and manufacturing method thereof | |
EP0042380B1 (en) | Method for achieving ideal impurity base profile in a transistor | |
JP3193736B2 (ja) | 半導体装置とその製造方法 | |
US5175117A (en) | Method for making buried isolation | |
JPH06163912A (ja) | 縦型絶縁ゲートトランジスタとその製法 | |
JP3168622B2 (ja) | 半導体装置及びその製造方法 | |
KR940005731B1 (ko) | LGE(Laterally graded emitter) 바이폴라 소자의 제조방법 | |
KR930011542B1 (ko) | 바이폴라 트랜지스터 제조방법 |