JPS5889863A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置、例えば超ｉ％連Ｌ８工用”のバイ
ポーラ＋１ｕｕｓ子・とじてのグラ７トベーー構造のバ
イポーラトランジスタ、或いはＭＸ８（Ｍ＠ｔ−ａｌ　
工ｎｅｕｌａｔｏｒ　ｓｅｍｔｏｏｎａｕｏｔｏｒ　）
　機工０用のＭ工８Ｆ］ＣＴ等の製造方法に関するもの
でるる。

超高速Ｌ８１に使用されるグラ７トベーー構造のバイポ
ーラトランジスタを製造するには、次の方法が考えられ
る。即ち、例えばＰｇシリコ／基板上のＮ−型エピタキ
シャル＃ｔ８１ｓＮａｌｌによって選択的に緻仕（アイ
ン鍍化）シ、累子分嬢用の鹸化物層を成長さぞ、史に８
１５Ｍ１ｌｌ［會Ｉ（ターニングし化学的気相成長によ
りポＩＪ８Ｌｌｌｌを積層せしめ、８１ｓｉｉｎ編を囲
むようにポリ８１膜に開口し、ＥｌｉＢＭ＊ａｌｌとポ
リＥ）１１１１との間にベース電極引出し用のＰ　＋　
Ｈベース部分を因める。そして、この部分の鉄面８１０
＊’ａｌｔ除去した後、多結晶シリコン（以下、ポリＢ
　Ｌと称する）を気相収長葛せると、８１０禦膜の除去
懺域上ではポリ８１が単結晶化され九シリコンとして選
択的にエピタキシャル成長し、他方こめ示り８１はｓ　
１１　Ｈａ　ＩＩの絢辺部に仮るがその内−には豪潜し
ないようにすることができる。残されたポリ８１にボロ
ン等をドーピングし、熱酸化によりその不純物を上記８
１０會膜の除去部分から拡散させて上記Ｐｆｉベース部
分を形成する。次いで、上記熱酸化でボＩＪ　ｌ　ｉ狭
（ｆｉＫ形成された８１０１１１１１１ｊｖ虞りとして
ｓｔ畠ｂｌａａｌｌの露出部をエツチングで除去し、こ
こからボロン等をイオン打込みして上記Ｐ＋型ベース部
分に連続する幅狭のＰｉｌｌベース部分を形成し、史に
ム８等をイオン打込みして１ｌｉｌｌニオツタ領域を形
成する。

このような方法によれば、ポリ８１の選択的成長及びそ
の表面１１１０ｍａｌｌをマスタとし九８１ｓ　Ｍ、換
のエツチングによって、トランジスタの各愉域會摺嵐良
く形成することができるが、本発明者が検討した結果、
次の欠点がめることが判明した。、つ１シ、トランジス
タのベース、エイツタを形成するに轟って、上記し丸よ
うに、素子分ｍμの鹸化物層ｔＳ択成長させるための８
１ｓＮｉｌｌの形成　ｐ＋湯ベース部分を画定するため
９８１１　Ｍ４　［Ｉのパターニング、ポリＢ１の選択
成長に際し下地として設けられるポリ８１漠のバターニ
ングというフォトエッチングエ１が３回必畏であり、工
数が多くて作業性の改善がｉＩまれる。しか奄１．これ
ら３回のフオートエッチングエ和は順次行なわれるため
に、前段の工程で得られたパターンに対しで後段の工１
で用いるマスクを夫々合せる必費があるが、脣に微細バ
ターｙ化に伴なって各会せ余裕を大きくとることができ
ず、素子形成に際して大きな制約となり、結果的に集積
度ｔヤれ根土けられｉくなる。

従って、本発明の目的は、素子を構成するための各領域
を自己１１＆的（セル２アライン）に形成して会せ余裕
をなくシ、高集積化及び歩留の向上上図るＣとにめる。

この目的を達成するために、本発明によれは、菓子分離
用の叡化物層と菓子ｔａ＠する不純物専のマスクを用Ｗ
て不−物會辿択めに導入し九素子領域ＩｉＩ囲の半導体
１１１１１１分を除去して下地の耐酸化ｌＩＩ′を用い
て選択酸化管施し、かつ素子領域上にある半導体■の不
純物導入部分をマスクとして下地の耐酸化ａｔパターニ
ングしてこれｔ次の不純物導入用のマスクとして用いて
いる。

以下、本発明の実施例を図面について詳細に説明する。

第１図は、超高速Ｌｉａｒに用いられるグラフトベース
構造のＭＰｌｉ）ランジスタの製造方法を示すものであ
る。

即ち、壇ず第１ム図のように、常法に従ってＰ型シリコ
ン基板ｌの一主ＥＩＫＭ−蓋エビタキシャル層２を成長
させる。仁の際、基板１には予めリン、ボロンを夫々浅
く拡散し丸状ｔｓ％エビタキシーヤル成兼を行なうこと
によシ、エピタキシャル層２と基ＩＩＩとの外向ＫＭ”
ｆｌｉｌｉｉ込み層３、チャネルストッパとなるＰ　＋
　３１半導体領域４を夫々形成する。なお、図中の破−
は元の基板＃を示す。

次いで第１Ｂ図のよ′うに、エピタキシャル層２の表向
を酸化して薄い１３１０１膜５を形成し、菱にその上に
化学的気相成長技術（ＯＶＤ　）Ｋよって５ｉｓＮａｌ
［６、ポリｓｔ１ｇ７、リンシリク−トガ２５１１１８
１１１１次積層せしめる。なお、このガラス膜８はポリ
８１及び８１０９よりエツチング速度の大きいマスク材
として用いられるが、そのような特性を有するものであ
ればガラス膜８に代えて例えば窒化シリコン膜を用いて
もよい。

次いで第１０図のように、マスク材８上に公知の露光、
現偉処理でフォトレジスト９を所定パターンに設け、更
にこの７オトレジスト９をマスクとしてマスク材８ｔエ
ツチングする。。Ｃσニッチ／グによって、マスク材８
には素子分離域を決め４開０１０と）ランジスタ、のグ
ラフトベース（及び二ピック）を決める開口１１とを夫
々形成する。

従って、開口ｌｌ／Ｉｉ關口１０によって取ｉ！Ｉまれ
るようにしておく。

次ｉで第１Ｄ図のように、上記の加工されたマスク材８
を用いてボロンのイオンビーム１２１全面に照射し、マ
スク材８の存在しないボＩＪ　Ｂ　ｉ膜゛７にポロンｔ
Ｓ択的に打込み、しかる後ＫＣの打込み領域をアニール
する。これによって、上記各開口１１．１０下にはボロ
ン打込み領域７ａ、７ｂ會夫々遺択的に形成する。− 次いで第１１図のように、アスク材８ｔすべてエツチン
グで除去した後、ボロン打込み領域７ａ及びその周囲の
−ｓｔＷｍする如くにマスク材１３を形成する。このマ
スク材１３は例えばりンシリケートガラス、ａｉ、Ｍ４
からなっていてよく、全面にＯＶＤで成長後のフォトエ
ツチングで図示の形状にバターニングされ九ものである
。マスク材１３の＊潜位置は、少なくともボロ７打込み
領域７ａｔ−Ｓえばよにから非常に余裕をもって設定で
きる。

次いで、マスク材ｔａｔ−その１１筐にして、ボロ／打
込み領域７ｂのみｔエツチングできるエッチャントで逃
唾することによってボロン打込み領域７ｔ）ｔ−選択的
に除去し、更に残された非打込み領域７ｔ−マスクに下
地のｌ１ｓＬＩ［６ｔエツチングし、しかる後にマスク
材１３ｔエツチングで除去ｔ、第１１Ｆ図の形状にする
。この場合、マスク材１３が８１．　Ｎ４かちなってい
ると、マスク材１３と同時ニホロン打込み領域７ｂ下の
ｓｔ、Ｎ４６もエツチングで除去することができる。第
１１図においては、８１１Ｎ４編−に上記した開口１０
に対応した開口１０′が形成される。なお、上記のボロ
７打込み領域７ｂの選択エツチング用の二ッ誉ヤントと
しては、−ＩＩ　Ｆ　ｊ　［１０，と０Ｈｓ０００Ｈと
のｆＩｈｆ！ｒ液（■シ：ＨＮｏ、：　ＯＨ，０ＯＯＨ
＝　ｌ　：　２０　：　３０５　ｔ−用いて！いが、こ
のエッチャントによるエッチレグでは、ボロン打込み領
域７に＋（ボロノ濃直−紘例えは１０１＠３−ｍ）のエ
ツチング速度が非打込み領域７のそれの一７０゛倍も大
きくなる。従って、ボロン打込み像域７ｂのみ金除去で
き、非打込み領域７は実質的にエツチングされないＣと
になる。　　　゛次いで１ｉｌＧ図のように、不純物の
打込まれていないポリ８１７のみｔａ択的にエツチング
するエッチャント、儒えばヒドラジンで錫塩して、ボロ
ン打込み像域７ａ１８１ｓＭａ瞑６上に残す。

次’／’　テＩＩ　Ｌ　Ｊ！　ｔｌＪ　ノヨ５　Ｋ　、
Ｊ！　ｉｓ　Ｈａ　Ｉｌｌ　ｔ　マＸりとする公知の泗
択鈑化技術によってｓ　１．　Ｎ、　１１１６の存在し
ないエピタキシャル層Ｚｔｌｋ化Ｌ、エピタキシャル層
ｚを貫通して各素子像域を分離するための８１０奪ＪＩ
Ｌ４（即ち、アイソフ゛レーナ集造）を形成°する。こ
の際、ポリ８１７ａも酸化されてボロン含有８１０＊１
Ｉ１５となり、また上述のｅ＋Ｈ１４ｍ域４は８１０．
層１県下ｋｉ込められてチャネルストッパとなる。

次いでＩ１１１１下ように、ｓｔｏｌｉｌ１５ｍマスｌ
トＬテ８１５Ｍ１１１６ｔ；ｃツ？ｙりｌ、、１ｉｏｌ
ｌ［１５７の直下にのみｓｉｓｍａｌ［６ｔ−はぼ同一
形状に残す。

次いで第１Ｊ図のように、ＯＶＤで全面にポリ５ｔ１６
ｔｌ［着し、これを公知のフォトエッチングヤパター＝
ｙグしてＩＩ　Ｉｓ　Ｍｍ　１１６のｌＩＪＷＭＫｓｐ
ｈテグラフトベースの電他峨出し部を決める一〇１７ｔ
ポリ８１娯１６に形成する。この場合、開口１７の内ｌ
ｌ［ＩはａＫパターニングされた８１５Ｍ１ｌｌ１６に
よって決めばれて−る。なお、８ＬＯｓｊｌ１４で分′
喝されたエピタキシャル層２の−ｓＫは、ポリＩｌｌ映
１６の蛋着前に公知のｇＩｈ散技術によつ七リンが導入
逼れ、壇込み層３に達するコレクタ電惨取出し用の高濃
度Ｎ十型半４体領域１８を形成しておく。

次いで第１Ｋ図のように、ポリ日［ｉ［１６及び８Ｌｓ
Ｎ＊幌６’ｌ（マスクとして、開口１７内に存在するＢ
　１０　＊　ｌ１１５及び１５ｉエツチングで除去し、
エピタキシャル層２の一部分を露出させる。なお、〜 この第１Ｋ図の形状は、第１工図の工種後に８１０寓１
［［１５を除去した後、表ｒＭを酸化してからポＩＪ　
８　Ｌ膜１６′ｔ′Ｉｆ着し、これをバターニングして
形状した開口１７を通して下地の８１０１ｉｌ［−５を
エツチングするＣとによっても得ることができる。或か
はまた、上記のｔｆｆｉｉ敵化を省略してもよいが、こ
の場合にはポリ８１１［１６はエピタキシャル層２に直
接接することになるが、何ら差支えがない。

次いでｏｖｎによって全面にポリ８１ｔ＠長させると、
ＱＩＬ図のように、ポリａｉｌｉｌｌｅ上からエピタキ
シャル層２の露出面上にかけてポリ８１層１９が選択的
に付着する。即ち、ボ１３　ｓ　１１９はａｔ＝ｓａ麺
６に対する付着性が悪い丸めに８１１４膜６上には付着
せず、図示の如く一部分が８１１　ｉｉ４膜６の鵬辺部
に儂りた状−でポリ８１層１９が形成されることになる
。なお、エピタキシャル層２の露出−面上ではポリ８１
がエピタキシャル改良するので、その部分ではポリ８１
層１９社単結晶シリコンとして析出することになる。

次いで嬉ＩＭ図のように、全面にボロンのイオンビーム
ｇｏｔ−照射してポリ８１層１９中にボロン會打込む。

次いで藁ｌＮ図のように、ボＩＪ　５１層１９ｉ公知の
フォトエツチングでバターニングした後、酸花処理を施
すことによって、ボＩＪ　８１層１９の表向ｖｃ濤いｄ
ＬＯ，＠２１を成長させると同時に、その酸化時の熱で
ポリ８１層１９中の、ボロンｔエピタキシャル層２ヘト
ーピングしてベースｌＩ棒引出し部分としてのｐｇ半導
体領域２２　ｔ−ＩＪング状に形成する。

次いでｇｔｏ図のように、ポリａ１層１９の訣闇の’１
Ｏｎ　１１２１ｆマスクとしてＥ１１ｓＭ４１１１６ｔ
”−９− ツチングして七〇に開口２３ｉ形収し、更に全面ＶＣボ
ロンのイオンビーム２４′を照射する。これによって、
開口２３下の８１０ｔｌｌ１５のみを通してエピタキシ
ャル層２にボロンを打込み、上記のＰ＋型領域２２に連
続する薄いＰ型ベース部分２５１を形成する。このイオ
ン打込みに際し、Ｎ＋型愉域１Ｂ上はシオトレジスト等
のマスクｚ６で柵っておいても良い。

、次いで−ＩＰ図のように、残された８ＬｊＮａｌｌｅ
をマスクに下地のＢｉｏ＊＠５ｔエツチングして、開口
２３に連続した同一形状の開口２７を形成する。そして
全面にＡ１１ｌのイオンビーム２８ＹｔＪ１１射・し、
開口２３．２７を通して上記Ｐ型ベース部分２５内にＮ
　ｍエイツタ拳域ａ９を形成する。このエミッタ領域２
９は従って、実質的にｓｔ、ｓｎ換６で規定された領域
内にベース２５に対して２菖のイオン打込みで形Ｆ！Ｌ
されるものでるるから、ベース２５と共にセルファライ
ンで容易かつ正ａｌＫ形成されることになる。なお、ポ
リ８１層１９のａｉ０１１１１２１は、シリｓｙの１１
１０曹１１ｇ１５！すｌｌ＜成長己て偽るから、上記の
エツチングでは充分な厚みに残され、８１０−編５のみ
が完全に除去されることになる。

次いで第１Ｑ図のように、５ｉｌｌ−４Ｉ２１の所定−
所をエツチングで除去してから全面に公知の真空蒸漬技
術でアルミニウムを付潜せしめ、これをフォトエツチン
グでパターニングして工ｉツタ電極３０、ベース電極３
１、コレクタ電極３２會夫々形収し、クラフトベースｇ
ＭＰＭ）ランジスタを完成する。なお、これら各電極の
形＠面に、全面にリンシリケートガラス機（図示せず）
を被着し、このガラス瞑ヲ通して各電極屑のスルーホー
ルを形成し、このスルーホール内に上記各電極を被着し
てもよ込。

以上にａ明し丸刃法によれば、分離用の８１０Ｉ層１゛
４とＰ＋型ベース部分２２とを別々のマスクで形成する
のではなく、工程初段に設けた共通のマスクｄ　（＠ｌ
○図参Ｎｉ１）で同時に規定し、それ以降の工程ではす
べてセルファライン方式で感電するよ−うにしている。

従って、マスク会せの１楢、（フォトエツチングエ柳）
ｔ−全体として大輪に減らすことができ、しかも会せ余
裕を実質的になくすことができるから、作業性を大いに
向上１せ得ると共に、素子面積を縮小して集、ｌ１ｆｔ
−向上させることが可能となり、１＆歩留も改善するこ
とができる。また、Ｐｆｊ１ベース部分２５及びＮ８ｉ
！エミツタ懺域２もも、ポＩＪ　８１層１９の選択成長
後にセル７アラインにエツチングされｆｉＢＬ、Ｎ４謳
６をマス゛りとしてイオン打込みで夫々形成されるから
、トランジスタをＩＩＦｉｔする各半導体領域をすべて
自己整合的に形成できる。

第２図は、上述した方法を菖工８ＦＩＩｉＴに適用した
例を示すものでめる。

この場合にはまず、ＷＸ２ム図のように％　Ｐｉ！１ｉ
ｆＩ板１の一主面に上述と同様の各編を＆層するが、耐
酸化−マスクとしての８１１ｊ１４９１６とゲート絶縁
編となる８ＬＯｓｌＩＩＩ５との間にボｃＩ７含有ポリ
ａｔ＠４Ｑｔ−０’ＶＤで形成しているのが特徴的であ
る。

ポリ５Ｌｌ１４０への不純物ドーピングは、ＯＶＤ時に
行なってよい。そして、マスク材８によってボロンｔポ
リＢＬ楓７に一択的に導入して各ボａ／打込み１域７ａ
、７ｂ′ｆ：形成する。

次いで第２Ｂ図のように、マスク材８の除去後に被着し
たマスク材１３ｔ−用い、上述したエッチャントによっ
てボロン打込み領域７ｂをエツチングし、更に下地のＢ
１１１ｉ４＠７、ポリｓ１膜４０（エッチャントは上記
ど同様）を順次はぼ同一形状にエツチング干る。

次いで第２Ｃ図のように、ポロンの打込まれてイナいポ
＋）Ｂｔ７ｔエツチングで除去する。

次いで第２Ｄ図のように、５ｉｓｌｉ＋Ｉｌｅをマスク
とする遇択酸化技＠　（Ｌ　ＯＯＯ８）　Ｋよって素、
子分離用のフィールド８１０．ｊ１４１を成長させる。

次いで第２１図のように、ｓｉｏ＊ｌｌ［１５ｔマスク
として下地の８１１４映６、史にはボＩＪ　８１映４０
含職次エツチングし、はぼ同一形状に／（ターニングす
る。

次いで第２７図のように、８１０．［１１５１エツチン
グで除去し、しかる後に第２Ｇ図のように、Ｂ　Ｌ、　
ｌｉ４映６をエツチングで除去後−に全ｒ＃を酸化して
５ｔｏＩ１１！４２．４３に各シリコン面に形成する。

次いで第２Ｈ図の呵うに、全面にムｅのイオンビーム４
４に一湘射し、−ポリ８１膜４３とフィールドｓ１ｏ、
１１！４１との間の８１０１換４３のみを通してイオン
打込みを行ない、基板ＩＫＮ　　型ソース領域番５及び
ドレイン領域４６を形成す番。

次いで第２Ｉ図のように、全面にりンシリケートガラス
Ｉ！４７ｔｏｖｎで付着せしめ、このガラス換４７’ｉ
通してフォトエツチングによって各コンタクト用のスル
ーホール４８．４９に形成する。

次いで第２Ｊ図のように、全面にアルミニウムを真空蒸
着技術によって付着させ、これをフォトエツチングでパ
ターニングしてンース電極５０及びドレイン電極５１、
更には必賛なアルミニウム配Ｉｌｉ！を夫々形成する。

このようにしてＭＩＪｉＦｌＴを作成する場合にも、ゲ
ート電極４０とフィールドＢ１０１層４１とをやはり共
通のマスク８（第２Ａ図参Ｍ）で規定できる上に、王権
全体七通してセルファライン方式で逃場が可能となる。

従ってどの場合も、上述したと同様の効果ｔ−得ること
ができる。

なお、ゲート電極４０に対するアルミニウム配融け、第
３図のように−すれば、ゲート電極４０上で自己整合的
に接続することができる。

即ち、第２ν図の工種後に、第３ム図のように酸化処理
によって各シリコン１ｉｌｉＫ　８１０　歯膜６０．６
１を夫々形成する。

次いで８１０１嗅６１のみをエツチングで除去するが、
この際ポリ８１１１４０の表面の８１０１膜６０−は比
較的厚いからエツチング後でも残嘔れる。そしてｓａｇ
図のように、上述し九と同様にポリ８１階１９を選択的
に成長せしめ、更にりンイオン５２をポリ８１層１９中
に打込む。

次いで纂３０図のように、ポリ８１層１９０表ｔＫ８１
０ｍ＠２１を成長させ、これ會マスクに８１ｉＮａｌ１
６ｔエツチ／グし、開口２３を形成する。

このｓｉｏ、１１１２１に成長名せる際の熱酸化時にボ
ー１８１層１９中のリンが基板１中へ拡散して、Ｃ型ン
ース領域４５及びドレイン像域４６七夫々形成する。

次いで第３Ｄ図のように、８１５Ｍ、績６の一ロ２３−
内にアルミニウム５３を付着せしめ、ゲート電ａ４０の
配膳として使用する。なお、絶縁性を良くするために、
一点鎖線で示すようにリンシリケートガラス膜５４ｆ：
被’着し、このガラス膜に設けたスルーホール内にアル
ミニウム配９５３ｔ−付着してもよい。

Ｃうして、第１図で述べ九ポリ８１の遍択成畏、及びそ
の表面１ｉ１１０．ｉｌによる８　１１１１．のエツチ
ングという工程を適用することによって、ゲート電極上
で配縁とのコンタクト上客ｉにとることができるように
なる。

８４図は、第１図の工程を適用して作成され九ショット
キ・バリア・ダイオードを示すものである。

即ち、第１ム図〜第１Ｍ図の工程を同様に実施り、、”
ＣｙＮ’）　８１層１９ノ狭面に８１０＊ｌ１１１２１
　を形成した後、この８１０Ｉ膜２１ｔＰマスクにＳ１
畠Ｍ４１１［６ｔエツチングし、史に８１１Ｍ４編６ｔ
マスクに８１０１−５ｔエツチ／グする。この際、ポリ
８１層１９の８１０自躾２１は比較的厚いので残され、
８１０ｇ＃Ｉ＆５のみが除去される。そして露出し斥魂
ビタキシャル層２上にアルイ゛ニウＡ７０１付着すれば
、このアルミニウム７０とエピタキシャル層２との間に
ダイオードが形成される。また、Ｐｌｉ領域２２はガー
ドリングとして耐圧向上に寄与する。

以上、本発明を例示したが、上述の各実施例は不発明の
技術的思想に基いて更に変形が可能である。例えば、使
用する不純物株や七の導入方法（イオン打込み、拡散法
）も橡々Ｋａ択してよ−。

また、例えば第１Ｂ図において、マスク材８０代りに一
２層目の＃ｉ％ｌｌｊ餌ｔ１着し、更にこの上にａ　１
０ｍ　１１４　（共ＫＷ示セず＞ｔｓｔＮシ、この８１
０寓膜ｔパターニングして上述のマスタ材８と等倹約に
用いてよい。即ち、このａｉｃ）ｌ瞑ｌマスクに下ｔＪ
Ｍノ２１１１目５１１ａｉｉｍｌｌｔｉａＬテホ’ｌＪ
　ｓ　ｌＩ［７Ｋｇ１Ｄ図の如くにボロンｔドープし、
次いで上記８１０ｇ膜及びマスタ材ｌａｔマスクに下地
の２層目８１゜Ｍ４１１１１、ポ１ｌｉａ１７．１層目
ａ１１４娯６１願次同−パターンに除去する。そして、
露出した最下の８１０ｓｌｉｍ５１ｇ−除去後にアイン
瞭化ｔ−施し、次ｉでマスク材１３と２層１１８１１Ｍ
４膜を除去し、Ｉ！にボロンの打込まれていないポリ８
１のみｔ除去す綬いて、！ｌ！され九ポリ８１（上述の
ｇｔｏ、１９１５に対応・）ｔ−マスクに５１５ｍ＊１
Ｉ６ｔエツチングすれば、籐ｌ工図の形状となるから、
そのポリ８１の除去後に１ＩＩＪ図〜第１Ｑ図の工１を
適用するＣ′とによって、上述したと同様のデバイスを
作成することができる。なお、本発明は、上述した以外
に一梅々のデバイスに適用できる。

【図面の簡単な説明】

図面は本発明の実施ガを示すものであって、第１ム７図
〜第１Ｑ図はグラフトベース型ＭＰ闘トランジスタの製
造方法を工ｍ願に示す各Ｍ面（財）、纂２ム図〜ｌｌ２
Ｊ図はＭＸＩｉｌｌＦＩＴの製造方法を工程順に示す各
断面図、ｇａム図〜１ｇ３Ｄ図扛ＭＸａｙｘテの別の製
造方法の生賛工ｍｔａ次示す各＃−図、ＩＩ　４１ｉ１
Ｆｉ＠ｌ　ＩＩＩＦ）工１！ｔｊｉ用しテ作ＩＥ”ｇれ
たショットキ・バリア・ダイオードの断面図である。 なお、図面に示されえ符号において、５、！”５及び２
１はｓｔｏ＊Ｉ［ｘ　６は”ｌ”ａＩＩ、？、１６及び
４（ｌポリ８ｉ膜、７ａ及び７ｂはボロン打込み像域、
８はマスク材、１４及び４１は分離用の５ｔｏ一層、１
９はポリ８１層、２２Ｆ１べ一：Ａ電極引出し部として
のＰ”１ｌｌｌ域、２５はＰｇベース部分、２９はエミ
ッタ惨域、４４５はソース＠埴、４６はドレイ／＠域で
弗る。 第１Ａ図 ３ 第１８図 第１Ｃ図 第１Ｄ図 ／２ 第１Ｅ門 ３　　／ 第１７−図 第ｉ図 第１１図 第１σ図 第１Ｋ図 第１Ｍ図 ２σ ／ 第１Ｎ図 第１０図 第１Ｐ図 第１．Ｒ図 第２Ａ図 第２Ｃ図 第２Ｅ図 第２工図 第３Ａ図 第３Ｃ図 第　　４　図

Claims (1)

【特許請求の範囲】
1. １、所定の素子を形成すべき半導体層上に耐酸住換と半
   導体膜とを積層せしめる工１と；前記半導＃−膜上に所
   定パターンに設けたマスクを用いて不純物を導入するこ
   とによって、素子分離用の酸化物層の位置を決めるＩｌ
   ｌの不純物導入領域とこの領域に囲まれ九第２の不純物
   導入領域とを前記牛導本誤に形成する王権と；Ｃの半導
   体膜のうち前記第１の不純物導入領域のみ會遍択的に除
   去し、か？引続いてその直下の前記耐鍍化ｓｉｔ除去す
   る王権と；！！！された前記半導体膜のうち前記第２の
   不純物導入領域のみｔ！Ｉして他の部分を除去する王権
   と：Ｃの除去後に前記耐酸化膜の存在しない前記半導体
   層ｔ−選択的に鹸化して素子分離用の鹸化一層を形成す
   る王権と；しかる後に前記第２の不幌管導入像域ｔマス
   クとしてｗｌＪ配耐瞭化纒ｔバターニングして、素子１
   域へ不純物を導入すべき曽域ｔ−ｖＪ配耐歇化楔と前記
   −化物層との間に決める王権と；を夫々有することｔｑ
   ＃黴とする半導体装置の製造方法。