JPS6310897B2 - - Google Patents
Info
- Publication number
- JPS6310897B2 JPS6310897B2 JP557480A JP557480A JPS6310897B2 JP S6310897 B2 JPS6310897 B2 JP S6310897B2 JP 557480 A JP557480 A JP 557480A JP 557480 A JP557480 A JP 557480A JP S6310897 B2 JPS6310897 B2 JP S6310897B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon dioxide
- silicon
- dioxide film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 114
- 235000012239 silicon dioxide Nutrition 0.000 claims description 57
- 239000000377 silicon dioxide Substances 0.000 claims description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 18
- 238000005260 corrosion Methods 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 230000007797 corrosion Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 241000293849 Cordylanthus Species 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
- H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、特にその素子
分離構造の製造方法に関するものである。
分離構造の製造方法に関するものである。
第１図は、従来知られているシリコン基板と窒
化珪素膜との酸化膜の成長速度差を利用した選択
酸化法による素子分離構造の製造方法を示したも
のである。
化珪素膜との酸化膜の成長速度差を利用した選択
酸化法による素子分離構造の製造方法を示したも
のである。
第１図ａはシリコン結晶１１表面に熱酸化法に
より二酸化珪素膜１２を形成し、その上に窒化珪
素膜１３を形成しさらに熱酸化法により窒化珪素
膜１３上に二酸化珪素膜１４を形成した後素子領
域の形状を有するホトレジスト１５を形成した状
態を示す。
より二酸化珪素膜１２を形成し、その上に窒化珪
素膜１３を形成しさらに熱酸化法により窒化珪素
膜１３上に二酸化珪素膜１４を形成した後素子領
域の形状を有するホトレジスト１５を形成した状
態を示す。
第１図ｂはレジスト１５を耐腐蝕マスクとして
二酸化珪素膜１４を腐蝕除去して、素子領域の形
状を有する二酸化珪素膜１４′を形成した後、レ
ジスト１５を除去した状態を示す。
二酸化珪素膜１４を腐蝕除去して、素子領域の形
状を有する二酸化珪素膜１４′を形成した後、レ
ジスト１５を除去した状態を示す。
第１図ｃは二酸化珪素膜１４′を耐腐蝕マスク
として窒化珪素膜１３を腐蝕除去し、素子領域形
状を有する窒化珪素膜１３′を形成した後、この
窒化珪素膜１３′を耐拡散マスクとして、非素子
領域に基板と同一導電型の不純物１６を拡散した
状態を示す。
として窒化珪素膜１３を腐蝕除去し、素子領域形
状を有する窒化珪素膜１３′を形成した後、この
窒化珪素膜１３′を耐拡散マスクとして、非素子
領域に基板と同一導電型の不純物１６を拡散した
状態を示す。
第１図ｄは、窒化珪素膜１３′を耐酸化マスク
として熱酸化を行ない非素子領域に厚い二酸化珪
素膜１７を形成することにより素子分離を行なつ
た状態を示すものである。
として熱酸化を行ない非素子領域に厚い二酸化珪
素膜１７を形成することにより素子分離を行なつ
た状態を示すものである。
しかしながら従来のこの選択酸化法による素子
分離構造の製造方法は、非素子領域上に厚い二酸
化珪素膜を形成する際に所謂バーズビークが生じ
て素子領域幅を狭めるという欠点を有している。
素子の集積化が進んでいる現在素子寸法は微細化
の一途をたどつている。このような中で、前述し
たような選択酸化による素子分離工程における素
子領域幅の狭ばまりは大きな問題である。つまり
バーズビーク量を初めから考えて、このくい込み
分をマスク寸法に入れておかなければならず、こ
のことが大容量の集積回路を製造する場合には、
チツプ寸法に大きな影響を及ぼすことになる。本
発明は、非素子領域に素子分離のための熱酸化膜
を成長させる際に生じる素子領域への酸化膜のく
い込み所謂バーズビークを防ぎ素子領域幅の狭ま
りをなくすことにより、高集積化に適した半導体
素子における素子分離構造の製造方法を提供する
ことを目的としている。
分離構造の製造方法は、非素子領域上に厚い二酸
化珪素膜を形成する際に所謂バーズビークが生じ
て素子領域幅を狭めるという欠点を有している。
素子の集積化が進んでいる現在素子寸法は微細化
の一途をたどつている。このような中で、前述し
たような選択酸化による素子分離工程における素
子領域幅の狭ばまりは大きな問題である。つまり
バーズビーク量を初めから考えて、このくい込み
分をマスク寸法に入れておかなければならず、こ
のことが大容量の集積回路を製造する場合には、
チツプ寸法に大きな影響を及ぼすことになる。本
発明は、非素子領域に素子分離のための熱酸化膜
を成長させる際に生じる素子領域への酸化膜のく
い込み所謂バーズビークを防ぎ素子領域幅の狭ま
りをなくすことにより、高集積化に適した半導体
素子における素子分離構造の製造方法を提供する
ことを目的としている。
本発明によれば半導体結晶基板表面に二酸化珪
素膜を形成する工程、該二酸化珪素膜上に素子領
域形状を有するマスク被膜を形成する工程、該マ
スク被膜を耐エツチングマスクとして非素子領域
に位置する前記二酸化珪素膜および前記基板表層
部をエツチング除去する工程、前記マスク被膜を
耐イオン注入マスクとして非素子領域に該基板と
同一導電型不純物をイオン注入する工程、該マス
ク被膜を除去する工程、こうして得た基板表面上
に二酸化珪素膜を形成する工程、該二酸化珪素膜
上に窒化珪素膜を被着する工程、該窒化珪素膜上
に多結晶シリコンを被着する工程、該多結晶シリ
コン上に二酸化珪素膜を形成する工程、該二酸化
珪素膜上に非素子領域形状を有するマスク被膜を
形成する工程、該マスク被膜を耐腐蝕マスクとし
て該二酸化珪素膜を腐蝕除去する工程、該マスク
被膜を除去する工程、こうして形成した非素子領
域の形状を有する二酸化珪素膜を耐腐蝕マスクと
して前記多結晶シリコンを腐蝕除去する工程こう
して非素子領域に位置することとなつた多結晶シ
リコンおよび素子領域に位置することとなつた窒
化珪素膜を耐腐蝕マスクとして非素子領域の形状
を有する該二酸化珪素膜を腐蝕除去する工程、該
窒化珪素膜を耐酸化マスクとして非素子領域に位
置する多結晶シリコンを完全に酸化する工程、を
含むことを特徴とする半導体装置における素子分
離構造の製造方法を得る。
素膜を形成する工程、該二酸化珪素膜上に素子領
域形状を有するマスク被膜を形成する工程、該マ
スク被膜を耐エツチングマスクとして非素子領域
に位置する前記二酸化珪素膜および前記基板表層
部をエツチング除去する工程、前記マスク被膜を
耐イオン注入マスクとして非素子領域に該基板と
同一導電型不純物をイオン注入する工程、該マス
ク被膜を除去する工程、こうして得た基板表面上
に二酸化珪素膜を形成する工程、該二酸化珪素膜
上に窒化珪素膜を被着する工程、該窒化珪素膜上
に多結晶シリコンを被着する工程、該多結晶シリ
コン上に二酸化珪素膜を形成する工程、該二酸化
珪素膜上に非素子領域形状を有するマスク被膜を
形成する工程、該マスク被膜を耐腐蝕マスクとし
て該二酸化珪素膜を腐蝕除去する工程、該マスク
被膜を除去する工程、こうして形成した非素子領
域の形状を有する二酸化珪素膜を耐腐蝕マスクと
して前記多結晶シリコンを腐蝕除去する工程こう
して非素子領域に位置することとなつた多結晶シ
リコンおよび素子領域に位置することとなつた窒
化珪素膜を耐腐蝕マスクとして非素子領域の形状
を有する該二酸化珪素膜を腐蝕除去する工程、該
窒化珪素膜を耐酸化マスクとして非素子領域に位
置する多結晶シリコンを完全に酸化する工程、を
含むことを特徴とする半導体装置における素子分
離構造の製造方法を得る。
以下本発明の典型的な一実施例及び本発明を絶
縁ゲート電界効果トランジスタと拡散層配線に応
用した例について第２図、第３図を用いて詳述す
る。第２図ａは、第１導電型の半導体結晶基板と
してＰ型シリコン結晶基板２１を用いその表面に
熱酸化法により二酸化珪素膜２２を形成しさらに
その上に素子領域の形状を有するレジスト２３を
形成した状態である。
縁ゲート電界効果トランジスタと拡散層配線に応
用した例について第２図、第３図を用いて詳述す
る。第２図ａは、第１導電型の半導体結晶基板と
してＰ型シリコン結晶基板２１を用いその表面に
熱酸化法により二酸化珪素膜２２を形成しさらに
その上に素子領域の形状を有するレジスト２３を
形成した状態である。
第２図ｂは、前記レジスト２３を耐エツチング
マスクとして非素子領域の二酸化珪素膜および基
板シリコン表層部を例えばスパツタエツチング
等々の手法でエツチング除去し、さらに前記レジ
スト２３を耐イオン注入マスクとして非素子領域
に基板と同じ第１導電型不純物として硼素をイオ
ン注入して硼素イオン注入層２４を形成した状態
である。第２図ｃは前記レジスト２３を除去した
後熱酸化法により薄い二酸化珪素膜２５を形成
し、その表面に化学蒸着法により窒化珪素膜２６
を成長し、さらにその表面に化学蒸着法により多
結晶シリコン２７を成長させた後、熱酸化法によ
り、多結晶シリコン２７上に二酸化珪素膜２８を
成長させ、さらにその上に非素子領域の形状を有
するレジスト２９を形成した状態を示す。
マスクとして非素子領域の二酸化珪素膜および基
板シリコン表層部を例えばスパツタエツチング
等々の手法でエツチング除去し、さらに前記レジ
スト２３を耐イオン注入マスクとして非素子領域
に基板と同じ第１導電型不純物として硼素をイオ
ン注入して硼素イオン注入層２４を形成した状態
である。第２図ｃは前記レジスト２３を除去した
後熱酸化法により薄い二酸化珪素膜２５を形成
し、その表面に化学蒸着法により窒化珪素膜２６
を成長し、さらにその表面に化学蒸着法により多
結晶シリコン２７を成長させた後、熱酸化法によ
り、多結晶シリコン２７上に二酸化珪素膜２８を
成長させ、さらにその上に非素子領域の形状を有
するレジスト２９を形成した状態を示す。
第２図ｄは前記レジスト２９を耐腐蝕マスクと
して素子領域上に露出している二酸化珪素膜を腐
蝕除去しレジスト２９を除去した後非素子領域の
形状を有する二酸化珪素膜２８′および窒化珪素
膜２６を耐腐蝕マスクとして多結晶シリコン２７
を腐蝕除去した状態である。
して素子領域上に露出している二酸化珪素膜を腐
蝕除去しレジスト２９を除去した後非素子領域の
形状を有する二酸化珪素膜２８′および窒化珪素
膜２６を耐腐蝕マスクとして多結晶シリコン２７
を腐蝕除去した状態である。
この製造工程における多結晶シリコン２７の腐
蝕除去は、多結晶シリコン面が非素子領域におけ
る多結晶シリコン面にくる程度に腐蝕除去して図
示の状態に近くするが、あまりにも過度に除去し
て多結晶シリコンが薄すくならないようにする。
第２図ｅは非素子領域上の多結晶シリコン２７′
と窒化珪素膜２６を耐腐蝕マスクとして前記非素
子領域上の二酸化珪素膜２８′を腐蝕除去した後、
窒化珪素膜２６を耐酸化マスクとして素子領域上
の多結晶シリコン２７′を熱酸化法により完全に
酸化し厚い二酸化珪素膜３０を非素子領域に形成
することにより素子領域と非素子領域とを分離し
た状態を示す。
蝕除去は、多結晶シリコン面が非素子領域におけ
る多結晶シリコン面にくる程度に腐蝕除去して図
示の状態に近くするが、あまりにも過度に除去し
て多結晶シリコンが薄すくならないようにする。
第２図ｅは非素子領域上の多結晶シリコン２７′
と窒化珪素膜２６を耐腐蝕マスクとして前記非素
子領域上の二酸化珪素膜２８′を腐蝕除去した後、
窒化珪素膜２６を耐酸化マスクとして素子領域上
の多結晶シリコン２７′を熱酸化法により完全に
酸化し厚い二酸化珪素膜３０を非素子領域に形成
することにより素子領域と非素子領域とを分離し
た状態を示す。
以上説明した本発明による素子分離法を実際の
半導体装置に応用した態様について、絶縁ゲート
電界効果トランジスタ及びそれに附属する拡散層
配線を例に、以下更に説明する。
半導体装置に応用した態様について、絶縁ゲート
電界効果トランジスタ及びそれに附属する拡散層
配線を例に、以下更に説明する。
第３図ａは、第２図ｅで得た本発明による素子
分離構造を形成した後、素子領域上の窒化珪素膜
と二酸化珪素膜を腐蝕除去し、熱酸化法によりゲ
ート酸化膜となる二酸化珪素膜３１を形成し、さ
らに化学蒸着法により多結晶シリコン３２を成長
させ、その上に熱酸化法により薄い二酸化珪素膜
３３を形成し、次に素子領域上にゲート電極の形
状を有するレジスト３４を形成した状態である。
分離構造を形成した後、素子領域上の窒化珪素膜
と二酸化珪素膜を腐蝕除去し、熱酸化法によりゲ
ート酸化膜となる二酸化珪素膜３１を形成し、さ
らに化学蒸着法により多結晶シリコン３２を成長
させ、その上に熱酸化法により薄い二酸化珪素膜
３３を形成し、次に素子領域上にゲート電極の形
状を有するレジスト３４を形成した状態である。
第３図ｂは前記レジスト３４を耐腐蝕マスクと
して二酸化珪素膜３３を腐蝕除去しゲート電極の
形状を有する二酸化珪素膜３３′を形成してから
前記レジスト３４を除去し、次にこの二酸化珪素
膜３３′を耐腐蝕マスクとして多結晶シリコン３
２を腐蝕除去してゲート電極３２′を形成した状
態である。第３図ｃは、ゲート電極の多結晶シリ
コン３２′を耐イオン注入マスクとしてゲート酸
化膜３１を通して第二導電型不純物として砒素又
は燐をイオン注入し、熱処理をして低抵抗ドレイ
ン３５、ソース３６および拡散層３７を形成し図
の左側に絶縁ゲート電界効果トランジスタの、ま
た図の右側に拡散層配線の基本的断面構造が完成
した状態を示す。以上述べた通り本発明によれば
素子間分離構造を形成する際にバーズビークが形
成されないためマスク寸法に近い素子領域が形成
できるので、マスク寸法にバーズビーク分の寸法
余裕を見込む必要はない。また素子領域と非素子
領域との段差が小さいために配線金属の段差が緩
和され配線金属の断線が起こりにくくなる。さら
に実施例からもわかるように、非素子領域におけ
るチヤンネルストツパとしての第１導電型不純物
と、素子領域における第二導電型不純物との間に
大きな段差があるため浮遊容量が小さくなる。従
つて本発明によつて素子分離すれば、結果とし
て、表面がフラツトで高集積化、高速化に適した
半導体装置が得られる。
して二酸化珪素膜３３を腐蝕除去しゲート電極の
形状を有する二酸化珪素膜３３′を形成してから
前記レジスト３４を除去し、次にこの二酸化珪素
膜３３′を耐腐蝕マスクとして多結晶シリコン３
２を腐蝕除去してゲート電極３２′を形成した状
態である。第３図ｃは、ゲート電極の多結晶シリ
コン３２′を耐イオン注入マスクとしてゲート酸
化膜３１を通して第二導電型不純物として砒素又
は燐をイオン注入し、熱処理をして低抵抗ドレイ
ン３５、ソース３６および拡散層３７を形成し図
の左側に絶縁ゲート電界効果トランジスタの、ま
た図の右側に拡散層配線の基本的断面構造が完成
した状態を示す。以上述べた通り本発明によれば
素子間分離構造を形成する際にバーズビークが形
成されないためマスク寸法に近い素子領域が形成
できるので、マスク寸法にバーズビーク分の寸法
余裕を見込む必要はない。また素子領域と非素子
領域との段差が小さいために配線金属の段差が緩
和され配線金属の断線が起こりにくくなる。さら
に実施例からもわかるように、非素子領域におけ
るチヤンネルストツパとしての第１導電型不純物
と、素子領域における第二導電型不純物との間に
大きな段差があるため浮遊容量が小さくなる。従
つて本発明によつて素子分離すれば、結果とし
て、表面がフラツトで高集積化、高速化に適した
半導体装置が得られる。
第１図ａ，ｂ，ｃ，ｄの各図は従来知られてい
る選択酸化法を用いることによつて素子間分離を
行なつた製造プロセスの模式的断面図であり第２
図ａ，ｂ，ｃ，ｄ，ｅの各図は本発明の一実施例
をプロセスを追つて示した模式的断面図である。
第３図ａ，ｂ，ｃは本発明によつて得た第２図ｅ
の素子分離構造を出発点として、絶縁ゲート電界
効果トランジスタおよび拡散層配線を製造するプ
ロセスを説明する模式的断面図である。 図において各記号はそれぞれ次のものを示す。
１１：シリコン基板、１２：二酸化珪素膜、１
３：窒化珪素膜、１３′：素子領域の形状を有す
る窒化珪素膜、１４：二酸化珪素膜、１４′：素
子領域形状を有する二酸化珪素膜、１５：素子領
域形状を有するレジスト、１６：チヤンネルスト
ツパとしての不純物添加層、１７：二酸化珪素
膜、２１：シリコン基板、２２：二酸化珪素膜、
２３：素子領域形状を有するレジスト、２２′：
素子領域形状を有する二酸化珪素膜、２４：チヤ
ンネルストツパとしての不純物添加層、２５：二
酸化珪素膜、２６：窒化珪素膜、２７：多結晶シ
リコン、２８：二酸化珪素膜、２９：非素子領域
形状を有するレジスト、２７′：非素子領域上の
多結晶シリコン、２８′：非素子領域形状を有す
る二酸化珪素膜、３０：二酸化珪素膜、２５′：
非素子領域上の二酸化珪素膜、２６′：非素子領
域上の窒化珪素膜、３１：二酸化珪素膜、３２：
多結晶シリコン、３３：二酸化珪素膜、３４：ゲ
ート電極形状を有するレジスト、３２′：ゲート
電極形状を有する多結晶シリコン、３３′：ゲー
ト電極形状を有する二酸珪素膜、３５：ドレイン
領域、３６：ソース領域、３７：不純物による配
線層。
る選択酸化法を用いることによつて素子間分離を
行なつた製造プロセスの模式的断面図であり第２
図ａ，ｂ，ｃ，ｄ，ｅの各図は本発明の一実施例
をプロセスを追つて示した模式的断面図である。
第３図ａ，ｂ，ｃは本発明によつて得た第２図ｅ
の素子分離構造を出発点として、絶縁ゲート電界
効果トランジスタおよび拡散層配線を製造するプ
ロセスを説明する模式的断面図である。 図において各記号はそれぞれ次のものを示す。
１１：シリコン基板、１２：二酸化珪素膜、１
３：窒化珪素膜、１３′：素子領域の形状を有す
る窒化珪素膜、１４：二酸化珪素膜、１４′：素
子領域形状を有する二酸化珪素膜、１５：素子領
域形状を有するレジスト、１６：チヤンネルスト
ツパとしての不純物添加層、１７：二酸化珪素
膜、２１：シリコン基板、２２：二酸化珪素膜、
２３：素子領域形状を有するレジスト、２２′：
素子領域形状を有する二酸化珪素膜、２４：チヤ
ンネルストツパとしての不純物添加層、２５：二
酸化珪素膜、２６：窒化珪素膜、２７：多結晶シ
リコン、２８：二酸化珪素膜、２９：非素子領域
形状を有するレジスト、２７′：非素子領域上の
多結晶シリコン、２８′：非素子領域形状を有す
る二酸化珪素膜、３０：二酸化珪素膜、２５′：
非素子領域上の二酸化珪素膜、２６′：非素子領
域上の窒化珪素膜、３１：二酸化珪素膜、３２：
多結晶シリコン、３３：二酸化珪素膜、３４：ゲ
ート電極形状を有するレジスト、３２′：ゲート
電極形状を有する多結晶シリコン、３３′：ゲー
ト電極形状を有する二酸珪素膜、３５：ドレイン
領域、３６：ソース領域、３７：不純物による配
線層。
Claims (1)
- １ 半導体結晶基板表面に二酸化珪素膜を形成す
る工程、該二酸化珪素膜上に素子領域形状を有す
るマスク被膜を形成する工程、該マスク被膜を耐
エツチングマスクとして非素子領域に位置する前
記二酸化珪素膜および前記基板表層部をエツチン
グ除去する工程、前記マスク被膜を耐イオン注入
マスクとして非素子領域に該基板と同一導電型不
純物をイオン注入する工程、該マスク被膜を除去
する工程、こうして得た基板表面上に二酸化珪素
膜を形成する工程、該二酸化珪素膜上に窒化珪素
膜を被着する工程、該窒化珪素膜上に多結晶シリ
コンを被着する工程、該多結晶シリコン上に二酸
化珪素膜を形成する工程、該二酸化珪素膜上に非
素子領域形状を有するマスク被膜を形成する工
程、該マスク被膜を耐腐蝕マスクとして該二酸化
珪素膜を腐蝕除去する工程、該マスク被膜を除去
する工程、こうして形成した非素子領域の形状を
有する二酸化珪素膜を耐腐蝕マスクとして前記多
結晶シリコンを腐蝕除去する工程、こうして非素
子領域に位置することとなつた多結晶シリコンお
よび素子領域に位置することとなつた窒化珪素膜
を耐腐蝕マスクとして非素子領域の形状を有する
該二酸化珪素膜を腐蝕除去する工程、該窒化珪素
膜を耐酸化マスクとして非素子領域に位置する多
結晶シリコンを完全に酸化する工程、を含むこと
を特徴とする半導体装置における素子分離構造の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP557480A JPS56103444A (en) | 1980-01-21 | 1980-01-21 | Production of element isolation structure for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP557480A JPS56103444A (en) | 1980-01-21 | 1980-01-21 | Production of element isolation structure for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56103444A JPS56103444A (en) | 1981-08-18 |
| JPS6310897B2 true JPS6310897B2 (ja) | 1988-03-10 |
Family
ID=11614985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP557480A Granted JPS56103444A (en) | 1980-01-21 | 1980-01-21 | Production of element isolation structure for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56103444A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818235A (en) * | 1987-02-10 | 1989-04-04 | Industry Technology Research Institute | Isolation structures for integrated circuits |
| US4980311A (en) * | 1987-05-05 | 1990-12-25 | Seiko Epson Corporation | Method of fabricating a semiconductor device |
| US5385861A (en) * | 1994-03-15 | 1995-01-31 | National Semiconductor Corporation | Planarized trench and field oxide and poly isolation scheme |
-
1980
- 1980-01-21 JP JP557480A patent/JPS56103444A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56103444A (en) | 1981-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4330931A (en) | Process for forming metal plated regions and lines in MOS circuits | |
| US4459325A (en) | Semiconductor device and method for manufacturing the same | |
| EP0139371A1 (en) | Process for manufacturing a MOS integrated circuit employing a method of forming refractory metal silicide areas | |
| US4750971A (en) | Method of manufacturing a semiconductor device | |
| JPH0568854B2 (ja) | ||
| US4532696A (en) | Method of manufacturing a semiconductor device for forming a deep field region in a semiconductor substrate | |
| JPS622465B2 (ja) | ||
| US5149663A (en) | Method for manufacturing a Bi-CMOS semiconductor device | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US5115296A (en) | Preferential oxidization self-aligned contact technology | |
| JPS6310897B2 (ja) | ||
| EP0233791A2 (en) | Insulated gate field effect transistor and method of manufacture thereof | |
| JPS6310896B2 (ja) | ||
| JPH0669064B2 (ja) | 半導体装置の素子分離方法 | |
| JPS60241261A (ja) | 半導体装置およびその製造方法 | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| JPH0779101B2 (ja) | 半導体装置の製法 | |
| JPH11186546A (ja) | 半導体装置及びその製造方法 | |
| JPS6092666A (ja) | Ｍｉｓトランジスタの製造方法 | |
| JPS628028B2 (ja) | ||
| JPH0338742B2 (ja) | ||
| JP2556155B2 (ja) | 半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6129151B2 (ja) | ||
| JPS628029B2 (ja) |