JPH0568854B2 - - Google Patents
Info
- Publication number
- JPH0568854B2 JPH0568854B2 JP57110913A JP11091382A JPH0568854B2 JP H0568854 B2 JPH0568854 B2 JP H0568854B2 JP 57110913 A JP57110913 A JP 57110913A JP 11091382 A JP11091382 A JP 11091382A JP H0568854 B2 JPH0568854 B2 JP H0568854B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- polysilicon
- metal
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010410 layer Substances 0.000 claims description 127
- 239000000758 substrate Substances 0.000 claims description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 229920005591 polysilicon Polymers 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 35
- 230000000873 masking effect Effects 0.000 claims description 21
- 229910052721 tungsten Inorganic materials 0.000 claims description 19
- 239000010937 tungsten Substances 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 239000011521 glass Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 9
- 229910052785 arsenic Inorganic materials 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明はMOS製造の分野に関するものである。
金属−酸化物−半導体（MOS）集積回路の製
造、とくにポリシリコンを用いる製造において
は、ポリシリコン部材上にガラス層が形成される
のが普通である。このガラス層は、下側の回路部
材を保護するために用いられるドープされた二酸
化シリコンであるのが普通である。上に設けられ
る金属部材が基板領域とポリシリコン部材のいず
れかに接触できるようにするために、このガラス
層の中に穴が形成される。そのガラス層を金属層
で良く覆うために、ガラス層を比較的高い温度に
さらしてガラスを再び流動状態とすることによ
り、鋭い隅を丸くする。このガラス層を再流動化
する工程における加熱温度のために金属が酸化さ
れたり、ケイ化物が生じたり（高融点の金属の場
合）、または融けたり（アルミニウムの場合）す
るというような問題が起るから、この再流動化工
程は金属化工程より先に行わねばならない。
造、とくにポリシリコンを用いる製造において
は、ポリシリコン部材上にガラス層が形成される
のが普通である。このガラス層は、下側の回路部
材を保護するために用いられるドープされた二酸
化シリコンであるのが普通である。上に設けられ
る金属部材が基板領域とポリシリコン部材のいず
れかに接触できるようにするために、このガラス
層の中に穴が形成される。そのガラス層を金属層
で良く覆うために、ガラス層を比較的高い温度に
さらしてガラスを再び流動状態とすることによ
り、鋭い隅を丸くする。このガラス層を再流動化
する工程における加熱温度のために金属が酸化さ
れたり、ケイ化物が生じたり（高融点の金属の場
合）、または融けたり（アルミニウムの場合）す
るというような問題が起るから、この再流動化工
程は金属化工程より先に行わねばならない。
この高温度でのガラス再流動化工程によつてガ
ラス層の下に金属部材を形成させることができな
くなり、したがつて、典型的にはポリシリコン、
非金属部材がガラス層の下側に形成される。ポリ
シリコンは高濃度にドープされている場合でも金
属の抵抗値よりも高い抵抗値を有する。この高い
抵抗値のためにMOS回路の動作速度が低くなる。
ラス層の下に金属部材を形成させることができな
くなり、したがつて、典型的にはポリシリコン、
非金属部材がガラス層の下側に形成される。ポリ
シリコンは高濃度にドープされている場合でも金
属の抵抗値よりも高い抵抗値を有する。この高い
抵抗値のためにMOS回路の動作速度が低くなる。
ガラス層を用いる典型的なMOS製造方法が米
国特許第4033026号および第4052229号に開示され
ている。
国特許第4033026号および第4052229号に開示され
ている。
後で説明するように、本発明により、ポリシリ
コン部材に接触してポリシリコン部材の抵抗値を
低くする金属部材を形成できるようにするもので
ある。下側の金属に損傷が加えられないようにす
るために、低温「後端部」処理が用いられる。
（「後端部」処理は、MOS製造法のうち、ゲート
のパターン化工程およびソース領域とゲート領域
のドーピング工程の後の部分と、低温保護層を付
着する前のその他の工程とを指すものである。） この明細書ではシリコン基板上に金属−酸化物
−半導体（MOS）集積回路を製造する方法につ
いて説明する。まず、基板上に第１の酸化物層を
形成し、それに続いてその第１の酸化物層の上に
ポリシリコン層を形成する。次に、そのポリシリ
コン酸の上に窒化シリコン層を形成する。ポリシ
リコン層からゲート部材および相互接続のような
回路部材を形成する。それらの部材は、窒化シリ
コン層から形成したマスクを用いてエツチングす
る。次に、ゲート部材に整列させてソース領域と
ドレイン領域基を形成する。それから、基板上に
第２の酸化物層を形成する。窒化シリコン部材の
ために第２の酸化物がポリシリコン部材上に成長
することが阻止される。残つている窒化シリコン
部材を除去してから、選択されたポリシリコン部
材の上に金属部材を形成する。次に、回路の上に
保護層を形成する。次の処理は、金属部材の劣化
を阻止するために十分に低い温度で行う。このよ
うにして、抵抗値が低いポリシリコン／金属の埋
め込まれた部材がMOS回路中に形成される。
コン部材に接触してポリシリコン部材の抵抗値を
低くする金属部材を形成できるようにするもので
ある。下側の金属に損傷が加えられないようにす
るために、低温「後端部」処理が用いられる。
（「後端部」処理は、MOS製造法のうち、ゲート
のパターン化工程およびソース領域とゲート領域
のドーピング工程の後の部分と、低温保護層を付
着する前のその他の工程とを指すものである。） この明細書ではシリコン基板上に金属−酸化物
−半導体（MOS）集積回路を製造する方法につ
いて説明する。まず、基板上に第１の酸化物層を
形成し、それに続いてその第１の酸化物層の上に
ポリシリコン層を形成する。次に、そのポリシリ
コン酸の上に窒化シリコン層を形成する。ポリシ
リコン層からゲート部材および相互接続のような
回路部材を形成する。それらの部材は、窒化シリ
コン層から形成したマスクを用いてエツチングす
る。次に、ゲート部材に整列させてソース領域と
ドレイン領域基を形成する。それから、基板上に
第２の酸化物層を形成する。窒化シリコン部材の
ために第２の酸化物がポリシリコン部材上に成長
することが阻止される。残つている窒化シリコン
部材を除去してから、選択されたポリシリコン部
材の上に金属部材を形成する。次に、回路の上に
保護層を形成する。次の処理は、金属部材の劣化
を阻止するために十分に低い温度で行う。このよ
うにして、抵抗値が低いポリシリコン／金属の埋
め込まれた部材がMOS回路中に形成される。
この明細書では、金属で覆われたポリシリコン
のゲート部材のような回路部材の形成にとくに適
する金属−酸化物−半導体（MOS）の製造法に
ついて説明する。それらの回路構造体は金属のな
いポリシリコン回路部材と比較して抵抗値が低
く、したがつて得られた集積回路がより高い速度
で動作する。以下の説明では、本発明を完全に理
解できるようにするために、層の厚さというよう
な細部についても述べてある。しかし、本発明は
そのような細部は任意に変更して本発明を実行で
きることは当業者には明らかであろう。その他で
は、不必要に詳しく説明して本発明をあいまいに
することがないように、洗浄工程、マスキング工
程のような周知の工程については詳しい説明をし
ていない。
のゲート部材のような回路部材の形成にとくに適
する金属−酸化物−半導体（MOS）の製造法に
ついて説明する。それらの回路構造体は金属のな
いポリシリコン回路部材と比較して抵抗値が低
く、したがつて得られた集積回路がより高い速度
で動作する。以下の説明では、本発明を完全に理
解できるようにするために、層の厚さというよう
な細部についても述べてある。しかし、本発明は
そのような細部は任意に変更して本発明を実行で
きることは当業者には明らかであろう。その他で
は、不必要に詳しく説明して本発明をあいまいに
することがないように、洗浄工程、マスキング工
程のような周知の工程については詳しい説明をし
ていない。
また、以下の説明ではｎチヤンネル・トランジ
スタの製造について述べたが、そのトランジスタ
はｐ形単結晶シリコン基板上に作られる。この方
法はｐチヤンネル・トランジスタ、CMOS集積
回路、SOS回路の製造およびその他の技術にも使
用できることが当業者には明らかであろう。
スタの製造について述べたが、そのトランジスタ
はｐ形単結晶シリコン基板上に作られる。この方
法はｐチヤンネル・トランジスタ、CMOS集積
回路、SOS回路の製造およびその他の技術にも使
用できることが当業者には明らかであろう。
以下、図面を参照して本発明を詳細に説明す
る。
る。
まず、基板２５の２つの部分２５ａ，２５ｂが
示されている第１図を参照する。ここで説明して
いる実施例においては、基板２５は低導電度（50
オームcm）の基板であつて、ｐ形不純物がドープ
される。フイールド酸化物領域２６をその下側の
チヤンネル・ストツプ領域２７とともに形成する
ために、一般に採用されている「フロント・エン
ド（front end）」処理工程が用いられる。周知の
ように、それらのフイールド酸化物領域は、上側
の窒化シリコン層２９に設けられている穴の中で
成長させられる。この窒化シリコン層２９の形成
に先立つて、比較的薄い二酸化シリコン層２８を
基板上に成長させる。たとえば、フイールド酸化
物領域２６の厚さは約7000〜8000オングストロー
ム、酸化物層２８の厚さは400オングストローム、
窒化シリコン層２９の厚さは約800オングストロ
ームである。このフロント・エンド処理は米国特
許第4033026号に記述されている。
示されている第１図を参照する。ここで説明して
いる実施例においては、基板２５は低導電度（50
オームcm）の基板であつて、ｐ形不純物がドープ
される。フイールド酸化物領域２６をその下側の
チヤンネル・ストツプ領域２７とともに形成する
ために、一般に採用されている「フロント・エン
ド（front end）」処理工程が用いられる。周知の
ように、それらのフイールド酸化物領域は、上側
の窒化シリコン層２９に設けられている穴の中で
成長させられる。この窒化シリコン層２９の形成
に先立つて、比較的薄い二酸化シリコン層２８を
基板上に成長させる。たとえば、フイールド酸化
物領域２６の厚さは約7000〜8000オングストロー
ム、酸化物層２８の厚さは400オングストローム、
窒化シリコン層２９の厚さは約800オングストロ
ームである。このフロント・エンド処理は米国特
許第4033026号に記述されている。
次に、第２図に示されているように、窒化シリ
コン層２９の除去後に、基板２５の部分２５ａに
線２９ａにより示されているようにヒ素イオンを
注入してｎ形領域３１を形成する。他の基板部分
２５ｂにホウ素イオンを注入して（線３０で示さ
れている）ｐ形領域３３を形成する。ここで説明
している実施例では、ｎ形領域３１には1012〜
1018／cm2のレベルまでヒ素をドープし、ｐ形領域
３３に1011〜1012／cm2のレベルまでホウ素をドー
プする。領域３１デプリーシヨン型トランジスタ
のチヤンネルのために用いられ、領域３３はエン
ハンス型トランジスタのチヤンネルのために用い
られる。領域３１と３３を形成するために独立し
たマスキング工程およびドーピング工程が用いら
れる。この回路が、領域３１，３３により設定さ
れた２以上のしきい値電圧を有するトランジスタ
（零しきい値トランジスタのような）を有するも
のとすると、米国特許第4052229号に開示されて
いる方法を用いることができる。
コン層２９の除去後に、基板２５の部分２５ａに
線２９ａにより示されているようにヒ素イオンを
注入してｎ形領域３１を形成する。他の基板部分
２５ｂにホウ素イオンを注入して（線３０で示さ
れている）ｐ形領域３３を形成する。ここで説明
している実施例では、ｎ形領域３１には1012〜
1018／cm2のレベルまでヒ素をドープし、ｐ形領域
３３に1011〜1012／cm2のレベルまでホウ素をドー
プする。領域３１デプリーシヨン型トランジスタ
のチヤンネルのために用いられ、領域３３はエン
ハンス型トランジスタのチヤンネルのために用い
られる。領域３１と３３を形成するために独立し
たマスキング工程およびドーピング工程が用いら
れる。この回路が、領域３１，３３により設定さ
れた２以上のしきい値電圧を有するトランジスタ
（零しきい値トランジスタのような）を有するも
のとすると、米国特許第4052229号に開示されて
いる方法を用いることができる。
次に第３図を参照する。酸化物層２８の接触領
域が埋込まれる場所に穴があけられる。この穴を
あけるために通常のマスキング工程とエツチング
工程が用いられる。次に、りんをドープしたポリ
シリコン層３５を基板の上に形成する。ここで説
明している実施例では、このポリシリコン層３５
の厚さは3000〜4000オングストロームである。こ
の層３５から基板２５の埋め込まれた接触領域の
場所に拡散して、たとえば、穴３６の中に領域３
７を形成する。
域が埋込まれる場所に穴があけられる。この穴を
あけるために通常のマスキング工程とエツチング
工程が用いられる。次に、りんをドープしたポリ
シリコン層３５を基板の上に形成する。ここで説
明している実施例では、このポリシリコン層３５
の厚さは3000〜4000オングストロームである。こ
の層３５から基板２５の埋め込まれた接触領域の
場所に拡散して、たとえば、穴３６の中に領域３
７を形成する。
第４図に示されているように、ポリシリコ層３
５の上に窒化シリコン層３８を形成する。この層
３８の厚さは約400オングストロームである。こ
こで説明している実施例では、窒化シリコン層を
形成する前に薄い酸化物層をポリシリコン層３５
の上に形成する。
５の上に窒化シリコン層３８を形成する。この層
３８の厚さは約400オングストロームである。こ
こで説明している実施例では、窒化シリコン層を
形成する前に薄い酸化物層をポリシリコン層３５
の上に形成する。
次に、ゲート部材や相互接続線のような回路部
材を形成するために、通常のマスキングおよびエ
ツチング工程を用いる。第５図には２つのゲート
部材３５ａ，３５ｂが示されている。周知のよう
に、まず、窒化シリコン層３８からマスキング部
材３８ａ，３８ｂを形成するためにホトレジスト
層を用い、それから窒化物層をポリシリコン層か
ら分離する酸化物層をエツチングし、次にポリシ
リコン層３５をエツチングする。（簡単にするた
めに、第５図乃至第９図には埋め込まれた接触領
域３７と穴３６は示してないことに注意のこと。）
次に、基板にヒ素を注入してソース領域とドレイ
ン領域を形成する。たとえば、ソース領域および
ドレイン領域３９をゲート部材３５ａに整列させ
て形成し、ソース領域およびドレイン領域４０を
ゲート部材３５ｂに整列させて形成する。ここで
説明している実施例では、ヒ素の注入は酸化物層
２８を通じて約1015／cm2の濃度レベルまで行う。
材を形成するために、通常のマスキングおよびエ
ツチング工程を用いる。第５図には２つのゲート
部材３５ａ，３５ｂが示されている。周知のよう
に、まず、窒化シリコン層３８からマスキング部
材３８ａ，３８ｂを形成するためにホトレジスト
層を用い、それから窒化物層をポリシリコン層か
ら分離する酸化物層をエツチングし、次にポリシ
リコン層３５をエツチングする。（簡単にするた
めに、第５図乃至第９図には埋め込まれた接触領
域３７と穴３６は示してないことに注意のこと。）
次に、基板にヒ素を注入してソース領域とドレイ
ン領域を形成する。たとえば、ソース領域および
ドレイン領域３９をゲート部材３５ａに整列させ
て形成し、ソース領域およびドレイン領域４０を
ゲート部材３５ｂに整列させて形成する。ここで
説明している実施例では、ヒ素の注入は酸化物層
２８を通じて約1015／cm2の濃度レベルまで行う。
次に、基板を再酸化して比較的厚い酸化物層４
１を成長させる（第６図）。この酸化工程は、基
板を920℃の湿つた雰囲気中に置くというような、
通常の周知のやり方で行われる。窒化シリコン・
マスキング部材３８ａ，３８ｂ（第５図）はゲー
ト部材３５ａ，３５ｂの上面における酸化物の成
長をそれぞれ阻止する。酸化物層４１が成長して
から、それらのマスキング部材を第６図に示すよ
うに除去する。ここで説明している実施例では、
酸化物層４１は約2000オングストロームの厚さま
で成長させる。
１を成長させる（第６図）。この酸化工程は、基
板を920℃の湿つた雰囲気中に置くというような、
通常の周知のやり方で行われる。窒化シリコン・
マスキング部材３８ａ，３８ｂ（第５図）はゲー
ト部材３５ａ，３５ｂの上面における酸化物の成
長をそれぞれ阻止する。酸化物層４１が成長して
から、それらのマスキング部材を第６図に示すよ
うに除去する。ここで説明している実施例では、
酸化物層４１は約2000オングストロームの厚さま
で成長させる。
次に、ポリシリコン部材の上に金属部材を形成
するために通常の金属化工程を用いる。それらの
金属部材は全てのポリシリコン部材の上または選
択したポリシリコン部材の上に形成できる。第７
図に示されているように、ポリシリコン・ゲート
部材３５ａの上に金属部材４３を形成する。しか
し、ゲート部材３５ｂの上には金属部材は形成し
ない。ゲート部材３５ａ，３５ｂの上面に二酸化
シリコンが存在しないようにするために（さもな
いと、ポリシリコンとの良好な接触が行われな
い）光エツチング工程をまず行う。金属部材を形
成するために用いるマスキング工程にはある程度
の位置のずれが起ることは普通であるから、アル
ミニウム部材４３がポリシリコン・ゲート部材３
５ａと完全には整列されていない様子が示されて
いる。下側のポリシリコン部材の抵抗値を大幅に
低くして、回路の動作速度を高くするのはそれら
の金属部材である。
するために通常の金属化工程を用いる。それらの
金属部材は全てのポリシリコン部材の上または選
択したポリシリコン部材の上に形成できる。第７
図に示されているように、ポリシリコン・ゲート
部材３５ａの上に金属部材４３を形成する。しか
し、ゲート部材３５ｂの上には金属部材は形成し
ない。ゲート部材３５ａ，３５ｂの上面に二酸化
シリコンが存在しないようにするために（さもな
いと、ポリシリコンとの良好な接触が行われな
い）光エツチング工程をまず行う。金属部材を形
成するために用いるマスキング工程にはある程度
の位置のずれが起ることは普通であるから、アル
ミニウム部材４３がポリシリコン・ゲート部材３
５ａと完全には整列されていない様子が示されて
いる。下側のポリシリコン部材の抵抗値を大幅に
低くして、回路の動作速度を高くするのはそれら
の金属部材である。
次に第８図を参照する。ポリシリコン部材の上
面にタングステン部材を形成するために別の金属
化工程を用いることができる。ここで説明してい
る実施例では、窒化シリコン層または二酸化シリ
コン層の上にタングステンを付着させることなし
に、ポリシリコン層の上にタングステンを付着す
る市販の（AMT社により販売されている）タン
グステン付着装置を用いる。この方法により、タ
ングステン部材とポリシリコン部材との直接位置
合わせを自動的に行うことができる。すなわち、
第８図に示されているように、部材４４をゲート
部材３５ａの露出している部分の上だけに形成し
て、ゲート部材３５ａの上面を完全に覆う。タン
グステン部材はアルミニウム部材を用いることな
しにポリシリコン層の上に直接形成できる。ある
いは、タングステン部材をポリシリコン回路部材
の上に直接形成し、その後でそれらのタングステ
ン部材の上にアルミニウム部材を形成できる。
面にタングステン部材を形成するために別の金属
化工程を用いることができる。ここで説明してい
る実施例では、窒化シリコン層または二酸化シリ
コン層の上にタングステンを付着させることなし
に、ポリシリコン層の上にタングステンを付着す
る市販の（AMT社により販売されている）タン
グステン付着装置を用いる。この方法により、タ
ングステン部材とポリシリコン部材との直接位置
合わせを自動的に行うことができる。すなわち、
第８図に示されているように、部材４４をゲート
部材３５ａの露出している部分の上だけに形成し
て、ゲート部材３５ａの上面を完全に覆う。タン
グステン部材はアルミニウム部材を用いることな
しにポリシリコン層の上に直接形成できる。ある
いは、タングステン部材をポリシリコン回路部材
の上に直接形成し、その後でそれらのタングステ
ン部材の上にアルミニウム部材を形成できる。
それらの金属部材の形成に続いて、ケイ化物の
形成とタングステンの酸化とのうちの少くとも１
つが生ずることを阻止するように高温（たとえば
600℃）工程をなくすために、残りの処理工程を
選択しなければならない。ここで説明している実
施例では、回路部材（金属を含む）と酸化物層４
１を覆う基板の上にプラズマ窒化物層を形成す
る。プラズマ窒化物層４７が第９図に示されてい
る。
形成とタングステンの酸化とのうちの少くとも１
つが生ずることを阻止するように高温（たとえば
600℃）工程をなくすために、残りの処理工程を
選択しなければならない。ここで説明している実
施例では、回路部材（金属を含む）と酸化物層４
１を覆う基板の上にプラズマ窒化物層を形成す
る。プラズマ窒化物層４７が第９図に示されてい
る。
ここで、選択した基板領域と選択した回路部材
に別の金属層を付加し、かつプラズマ窒化物層４
７を通じて接触領域を形成することにより回路を
完成させることができる。先行技術で用いられて
いたガラス再流動化工程は不要である。プラズマ
窒化物層に（接触のための）傾斜した縁部を作る
ための方法が、本願出願人が特許を受ける権利を
有する1981年２月23日付の未決の米国特許出願第
236833号に開示されている。
に別の金属層を付加し、かつプラズマ窒化物層４
７を通じて接触領域を形成することにより回路を
完成させることができる。先行技術で用いられて
いたガラス再流動化工程は不要である。プラズマ
窒化物層に（接触のための）傾斜した縁部を作る
ための方法が、本願出願人が特許を受ける権利を
有する1981年２月23日付の未決の米国特許出願第
236833号に開示されている。
ここで、第２４図を参照する。この図の写真の
中央部分にゲート部材が示されている。このゲー
ト部材はタングステン部材により完全に覆われて
いる。このタングステン部材は写真に非常に明瞭
に示されている。構造全体はかなり厚いプラズマ
窒化物層で覆われている。ゲート部材の領域中に
おけるプラズマ窒化物層はゆるやかに傾斜してお
り（負の勾配ではない）、したがつて上側に金属
層を付着するのに適当である。第２４図の写真の
右下隅に示されている直線は１ミクロンの長さを
表す。この写真は第９図に示されているゲート部
材３５ｂをほぼ示すものである。
中央部分にゲート部材が示されている。このゲー
ト部材はタングステン部材により完全に覆われて
いる。このタングステン部材は写真に非常に明瞭
に示されている。構造全体はかなり厚いプラズマ
窒化物層で覆われている。ゲート部材の領域中に
おけるプラズマ窒化物層はゆるやかに傾斜してお
り（負の勾配ではない）、したがつて上側に金属
層を付着するのに適当である。第２４図の写真の
右下隅に示されている直線は１ミクロンの長さを
表す。この写真は第９図に示されているゲート部
材３５ｂをほぼ示すものである。
次に、第１０図乃至第１２図を参照して、金属
で被覆されたソース領域とドレイン領域を形成す
るための方法について説明する。
で被覆されたソース領域とドレイン領域を形成す
るための方法について説明する。
第１０図乃至第１２図は、金属で覆われたゲー
ト部材に隣接して、金属で覆われたソース領域と
ドレイン領域を形成するために、先に説明した方
法に使用できる別の方法を示すものである。第１
０図には、第５図の窒化シリコン・マスキング部
材３８ａ、比較的厚い酸化物層４１が成長した後
の下側のポリシリコン・ゲート部材３５ａととも
に示されている。酸化物層４１が成長させられる
場合には、ポリシリコン部材３５ａの側面にも酸
化物が成長する。たとえば、マスキング部材３８
ａと直接に整列して、すなわちアンダーカツトを
行うことなしに、ポリシリコン部材３５ａをエツ
チングすると仮定する。酸化物層４１の形成前
は、ポリシリコン部材は破線４８まで延びる。酸
化物層４１が成長させられるとゲート部材３５ａ
の一部が酸化されて、そのゲート部材の側面に厚
さが約2000オングストロームの酸化物層が形成さ
れる。（ゲート部材３５ａのエツチング中にアン
ダーカツトが起きたとしても、ゲート部材の側面
にも酸化物領域が形成されることに注意するこ
と。）ここで、窒化シリコン部材３８ａと整列し
て酸化物層４１をエツチングできる。このために
ポリシリコン部材３５ａの側面に酸化物領域５０
が残る（第１１図）。ソースおよびドレイン領域
３９では酸化物領域が完全に除去されることに注
意されたい。
ト部材に隣接して、金属で覆われたソース領域と
ドレイン領域を形成するために、先に説明した方
法に使用できる別の方法を示すものである。第１
０図には、第５図の窒化シリコン・マスキング部
材３８ａ、比較的厚い酸化物層４１が成長した後
の下側のポリシリコン・ゲート部材３５ａととも
に示されている。酸化物層４１が成長させられる
場合には、ポリシリコン部材３５ａの側面にも酸
化物が成長する。たとえば、マスキング部材３８
ａと直接に整列して、すなわちアンダーカツトを
行うことなしに、ポリシリコン部材３５ａをエツ
チングすると仮定する。酸化物層４１の形成前
は、ポリシリコン部材は破線４８まで延びる。酸
化物層４１が成長させられるとゲート部材３５ａ
の一部が酸化されて、そのゲート部材の側面に厚
さが約2000オングストロームの酸化物層が形成さ
れる。（ゲート部材３５ａのエツチング中にアン
ダーカツトが起きたとしても、ゲート部材の側面
にも酸化物領域が形成されることに注意するこ
と。）ここで、窒化シリコン部材３８ａと整列し
て酸化物層４１をエツチングできる。このために
ポリシリコン部材３５ａの側面に酸化物領域５０
が残る（第１１図）。ソースおよびドレイン領域
３９では酸化物領域が完全に除去されることに注
意されたい。
次に、前記した自動位置合わせタングステン付
着装置が用いられるとすると、タングステン部材
５１がソースおよびドレイン領域の上に形成さ
れ、ゲート部材３５ａの上にタングステン部材５
２が形成される（第１２図）。
着装置が用いられるとすると、タングステン部材
５１がソースおよびドレイン領域の上に形成さ
れ、ゲート部材３５ａの上にタングステン部材５
２が形成される（第１２図）。
イオン照射を用いて酸化物領域５０を得るため
の別の方法が、本願出願人が特許を受ける権利を
有している1981年２月３日付の未決の米国特許出
願第231121号に記述されている。
の別の方法が、本願出願人が特許を受ける権利を
有している1981年２月３日付の未決の米国特許出
願第231121号に記述されている。
次に、埋め込まれた接触領域を作る別の方法に
ついて説明する。
ついて説明する。
埋め込まれた接触領域を形成するための従来の
方法が第３図に示されている。とくに、穴３６を
エツチングで得ることと、この穴の中に基板に接
触させてポリシリコンを直接形成することがその
従来の方法でしばしば用いられている、第１３図
乃至第１６図は埋め込まれた接触領域を形成する
ための別の方法を示すものである。
方法が第３図に示されている。とくに、穴３６を
エツチングで得ることと、この穴の中に基板に接
触させてポリシリコンを直接形成することがその
従来の方法でしばしば用いられている、第１３図
乃至第１６図は埋め込まれた接触領域を形成する
ための別の方法を示すものである。
まず第１３図を参照する。この図には第５図に
示されている窒化シリコン部材３８ａとゲート部
材３５ａが再び示されている。第１４図には、第
２の酸化物層４１の成長後の構造が再び示されて
いる。
示されている窒化シリコン部材３８ａとゲート部
材３５ａが再び示されている。第１４図には、第
２の酸化物層４１の成長後の構造が再び示されて
いる。
第１４図では、窒化シリコン部材が除去され、
ソースとドレインの部分または埋め込まれた接触
領域を露出させるためにホトレジスト・マスキン
グ層が用いられる。第１５図に示されているよう
に、ホトレジスト層５４がゲート３５ａの一部
と、そのゲート部材の左隣りの酸化物層４１を露
出させる。マスキングの典型的な位置ずれのため
にゲート部材の一部が露出される。ここで、露出
している酸化物層、すなわち、ゲート部材３５ａ
の左側の酸化物層をエツチングにより除去するた
めに酸化物エツチング剤が用いられる。このエツ
チングにより下側の領域３９が露出される。ホト
レジスト層を除去してから、前記した自動位置合
わせタングステン層付着工程を用いて金属接触領
域を形成する。第１６図の金属部材５５を、露出
している基板領域およびポリシリコン・ゲート部
材３５ａの一方の側面と上面に接触させて形成す
る。このようにして、負荷装置として用いられる
デプリーシヨン型トランジスタにおいてしばしば
行われるように、ゲート部材３５ａが領域３９の
１つに電気的に結合される。
ソースとドレインの部分または埋め込まれた接触
領域を露出させるためにホトレジスト・マスキン
グ層が用いられる。第１５図に示されているよう
に、ホトレジスト層５４がゲート３５ａの一部
と、そのゲート部材の左隣りの酸化物層４１を露
出させる。マスキングの典型的な位置ずれのため
にゲート部材の一部が露出される。ここで、露出
している酸化物層、すなわち、ゲート部材３５ａ
の左側の酸化物層をエツチングにより除去するた
めに酸化物エツチング剤が用いられる。このエツ
チングにより下側の領域３９が露出される。ホト
レジスト層を除去してから、前記した自動位置合
わせタングステン層付着工程を用いて金属接触領
域を形成する。第１６図の金属部材５５を、露出
している基板領域およびポリシリコン・ゲート部
材３５ａの一方の側面と上面に接触させて形成す
る。このようにして、負荷装置として用いられる
デプリーシヨン型トランジスタにおいてしばしば
行われるように、ゲート部材３５ａが領域３９の
１つに電気的に結合される。
以上説明した埋め込まれた接触領域を形成する
方法の主な利点は、第３図に示されているような
層２８に穴３６を形成するために必要である、ゲ
ート酸化物層を直接マスキングすることを必要と
しないことである。層２８は通常は薄く、したが
つてマスキング工程とエツチング工程を行う間に
損傷を受けることがある。第１５図に最もよく示
されているように、この新しい方法で埋め込まれ
た接触部材を形成するマスキング工程が比較的厚
くて耐久性のある酸化物層４１に適用されること
に注意されたい。
方法の主な利点は、第３図に示されているような
層２８に穴３６を形成するために必要である、ゲ
ート酸化物層を直接マスキングすることを必要と
しないことである。層２８は通常は薄く、したが
つてマスキング工程とエツチング工程を行う間に
損傷を受けることがある。第１５図に最もよく示
されているように、この新しい方法で埋め込まれ
た接触部材を形成するマスキング工程が比較的厚
くて耐久性のある酸化物層４１に適用されること
に注意されたい。
次に、元のSi3N4層を用いる別の実施例につい
て説明する。第１７図乃至第２３図に示す別の実
施例では、元の窒化シリコン層、すなわち、フイ
ールド酸化物領域（第１図の層２９）を形成する
ために用いた層を使用する。
て説明する。第１７図乃至第２３図に示す別の実
施例では、元の窒化シリコン層、すなわち、フイ
ールド酸化物領域（第１図の層２９）を形成する
ために用いた層を使用する。
まず第１７図を参照して、ｐ形単結晶シリコン
基板６０が２つの部分６０ａと６０ｂに分割され
る。この実施例に用いるのに好適な基板も低導電
度（50オームcm）の基板である。比較的薄い（た
とえば400オングストローム）二酸化シリコン層
７０をまず基板の上に成長させる。次に、この二
酸化シリコン層７０の上に窒化シリコン層６５を
形成し、フイールド酸化物領域のための穴をあけ
るためにマスキング工程を用いる。ドーピング工
程の後でフイールド酸化物領域６１を成長させ
る。
基板６０が２つの部分６０ａと６０ｂに分割され
る。この実施例に用いるのに好適な基板も低導電
度（50オームcm）の基板である。比較的薄い（た
とえば400オングストローム）二酸化シリコン層
７０をまず基板の上に成長させる。次に、この二
酸化シリコン層７０の上に窒化シリコン層６５を
形成し、フイールド酸化物領域のための穴をあけ
るためにマスキング工程を用いる。ドーピング工
程の後でフイールド酸化物領域６１を成長させ
る。
ここで通常のマスキングおよびエツチング工程
を用いて、元の窒化シリコン層６５をエツチング
して穴６６をあける。それらの穴はデプリーシヨ
ン型トランジスタの場所にあける。領域６７を形
成するためにヒ素またはリンを用いる。
を用いて、元の窒化シリコン層６５をエツチング
して穴６６をあける。それらの穴はデプリーシヨ
ン型トランジスタの場所にあける。領域６７を形
成するためにヒ素またはリンを用いる。
次に、第１８図に示すように、基板上にホトレ
ジスト層を付着し、そのホトレジスト層と下の窒
化シリコン層６５に穴６７をあける。それから、
ホウ素のようなｐ形不純物を用いてドープされた
領域６８を形成する。この領域はエンハンス型ト
ランジスタのホスト領域として用いられるもので
あつて、第２図に示されている領域３３に対応す
るものである。また、領域６７，６８から得られ
るしきい値以外のしきい値を有するトランジスタ
を必要とする場合には、米国特許第4052229号に
開示されている技術を用いることができる。
ジスト層を付着し、そのホトレジスト層と下の窒
化シリコン層６５に穴６７をあける。それから、
ホウ素のようなｐ形不純物を用いてドープされた
領域６８を形成する。この領域はエンハンス型ト
ランジスタのホスト領域として用いられるもので
あつて、第２図に示されている領域３３に対応す
るものである。また、領域６７，６８から得られ
るしきい値以外のしきい値を有するトランジスタ
を必要とする場合には、米国特許第4052229号に
開示されている技術を用いることができる。
これで、厚さが約3000〜4000オングストローム
のポリシリコン層が基板の上に形成される。この
ポリシリコン層の上面に薄い酸化物層を形成した
後で、そのポリシリコン層の上に窒化シリコン層
を形成する。次に、第１９図に示されている窒化
シリコン・マスキング部材７６ａ，７６ｂと、下
側のゲート部材７３，７４を形成するために通常
のマスキング工程とエツチング工程を用いる。線
７２で示されているように、ソース領域とドレイ
ン領域とくに、ゲート部材７３に整列している領
域７８とゲート部材７４に整列している領域７９
を形成するために、多量のヒ素を基板に注入す
る。
のポリシリコン層が基板の上に形成される。この
ポリシリコン層の上面に薄い酸化物層を形成した
後で、そのポリシリコン層の上に窒化シリコン層
を形成する。次に、第１９図に示されている窒化
シリコン・マスキング部材７６ａ，７６ｂと、下
側のゲート部材７３，７４を形成するために通常
のマスキング工程とエツチング工程を用いる。線
７２で示されているように、ソース領域とドレイ
ン領域とくに、ゲート部材７３に整列している領
域７８とゲート部材７４に整列している領域７９
を形成するために、多量のヒ素を基板に注入す
る。
次に第２０図を参照する。比較的厚い（たとえ
ば2000オングストローム）酸化物層を成長させる
ために基板を酸化する。基板部分６０ａ内のソー
スおよびドレイン領域７８の上に酸化物領域８３
を形成する。酸化物領域８３は窒化シリコン層６
５により保護されているから、厚い酸化物層は酸
化物領域８３の側面には成長しないことに注意さ
れたい。同様に、ゲート部材７４の側面に酸化物
領域８４が形成されるが、窒化シリコン層６５に
より保護されている酸化物領域８４の側面には厚
い酸化物領域は成長させられない。領域８３，８
４が成長させられた後で、窒化シリコン層を除去
し、第２０図に示す構造体を得る。
ば2000オングストローム）酸化物層を成長させる
ために基板を酸化する。基板部分６０ａ内のソー
スおよびドレイン領域７８の上に酸化物領域８３
を形成する。酸化物領域８３は窒化シリコン層６
５により保護されているから、厚い酸化物層は酸
化物領域８３の側面には成長しないことに注意さ
れたい。同様に、ゲート部材７４の側面に酸化物
領域８４が形成されるが、窒化シリコン層６５に
より保護されている酸化物領域８４の側面には厚
い酸化物領域は成長させられない。領域８３，８
４が成長させられた後で、窒化シリコン層を除去
し、第２０図に示す構造体を得る。
図示していないが、埋め込まれた接触部材は第
２図に示すように形成でき、また第１３図乃至第
１６図を参照して説明したようにして形成でき
る。
２図に示すように形成でき、また第１３図乃至第
１６図を参照して説明したようにして形成でき
る。
第２１図に線８５で示されているように、ソー
スおよびドレイン領域を拡張するためにイオン注
入工程を用いる。それらの拡張された領域は領域
７８ａ，７９ａとして示されている。このヒ素注
入工程は第２０図に示されている酸化物層７０を
通じて行うことができ、または第２１図に示すよ
うに、イオン注入に先立つて酸化物層を除去でき
る。より薄い酸化物がエツチングされる場合に
は、比較的厚い酸化物領域８３，８４は除去しな
い。
スおよびドレイン領域を拡張するためにイオン注
入工程を用いる。それらの拡張された領域は領域
７８ａ，７９ａとして示されている。このヒ素注
入工程は第２０図に示されている酸化物層７０を
通じて行うことができ、または第２１図に示すよ
うに、イオン注入に先立つて酸化物層を除去でき
る。より薄い酸化物がエツチングされる場合に
は、比較的厚い酸化物領域８３，８４は除去しな
い。
次に、第２２図を参照する。薄い酸化物層の除
去後にソース領域とドレイン領域の上およびゲー
ト部材の上に金属部材を形成するために、前記し
た自動位置合わせタングステン付着装置を使用で
きる。たとえば、ソースおよびドレイン領域７８
ａの上に金属部材８９が形成され、ゲート部材７
３の上に金属部材８７が形成される。また、エン
ハンス型トランジスタのために、ゲート部材７４
の上に金属部材８８が形成され、ソースおよびド
レイン領域７９ａの上に金属部材９０が形成され
る。ソースおよびドレイン領域の上に形成されて
いる金属部材と、ゲート部材の上面に形成されて
いる金属部材は酸化物領域８３，８４により良く
分離される。
去後にソース領域とドレイン領域の上およびゲー
ト部材の上に金属部材を形成するために、前記し
た自動位置合わせタングステン付着装置を使用で
きる。たとえば、ソースおよびドレイン領域７８
ａの上に金属部材８９が形成され、ゲート部材７
３の上に金属部材８７が形成される。また、エン
ハンス型トランジスタのために、ゲート部材７４
の上に金属部材８８が形成され、ソースおよびド
レイン領域７９ａの上に金属部材９０が形成され
る。ソースおよびドレイン領域の上に形成されて
いる金属部材と、ゲート部材の上面に形成されて
いる金属部材は酸化物領域８３，８４により良く
分離される。
第２３図に示されているように、基板全面にプ
ラズマ窒化物層９２を形成し、このプラズマ窒化
物層９２には前記したようにして穴をあける。別
の金属化工程を行つた後で、金属線と接触部材を
下のタングステン金属部材に接触させて形成す
る。たとえば、アルミニウム接触部材９４が金属
部材８９に電気的に接触し、同様に、アルミニウ
ム部材９５がタングステン部材９５に電気的に接
触する。
ラズマ窒化物層９２を形成し、このプラズマ窒化
物層９２には前記したようにして穴をあける。別
の金属化工程を行つた後で、金属線と接触部材を
下のタングステン金属部材に接触させて形成す
る。たとえば、アルミニウム接触部材９４が金属
部材８９に電気的に接触し、同様に、アルミニウ
ム部材９５がタングステン部材９５に電気的に接
触する。
以上説明した本発明の別の実施例の大きな利点
は、第２の酸化物層の大部分を形成するために元
の窒化シリコン層を用いることである。こうする
ことによつて位置合わせにおいて大きな利益が得
られる。第２３図に示されているように、かつ第
１図乃至第９図を参照して説明した方法では事実
であつたように、最後の金属層はタングステン部
材のような下側の金属部材に接触するから、抵抗
値の低い接続が行われる。
は、第２の酸化物層の大部分を形成するために元
の窒化シリコン層を用いることである。こうする
ことによつて位置合わせにおいて大きな利益が得
られる。第２３図に示されているように、かつ第
１図乃至第９図を参照して説明した方法では事実
であつたように、最後の金属層はタングステン部
材のような下側の金属部材に接触するから、抵抗
値の低い接続が行われる。
本願発明と同一分野に属する発明の別の特許出
願においては、以上説明した方法に用いる構造と
方法が記述されている。たとえば、本願出願人が
特許を受ける権利を有する1981年２月23日付の米
国特許出願第236652号を参照されたい。
願においては、以上説明した方法に用いる構造と
方法が記述されている。たとえば、本願出願人が
特許を受ける権利を有する1981年２月23日付の米
国特許出願第236652号を参照されたい。
以上、ゲート部材のような低抵抗値のポリシリ
コン／金属回路部材とシリコン／金属回路部材を
形成する方法について説明した。下側の金属部材
の劣化を防ぐために、それらの金属部材の形成後
は低温処理を用いる。
コン／金属回路部材とシリコン／金属回路部材を
形成する方法について説明した。下側の金属部材
の劣化を防ぐために、それらの金属部材の形成後
は低温処理を用いる。
第１図はフイールド酸化物領域と、第１の二酸
化シリコン層と、窒化シリコン層を含む基板の横
断面図、第２図はイオン注入中における第１図に
示す基板の横断面図、第３図は接触部材が埋込ま
れ、ポリシリコン層が設けられている第２図の基
板の横断面図、第４図はポリシリコン層の上に窒
化シリコン層が形成されている第３図に示す基板
の横断面図、第５図は付加ドーピング工程後のゲ
ート部材を有する第４図に示す基板の横断面図、
第６図は第２の酸化物層を有する第５図に示す基
板の横断面図、第７図は金属化工程後の第６図に
示す基板の横断面図、第８図は付加金属化工程後
の第７図に示す基板の横断面図、第９図は保護層
を有する第８図に示す基板の横断面図、第１０図
は第６図の１０−１０線に沿う断面図、第１１図
は第２の酸化物層の形成後における第１０図の基
板の断面図、第１２図は金属化工程後の第１１図
に示す基板の断面図、第１３図乃至第１６図は埋
め込まれた接触領域を形成するための別の方法を
示すものであつて、第１３図は第５図の１３−１
３線に沿う断面図、第１４図は第２の酸化物層を
形成した後の第１３図に示す基板の断面図、第１
５図はホトレジスト層を形成した後の第１４図に
示す基板の断面図、第１６図はエツチング工程と
金属化工程を行つた後の第１５図に示す基板の断
面図、第１７図乃至第２３図は第１図乃至第９図
に示す方法の別の実施例を示す方法であつて、第
１７図はフイールド酸化物層と、酸化物層と、窒
化シリコン層に設けられた穴とを含む基板の横断
面図、第１８図は付加マスキング工程の後で行わ
れる第２のドーピング工程中の第１７図に示す基
板の断面図、第１９図はゲート部材の形成後にお
ける第１８図に示す基板の断面図、第２０図は付
加酸化物層の成長後における第１９図に示す基板
の断面図、第２１図はエツチング工程の後に行わ
れているイオン注入工程中の第２０図に示す基板
の断面図、第２２図は金属化工程の後における第
２０図に示す基板の断面図、第２３図は保護層の
形成後と、付加金属化工程の後における第２２図
に示す基板の断面図、第２４図は本発明の方法に
従つて製造したMOS集積回路のプラズマ窒化物
保護層が施されているゲート部材と下側の金属部
材の横断面を示す走査型電子顕微鏡写真である。 ２５，６０……基板、２６，６１……フイール
ド酸化物領域、２７……チヤンネル・ストツプ領
域、２８，４１，７０，８３，８４……二酸化シ
リコン層、２９，３８，６５……窒化シリコン
層、３１……ｎ形領域、３３……ｐ形領域、３５
……ポリシリコン層、３５ａ，３５ｂ，７３，７
４……ゲート部材、３８ａ，３８ｂ，７６ａ，７
６ｂ……マスキング部材、３９，４０，７８……
ソースおよびドレイン領域、４３，５５，８７，
８８，８９，９０……金属部材、４７，９２……
プラズマ窒化物層。
化シリコン層と、窒化シリコン層を含む基板の横
断面図、第２図はイオン注入中における第１図に
示す基板の横断面図、第３図は接触部材が埋込ま
れ、ポリシリコン層が設けられている第２図の基
板の横断面図、第４図はポリシリコン層の上に窒
化シリコン層が形成されている第３図に示す基板
の横断面図、第５図は付加ドーピング工程後のゲ
ート部材を有する第４図に示す基板の横断面図、
第６図は第２の酸化物層を有する第５図に示す基
板の横断面図、第７図は金属化工程後の第６図に
示す基板の横断面図、第８図は付加金属化工程後
の第７図に示す基板の横断面図、第９図は保護層
を有する第８図に示す基板の横断面図、第１０図
は第６図の１０−１０線に沿う断面図、第１１図
は第２の酸化物層の形成後における第１０図の基
板の断面図、第１２図は金属化工程後の第１１図
に示す基板の断面図、第１３図乃至第１６図は埋
め込まれた接触領域を形成するための別の方法を
示すものであつて、第１３図は第５図の１３−１
３線に沿う断面図、第１４図は第２の酸化物層を
形成した後の第１３図に示す基板の断面図、第１
５図はホトレジスト層を形成した後の第１４図に
示す基板の断面図、第１６図はエツチング工程と
金属化工程を行つた後の第１５図に示す基板の断
面図、第１７図乃至第２３図は第１図乃至第９図
に示す方法の別の実施例を示す方法であつて、第
１７図はフイールド酸化物層と、酸化物層と、窒
化シリコン層に設けられた穴とを含む基板の横断
面図、第１８図は付加マスキング工程の後で行わ
れる第２のドーピング工程中の第１７図に示す基
板の断面図、第１９図はゲート部材の形成後にお
ける第１８図に示す基板の断面図、第２０図は付
加酸化物層の成長後における第１９図に示す基板
の断面図、第２１図はエツチング工程の後に行わ
れているイオン注入工程中の第２０図に示す基板
の断面図、第２２図は金属化工程の後における第
２０図に示す基板の断面図、第２３図は保護層の
形成後と、付加金属化工程の後における第２２図
に示す基板の断面図、第２４図は本発明の方法に
従つて製造したMOS集積回路のプラズマ窒化物
保護層が施されているゲート部材と下側の金属部
材の横断面を示す走査型電子顕微鏡写真である。 ２５，６０……基板、２６，６１……フイール
ド酸化物領域、２７……チヤンネル・ストツプ領
域、２８，４１，７０，８３，８４……二酸化シ
リコン層、２９，３８，６５……窒化シリコン
層、３１……ｎ形領域、３３……ｐ形領域、３５
……ポリシリコン層、３５ａ，３５ｂ，７３，７
４……ゲート部材、３８ａ，３８ｂ，７６ａ，７
６ｂ……マスキング部材、３９，４０，７８……
ソースおよびドレイン領域、４３，５５，８７，
８８，８９，９０……金属部材、４７，９２……
プラズマ窒化物層。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板上に第１の酸化物を成長させる
工程と、 前記第１の酸化物層の上にポリシリコン層を形
成する工程と、 前記ポリシリコン層の上に窒化シリコン層を形
成する工程と、 前記窒化シリコン層から形成されたマスキング
部材を用いて前記ポリシリコン層から複数の回路
部材を形成する工程と、 前記基板中に前記回路基板部材のうち少なくと
もいくつかと整列する複数のソース領域およびド
レイン領域を形成する工程と、 前記基板上に第２の酸化物層を成長させる工程
と、 前記窒化シリコン部材を除去する工程と、 前記ポリシリコン回路部材上に金属部材を形成
する工程と、 前記基板を保護層で覆う工程と、 を備え、前記窒化シリコン層は前記回路部材上へ
の第２の酸化物層の成長を阻止し、前記金属部材
の劣化を避けるために前記保護層は十分に低い温
度で処理し、それにより低抵抗のポリシリコン／
金属が埋込まれた接触部材がMOS回路中に形成
されることを特徴とするシリコン基板中に金属−
半導体（MOS）集積回路を製造する方法。 ２ 特許請求の範囲第１項に記載の方法であつ
て、前記保護層はプラズマ窒化物を含むことを特
徴とする方法。 ３ 特許請求の範囲第２項に記載の方法であつ
て、前記金属部材はアルミニウム部材を含むこと
を特徴とする方法。 ４ 特許請求の範囲第２項に記載の方法であつ
て、前記金属部材はタングステン部材を備えるこ
とを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US278656 | 1981-06-29 | ||
| US06/278,656 US4441247A (en) | 1981-06-29 | 1981-06-29 | Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586177A JPS586177A (ja) | 1983-01-13 |
| JPH0568854B2 true JPH0568854B2 (ja) | 1993-09-29 |
Family
ID=23065824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110913A Granted JPS586177A (ja) | 1981-06-29 | 1982-06-29 | シリコン基板上に金属−酸化物−半導体（ｍｏｓ）集積回路を製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4441247A (ja) |
| JP (1) | JPS586177A (ja) |
| DE (1) | DE3222805A1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4498223A (en) * | 1982-04-23 | 1985-02-12 | Gte Laboratories Incorporated | Method of fabrication of monolithic integrated circuit structure |
| JPH0618213B2 (ja) * | 1982-06-25 | 1994-03-09 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPS59188974A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置の製造方法 |
| US4503601A (en) * | 1983-04-18 | 1985-03-12 | Ncr Corporation | Oxide trench structure for polysilicon gates and interconnects |
| JPS60138971A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60138940A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| FR2562327B1 (fr) * | 1984-03-30 | 1986-06-20 | Commissariat Energie Atomique | Procede pour interconnecter les zones actives et/ou les grilles des circuits integres cmos |
| US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
| JPS615580A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| US4653173A (en) * | 1985-03-04 | 1987-03-31 | Signetics Corporation | Method of manufacturing an insulated gate field effect device |
| EP0201250B1 (en) * | 1985-04-26 | 1992-01-29 | Fujitsu Limited | Process for making a contact arrangement for a semiconductor device |
| US4648175A (en) * | 1985-06-12 | 1987-03-10 | Ncr Corporation | Use of selectively deposited tungsten for contact formation and shunting metallization |
| US4630357A (en) * | 1985-08-02 | 1986-12-23 | Ncr Corporation | Method for forming improved contacts between interconnect layers of an integrated circuit |
| US4660276A (en) * | 1985-08-12 | 1987-04-28 | Rca Corporation | Method of making a MOS field effect transistor in an integrated circuit |
| US4650696A (en) * | 1985-10-01 | 1987-03-17 | Harris Corporation | Process using tungsten for multilevel metallization |
| US4701423A (en) * | 1985-12-20 | 1987-10-20 | Ncr Corporation | Totally self-aligned CMOS process |
| JPS62260340A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | 半導体装置の製造方法 |
| US4755478A (en) * | 1987-08-13 | 1988-07-05 | International Business Machines Corporation | Method of forming metal-strapped polysilicon gate electrode for FET device |
| NL8800222A (nl) * | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht. |
| US4957878A (en) * | 1988-05-02 | 1990-09-18 | Micron Technology, Inc. | Reduced mask manufacture of semiconductor memory devices |
| JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US4874713A (en) * | 1989-05-01 | 1989-10-17 | Ncr Corporation | Method of making asymmetrically optimized CMOS field effect transistors |
| JP2746289B2 (ja) * | 1989-09-09 | 1998-05-06 | 忠弘 大見 | 素子の作製方法並びに半導体素子およびその作製方法 |
| US5057451A (en) * | 1990-04-12 | 1991-10-15 | Actel Corporation | Method of forming an antifuse element with substantially reduced capacitance using the locos technique |
| US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
| US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
| US5166096A (en) * | 1991-10-29 | 1992-11-24 | International Business Machines Corporation | Process for fabricating self-aligned contact studs for semiconductor structures |
| US5470772A (en) * | 1991-11-06 | 1995-11-28 | Intel Corporation | Silicidation method for contactless EPROM related devices |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US5633202A (en) * | 1994-09-30 | 1997-05-27 | Intel Corporation | High tensile nitride layer |
| US5705427A (en) * | 1994-12-22 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| JP4156044B2 (ja) * | 1994-12-22 | 2008-09-24 | エスティーマイクロエレクトロニクス，インコーポレイテッド | 集積回路におけるランディングパッド構成体の製造方法 |
| US5789764A (en) * | 1995-04-14 | 1998-08-04 | Actel Corporation | Antifuse with improved antifuse material |
| WO1996038861A1 (en) * | 1995-06-02 | 1996-12-05 | Actel Corporation | Raised tungsten plug antifuse and fabrication process |
| JP3399186B2 (ja) * | 1995-10-13 | 2003-04-21 | ソニー株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| US5677237A (en) * | 1996-06-21 | 1997-10-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for removing seams in tungsten plugs |
| US5998269A (en) * | 1998-03-05 | 1999-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Technology for high performance buried contact and tungsten polycide gate integration |
| US6228777B1 (en) | 1999-06-08 | 2001-05-08 | Intel Corporation | Integrated circuit with borderless contacts |
| US6274905B1 (en) | 1999-06-30 | 2001-08-14 | Fairchild Semiconductor Corporation | Trench structure substantially filled with high-conductivity material |
| US6461948B1 (en) * | 2000-03-29 | 2002-10-08 | Techneglas, Inc. | Method of doping silicon with phosphorus and growing oxide on silicon in the presence of steam |
| US6468863B2 (en) * | 2001-01-16 | 2002-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd | Split gate field effect transistor (FET) device employing dielectric barrier layer and method for fabrication thereof |
| US6509282B1 (en) * | 2001-11-26 | 2003-01-21 | Advanced Micro Devices, Inc. | Silicon-starved PECVD method for metal gate electrode dielectric spacer |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352376A (en) * | 1976-10-25 | 1978-05-12 | Hitachi Ltd | Production of field effect type semiconductor device |
| JPS544579A (en) * | 1977-06-13 | 1979-01-13 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor devices |
| JPS5536993A (en) * | 1978-09-01 | 1980-03-14 | Teletype Corp | Semiconductor device and method of fabricating same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3958323A (en) * | 1975-04-29 | 1976-05-25 | International Business Machines Corporation | Three mask self aligned IGFET fabrication process |
| US4011105A (en) * | 1975-09-15 | 1977-03-08 | Mos Technology, Inc. | Field inversion control for n-channel device integrated circuits |
| JPS5235983A (en) * | 1975-09-17 | 1977-03-18 | Hitachi Ltd | Manufacturing method of field effective transistor |
| NL7510903A (nl) * | 1975-09-17 | 1977-03-21 | Philips Nv | Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze. |
| DE2554450A1 (de) * | 1975-12-03 | 1977-06-16 | Siemens Ag | Verfahren zur herstellung einer integrierten schaltung |
| US4075045A (en) * | 1976-02-09 | 1978-02-21 | International Business Machines Corporation | Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps |
| US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
| JPS5649542A (en) * | 1979-09-28 | 1981-05-06 | Seiko Epson Corp | Integrated circuit device of mos type |
| GB2061615A (en) * | 1979-10-25 | 1981-05-13 | Gen Electric | Composite conductors for integrated circuits |
| US4324038A (en) * | 1980-11-24 | 1982-04-13 | Bell Telephone Laboratories, Incorporated | Method of fabricating MOS field effect transistors |
| US4330931A (en) * | 1981-02-03 | 1982-05-25 | Intel Corporation | Process for forming metal plated regions and lines in MOS circuits |
-
1981
- 1981-06-29 US US06/278,656 patent/US4441247A/en not_active Expired - Lifetime
-
1982
- 1982-06-18 DE DE19823222805 patent/DE3222805A1/de not_active Withdrawn
- 1982-06-29 JP JP57110913A patent/JPS586177A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352376A (en) * | 1976-10-25 | 1978-05-12 | Hitachi Ltd | Production of field effect type semiconductor device |
| JPS544579A (en) * | 1977-06-13 | 1979-01-13 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor devices |
| JPS5536993A (en) * | 1978-09-01 | 1980-03-14 | Teletype Corp | Semiconductor device and method of fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS586177A (ja) | 1983-01-13 |
| US4441247A (en) | 1984-04-10 |
| DE3222805A1 (de) | 1983-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0568854B2 (ja) | ||
| US4330931A (en) | Process for forming metal plated regions and lines in MOS circuits | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| US4874713A (en) | Method of making asymmetrically optimized CMOS field effect transistors | |
| US5073510A (en) | Fabrication method of contact window in semiconductor device | |
| US6200871B1 (en) | High performance self-aligned silicide process for sub-half-micron semiconductor technologies | |
| US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
| US5094980A (en) | Method for providing a metal-semiconductor contact | |
| JPS5846193B2 (ja) | 半導体装置 | |
| US6074923A (en) | Method of fabricating metal-oxide-semiconductor transistor | |
| KR0156156B1 (ko) | 반도체 장치 제조방법 | |
| GB2152283A (en) | Gate protection arrangement for a semiconductor device | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| JP2924491B2 (ja) | 半導体装置 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPH09213655A (ja) | 半導体装置およびその製造方法 | |
| JPH056345B2 (ja) | ||
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JPH09162392A (ja) | 半導体装置 | |
| JPH11238881A (ja) | 半導体装置及びその製造方法 | |
| JPH0328833B2 (ja) | ||
| JPS6310897B2 (ja) | ||
| KR0151039B1 (ko) | 폴리사이드 배선 구조를 가지는 반도체 장치 및 그 제조방법 |