JPS586177A - シリコン基板上に金属−酸化物−半導体（ｍｏｓ）集積回路を製造する方法 - Google Patents
シリコン基板上に金属−酸化物−半導体（ｍｏｓ）集積回路を製造する方法Info
- Publication number
- JPS586177A JPS586177A JP57110913A JP11091382A JPS586177A JP S586177 A JPS586177 A JP S586177A JP 57110913 A JP57110913 A JP 57110913A JP 11091382 A JP11091382 A JP 11091382A JP S586177 A JPS586177 A JP S586177A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- oxide
- substrate
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims description 71
- 238000000034 method Methods 0.000 title claims description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 13
- 229910052710 silicon Inorganic materials 0.000 title claims description 13
- 239000010703 silicon Substances 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 165
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 61
- 229920005591 polysilicon Polymers 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 44
- 230000000873 masking effect Effects 0.000 claims description 27
- 229910052721 tungsten Inorganic materials 0.000 claims description 22
- 239000010937 tungsten Substances 0.000 claims description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000011521 glass Substances 0.000 description 12
- 238000001465 metallisation Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101100206924 Schizosaccharomyces pombe (strain 972 / ATCC 24843) tlh1 gene Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 101150014665 tolB gene Proteins 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８製造の分野に関するものである。
金属−酸化物一半導体（Ｍｏ８）集積回路の製造、とく
にポリシリコンを用いる製造においては、ポリシリコン
部材上にガラス層が形成されるのが普通である。このガ
ラス層は、下側の回路部材を保護する丸めに用いられる
ドープされ九二酸化シリコンであるのが普通である。上
に設けられる金属部材が基板領域とポリシリコン部材の
いずれかに接触できるようにするために、このガラス層
の中に穴が形成される。そのガラス層を金属層で嵐〈覆
う丸めに、ガラス層を比較的烏い温度にさらしてガラス
を再び流動状態とすることにより、鋭い隅を丸くする。
にポリシリコンを用いる製造においては、ポリシリコン
部材上にガラス層が形成されるのが普通である。このガ
ラス層は、下側の回路部材を保護する丸めに用いられる
ドープされ九二酸化シリコンであるのが普通である。上
に設けられる金属部材が基板領域とポリシリコン部材の
いずれかに接触できるようにするために、このガラス層
の中に穴が形成される。そのガラス層を金属層で嵐〈覆
う丸めに、ガラス層を比較的烏い温度にさらしてガラス
を再び流動状態とすることにより、鋭い隅を丸くする。
このガラス層を再流動化する工程における加熱温度のた
めに金属が酸化されたり、ケイ化物が生じ九）（高融点
の金属の場合）、マたは融は九り（アルミニクムの場合
）するというような問題が起るから、この再流動化工程
は金属化工程より先に行わねばならない。
めに金属が酸化されたり、ケイ化物が生じ九）（高融点
の金属の場合）、マたは融は九り（アルミニクムの場合
）するというような問題が起るから、この再流動化工程
は金属化工程より先に行わねばならない。
この高温度でのガラス再流動化工程によってガラス層の
下に金属部材が形成されることが阻止され、し九がって
、典型的にはポリシリコン、非金属部材がガラス層の下
側に形成される。ポリシリコンは高濃度にドープされて
いる場合でも金属の抵抗値よりも高い抵抗値を有する。
下に金属部材が形成されることが阻止され、し九がって
、典型的にはポリシリコン、非金属部材がガラス層の下
側に形成される。ポリシリコンは高濃度にドープされて
いる場合でも金属の抵抗値よりも高い抵抗値を有する。
この高い抵抗値のためにＭＯ８回路の動作速度が低くな
る。
る。
ガラス層を用いる典型的なＭＯＢ ＄１造方法が米国特
許第４，０３３，０２６号および第４，０５２，２２９
号に開示されている。
許第４，０３３，０２６号および第４，０５２，２２９
号に開示されている。
後で説明するように、本発明により、ポリシリコン部材
に接触してポリシリコン部材の抵抗値を低くする金属部
材を形成できるようにするものである。下側の金属に損
傷が加えられないようにするために、低温「後端部」処
理が用いられる。
に接触してポリシリコン部材の抵抗値を低くする金属部
材を形成できるようにするものである。下側の金属に損
傷が加えられないようにするために、低温「後端部」処
理が用いられる。
（「後端部」処理は、ＭＯＢ ｇ適法のうち、ゲートの
パターン化工程およびソース領域とゲート領域のドーピ
ング工程の後の部分と、低温保一層を付着する前のその
他の工程とを指すものである。）この明細書ではシリー
ン基板上に金属−酸化物一半導体（ＭＯＢ ）集積回路
を製造する方法について説明する。まず、基板上に第１
の酸化物層を形成し、それに続いてその第１の酸化物層
の上にポリシリコン層を形成する。次に１そのポリシリ
コン酸の上に窒化シリコン層を形成する。ポリシリコン
層からゲート部材および相互接続のような回路部材を形
成する。それらの部材性、窒化シリコン層から形成した
ｉスフを用いてエツチングする。
パターン化工程およびソース領域とゲート領域のドーピ
ング工程の後の部分と、低温保一層を付着する前のその
他の工程とを指すものである。）この明細書ではシリー
ン基板上に金属−酸化物一半導体（ＭＯＢ ）集積回路
を製造する方法について説明する。まず、基板上に第１
の酸化物層を形成し、それに続いてその第１の酸化物層
の上にポリシリコン層を形成する。次に１そのポリシリ
コン酸の上に窒化シリコン層を形成する。ポリシリコン
層からゲート部材および相互接続のような回路部材を形
成する。それらの部材性、窒化シリコン層から形成した
ｉスフを用いてエツチングする。
次に、ゲート部材に整列させてソース領域とドレイン領
域を形成する。それから、基板上に第２の酸化物層を形
成する。窒化シリコン部材の丸めに第２の酸化物がポリ
シリ；ン部材上に成長することが阻止される。残ってい
る窒化シリコン部材を除去してから、選択されたポリシ
リコン部材の上に金属部材を形成する。次に、回路の上
に保護層を形成する。次の処理は、金属部材の劣化を阻
止するために十分に低い温度で行う。このようにして、
抵抗値が低いポリシリコン／金属の埋め込まれた部材が
ＭＯ８回路中に形成される。
域を形成する。それから、基板上に第２の酸化物層を形
成する。窒化シリコン部材の丸めに第２の酸化物がポリ
シリ；ン部材上に成長することが阻止される。残ってい
る窒化シリコン部材を除去してから、選択されたポリシ
リコン部材の上に金属部材を形成する。次に、回路の上
に保護層を形成する。次の処理は、金属部材の劣化を阻
止するために十分に低い温度で行う。このようにして、
抵抗値が低いポリシリコン／金属の埋め込まれた部材が
ＭＯ８回路中に形成される。
この明細書では、金属で覆われたポリシリコンのゲート
部材のような回路部材の形成にとくに適する金属−酸化
物一半導体（ＭＯＳ）の製造法について説明する。それ
らの回路構造体は金属のないポリシリコン回路部材と比
較して抵抗値が低く、シ九がって得られた集積回路がよ
シ高い速度で動作する。以下の説明では、本発明を完全
に理解できるようにするために１層の厚さというような
細部について４述べである。しかし、本発明はそのよう
な細部は任意に変更して本発明を奥行できることは当業
者には明らかであろう。その他では、不必要に詳しく説
明して本発明をあいまいにすることがないように、洗浄
工程、マスキング工程のような周知の工１１については
詳しい説明をしていない。
部材のような回路部材の形成にとくに適する金属−酸化
物一半導体（ＭＯＳ）の製造法について説明する。それ
らの回路構造体は金属のないポリシリコン回路部材と比
較して抵抗値が低く、シ九がって得られた集積回路がよ
シ高い速度で動作する。以下の説明では、本発明を完全
に理解できるようにするために１層の厚さというような
細部について４述べである。しかし、本発明はそのよう
な細部は任意に変更して本発明を奥行できることは当業
者には明らかであろう。その他では、不必要に詳しく説
明して本発明をあいまいにすることがないように、洗浄
工程、マスキング工程のような周知の工１１については
詳しい説明をしていない。
また、以下の説明ではｎチャンネル・トランジスタの製
造について述べたが、そのトランジスタはｐ形単結晶シ
リコン基板上に作られる。この方法はｐチャンネル・ト
ランジスタ、０ＭＯ８集積回路、８０８回路の製造およ
びその他の技術にも使用できることが当業者には明らか
一！ｅあろう。
造について述べたが、そのトランジスタはｐ形単結晶シ
リコン基板上に作られる。この方法はｐチャンネル・ト
ランジスタ、０ＭＯ８集積回路、８０８回路の製造およ
びその他の技術にも使用できることが当業者には明らか
一！ｅあろう。
以下、図面を参照して本発明の詳細な説明する。
まず、基板２５の２つの部分２５ａｓ２ｓｂが示されて
いる第１図を参照する。ここで説明している実施例にお
いては、基板２ｓは低導電度（５０オームｃＩ１１）の
基板であって、ｐ形不純物がドープされる。
いる第１図を参照する。ここで説明している実施例にお
いては、基板２ｓは低導電度（５０オームｃＩ１１）の
基板であって、ｐ形不純物がドープされる。
フィールド酸化物領域２６をその下側のチャンネル・ス
トップ領域２Ｔとと４に形成する丸めに、一般に採用さ
れている［フロント・エンド（ｆｒｏｎｔｅｎａ）Ｊ処
理工程が用いられる。周知のように、それらのフィール
ド酸化物領域は、上側の窒化シリコン層２９に設けられ
ている穴の中で成長させられる。この窒化シリコン層２
９の形成に先立って、比較的薄い二酸化シ１７ ｊン層
２８を基板上に成長させる。たとえば、フィールド酸化
物領域２６の厚さは約７０００〜８０００オングストロ
ーム、酸化物層２８の厚さは４００オン、ゲストローム
、窪化シリコン層２９の厚さは約８００オングストロー
ムである。このフロント・エンド処理は米国特許第４，
０３３，０２６号に記述されている。
トップ領域２Ｔとと４に形成する丸めに、一般に採用さ
れている［フロント・エンド（ｆｒｏｎｔｅｎａ）Ｊ処
理工程が用いられる。周知のように、それらのフィール
ド酸化物領域は、上側の窒化シリコン層２９に設けられ
ている穴の中で成長させられる。この窒化シリコン層２
９の形成に先立って、比較的薄い二酸化シ１７ ｊン層
２８を基板上に成長させる。たとえば、フィールド酸化
物領域２６の厚さは約７０００〜８０００オングストロ
ーム、酸化物層２８の厚さは４００オン、ゲストローム
、窪化シリコン層２９の厚さは約８００オングストロー
ムである。このフロント・エンド処理は米国特許第４，
０３３，０２６号に記述されている。
次に、第２図に示されているように、窒化シリコン層２
ｓの除去後に、基板２５０部分２５＆に線２ｓにより示
されているようにヒ素イオンを注入してｎ影領域３１を
形成する。他の基板部分２５１）にホワ素イオンを注入
して（線３０で示されている）ｐ影領域３３を形成する
。ここで説明している実施例では、ｎ影領域３１には１
ｏ １ｍ 〜１０１１ ／（ｍ’のレベルまでヒ素をド
ープし、ｐ影領域３３には１０１１〜ｔｏｌＢ ７．−
のレベルまでホワ素をドープする。領域３１はデプリー
ション雛トランジスタのチャンネルのために用いられ、
領域３３はエンハンス量トランジスタのチャンネルのた
めに用いられる。領域３１と３３を形成するために独立
し九マスキングエ鵬およびドーピング工程が用いられる
。この回路が、領域３１．３２により設定され九２以外
のし無い値電圧を有するトランジスタ（零シキい値トラ
ンジスタのよう＆）を有するものとすると、米国特許第
４０５２２２９号に開示されている方法を用いることが
できる。
ｓの除去後に、基板２５０部分２５＆に線２ｓにより示
されているようにヒ素イオンを注入してｎ影領域３１を
形成する。他の基板部分２５１）にホワ素イオンを注入
して（線３０で示されている）ｐ影領域３３を形成する
。ここで説明している実施例では、ｎ影領域３１には１
ｏ １ｍ 〜１０１１ ／（ｍ’のレベルまでヒ素をド
ープし、ｐ影領域３３には１０１１〜ｔｏｌＢ ７．−
のレベルまでホワ素をドープする。領域３１はデプリー
ション雛トランジスタのチャンネルのために用いられ、
領域３３はエンハンス量トランジスタのチャンネルのた
めに用いられる。領域３１と３３を形成するために独立
し九マスキングエ鵬およびドーピング工程が用いられる
。この回路が、領域３１．３２により設定され九２以外
のし無い値電圧を有するトランジスタ（零シキい値トラ
ンジスタのよう＆）を有するものとすると、米国特許第
４０５２２２９号に開示されている方法を用いることが
できる。
次に第３図を参照する。酸化物層２８の接触領域が埋込
まれる場所に穴があけられる。この穴をあけるために通
常のマスキング工程とエツチング工程が用いられる。次
に、ヤんをドープしたポリシリコン層３５を基板の上に
形成する。ここで説明している実施例では、このポリシ
リコン層３５の厚さは３０００〜４０００オングストロ
ームである。
まれる場所に穴があけられる。この穴をあけるために通
常のマスキング工程とエツチング工程が用いられる。次
に、ヤんをドープしたポリシリコン層３５を基板の上に
形成する。ここで説明している実施例では、このポリシ
リコン層３５の厚さは３０００〜４０００オングストロ
ームである。
この厚３５から基板２５の埋め込まれた接触領域の場所
に拡散して、たとえば、穴３６の中に領域３７を形成す
る。
に拡散して、たとえば、穴３６の中に領域３７を形成す
る。
第４図に示されているように、ポリシリコン層３５の上
に窒化シリコン層３８を形成する。この鳩３８の厚さは
約４００オンダストロームである。
に窒化シリコン層３８を形成する。この鳩３８の厚さは
約４００オンダストロームである。
ここで説明している実施例では、窒化シリコン層を形成
する前に薄い酸化物層をポリシリコン層３５の上に形成
する。
する前に薄い酸化物層をポリシリコン層３５の上に形成
する。
次に、ゲート部材や相互接続線のような回路部材を形成
するために、通常のマスキングおよびエツチング工程を
用いる。第５図には２つのゲート部材３５ａ、３５ｂが
示されている。周知のように、まず、窒化シリコン層３
Ｂからマスキング部材３８ａ。
するために、通常のマスキングおよびエツチング工程を
用いる。第５図には２つのゲート部材３５ａ、３５ｂが
示されている。周知のように、まず、窒化シリコン層３
Ｂからマスキング部材３８ａ。
３８ｂを形成する丸めにホトレジスト層を用い、それか
ら窒化物層をポリシリコン層から分離する酸化物層をエ
ツチングし、次にポリシリコン層３５をエツチングする
。（簡単にするために、第５図乃至第９図には埋め込ま
れた接触領域３Ｔと穴３６は示してないことに注意のこ
と。）次に、基板にヒ素を注入してソース領域とドレイ
ン領域を形成する。たとえば、ソース領域およびドレイ
ン領域３９をゲート部材３５ａに整列させて形成し、ソ
ース領域およびドレイン領域４０をゲート部材３５ｂに
整列させて形成する。ここで説明している実施例では、
ヒ素の注入は酸化物層２８を通じて約１０１６／ｃｆＲ
” の濃度レベルまで行う。
ら窒化物層をポリシリコン層から分離する酸化物層をエ
ツチングし、次にポリシリコン層３５をエツチングする
。（簡単にするために、第５図乃至第９図には埋め込ま
れた接触領域３Ｔと穴３６は示してないことに注意のこ
と。）次に、基板にヒ素を注入してソース領域とドレイ
ン領域を形成する。たとえば、ソース領域およびドレイ
ン領域３９をゲート部材３５ａに整列させて形成し、ソ
ース領域およびドレイン領域４０をゲート部材３５ｂに
整列させて形成する。ここで説明している実施例では、
ヒ素の注入は酸化物層２８を通じて約１０１６／ｃｆＲ
” の濃度レベルまで行う。
次に、基板を再酸化して比較的厚い酸化物層４１を成長
させる（第６図）。この酸化工程は、基板を９２０℃の
湿った雰囲気中に置くというような、通常の周知のやり
方で行われる。窒化シリコン・マスキング部材３８ａ、
３８ｂ （第５図）はゲート部材３５ａ、３５ｂの上面
における酸化物の成長をそれぞれ阻止する。酸化物層４
１が成長してから、それらのマスキング部材を第６図に
示すように除去する。
させる（第６図）。この酸化工程は、基板を９２０℃の
湿った雰囲気中に置くというような、通常の周知のやり
方で行われる。窒化シリコン・マスキング部材３８ａ、
３８ｂ （第５図）はゲート部材３５ａ、３５ｂの上面
における酸化物の成長をそれぞれ阻止する。酸化物層４
１が成長してから、それらのマスキング部材を第６図に
示すように除去する。
ここで説明している実施例では、酸化物層４１は約２０
００オングストロームの厚さまで成長させる。
００オングストロームの厚さまで成長させる。
次に、ポリシリコン部材の上に金属部材を形成するた〆
に通常の金属化工程を用いる。それらの金属部材は全て
のポリシリコン部材の上または選択したポリシリコン部
材の上に形成できる。第７図に示されているように、ポ
リシリコン・ゲート部材３５ａの上に金属部材４３を形
成する。しかし、ゲート部材３５ｂの上には金属部材は
形成しない。
に通常の金属化工程を用いる。それらの金属部材は全て
のポリシリコン部材の上または選択したポリシリコン部
材の上に形成できる。第７図に示されているように、ポ
リシリコン・ゲート部材３５ａの上に金属部材４３を形
成する。しかし、ゲート部材３５ｂの上には金属部材は
形成しない。
ゲート部材３．５ａ、３５ｂの上面に二酸化シリコンが
存在しないようにするために（さもないと、ポリシリコ
ンとの良好な接触が行われない）光エツチング工程をま
ず行う。金属部材を形成するために用いるマスキング工
程にはある程度の位置のずれが起ることは普通であるか
ら、アルミニウム部材４３がポリシリコン・ゲート部材
３５ａと完全には整列されていない様子が示されている
。下側のポリシリコン部材の抵抗値を大幅に低くして、
回路の動作速度を高くするのはそれらの金属部材である
。
存在しないようにするために（さもないと、ポリシリコ
ンとの良好な接触が行われない）光エツチング工程をま
ず行う。金属部材を形成するために用いるマスキング工
程にはある程度の位置のずれが起ることは普通であるか
ら、アルミニウム部材４３がポリシリコン・ゲート部材
３５ａと完全には整列されていない様子が示されている
。下側のポリシリコン部材の抵抗値を大幅に低くして、
回路の動作速度を高くするのはそれらの金属部材である
。
次に第８図を参照する。ポリシリコン部材の上面にタン
グステン部材を形成するために別の金属化工程を用いる
ことができる。ここで説明している実施例では、窒化シ
リコン層または二酸化シリコン層の上にタングステンを
付着させることなしに、ポリシリコン層の上にタングス
テンを付着する市販の（Ａｌ／ｒ社により販売されてい
る）タングステン付着装置を用いる。この方法により、
タングステン部材とポリシリコン部材との直接位置合わ
せを自動的に行うことができる。すなわち、第８図に示
されているように、部材４４をゲート部材３５ａの露出
している部分の上だけに形成して、ゲート部材３５ａの
上面を完全に覆う。タングステン部材はアルミニ９ム部
材を用いることなしにポリシリコン層の上に直接形成で
きる。あるいは、タングステン部材をポリシリコン回路
部材の上に直接形成し、その後でそれらのタングステン
部材の上にアルミニウム部材を形成できる。
グステン部材を形成するために別の金属化工程を用いる
ことができる。ここで説明している実施例では、窒化シ
リコン層または二酸化シリコン層の上にタングステンを
付着させることなしに、ポリシリコン層の上にタングス
テンを付着する市販の（Ａｌ／ｒ社により販売されてい
る）タングステン付着装置を用いる。この方法により、
タングステン部材とポリシリコン部材との直接位置合わ
せを自動的に行うことができる。すなわち、第８図に示
されているように、部材４４をゲート部材３５ａの露出
している部分の上だけに形成して、ゲート部材３５ａの
上面を完全に覆う。タングステン部材はアルミニ９ム部
材を用いることなしにポリシリコン層の上に直接形成で
きる。あるいは、タングステン部材をポリシリコン回路
部材の上に直接形成し、その後でそれらのタングステン
部材の上にアルミニウム部材を形成できる。
それらの金属部材の形成に続いて、ケイ化物の形成とタ
ングステンの酸化とのうちの少くとも１つが生ずること
を阻止するように高温（九とえば６００℃）工程をなく
すために、残りの処理工程を選択しなければならない。
ングステンの酸化とのうちの少くとも１つが生ずること
を阻止するように高温（九とえば６００℃）工程をなく
すために、残りの処理工程を選択しなければならない。
こむで説明している実施例では、回路部材（金属を含む
）と酸化物層４１を榎う基板の上にプラズマ窒化物層を
形成する。
）と酸化物層４１を榎う基板の上にプラズマ窒化物層を
形成する。
プラズマ窒化物層４７が第９図に示されている。
ここで、選択した基板領域と選択した回路部材に別の金
属屑を付加し、かつプラズマ窒化物層４７を通じて接触
領域を形成することにより回路を完成させることができ
る。先行技術で用いられていたガラス再流動化工程は不
要である。プラズマ窒化物層に（接触のための）傾斜し
た縁部を作るための方法が、本願出願人が特許を受ける
権利を有する１９８１年２月２３日付の未決の米国特許
出願第２３６８３３号に開示されている。
属屑を付加し、かつプラズマ窒化物層４７を通じて接触
領域を形成することにより回路を完成させることができ
る。先行技術で用いられていたガラス再流動化工程は不
要である。プラズマ窒化物層に（接触のための）傾斜し
た縁部を作るための方法が、本願出願人が特許を受ける
権利を有する１９８１年２月２３日付の未決の米国特許
出願第２３６８３３号に開示されている。
ここで、第２４図を参照する。この図の写真の中央部分
にゲート部材が示されている。このゲート部材はタング
ステン部材によシ完全に覆われている。このタングステ
ン部材は写真に非常に明瞭に示されている。構造全体は
かなシ厚いプラズマ窒化物層で覆われている。ゲート部
材の領域中におけるプラズマ窒化物層はゆるやかに傾斜
しており（負の勾配で娘ない）、シたがって上側に金属
層を付着するのに適当である。第２４図の写真の右下隅
に示されている直線は１ミクロンの長さを表す。この写
真は第９図に示されているゲート部材３５ｂをほぼ示す
ものである。
にゲート部材が示されている。このゲート部材はタング
ステン部材によシ完全に覆われている。このタングステ
ン部材は写真に非常に明瞭に示されている。構造全体は
かなシ厚いプラズマ窒化物層で覆われている。ゲート部
材の領域中におけるプラズマ窒化物層はゆるやかに傾斜
しており（負の勾配で娘ない）、シたがって上側に金属
層を付着するのに適当である。第２４図の写真の右下隅
に示されている直線は１ミクロンの長さを表す。この写
真は第９図に示されているゲート部材３５ｂをほぼ示す
ものである。
次に、第１０図乃至第１２図を参照して、金属で被覆さ
れたソース領域とドレイ／領域を形成するだめの方法に
ついて説明する。
れたソース領域とドレイ／領域を形成するだめの方法に
ついて説明する。
第１０図乃至第１２図は、金属で榎われたゲート部材に
隣接して、金属で覆われたソース領域とドレイン領域を
形成するために、先に説明した方法に使用できる別の方
法を示すものである。第１０図には、第５図の窒化シリ
コン・マスキング部材３８ａが、比較的厚い酸化物層４
１が成長した後の下側のポリシリコン・ゲート部材３５
ａとともに示されている。酸化物層４１が成長させられ
る場合には、ポリシリコン部材３５ａの側面にも酸化物
が成長する。たとえば、マスキング部材３８＆と直接に
整列して、すなわちアンダーカットを行うことなしに、
ポリシリコン部材３５ａをエツチングすると仮定する。
隣接して、金属で覆われたソース領域とドレイン領域を
形成するために、先に説明した方法に使用できる別の方
法を示すものである。第１０図には、第５図の窒化シリ
コン・マスキング部材３８ａが、比較的厚い酸化物層４
１が成長した後の下側のポリシリコン・ゲート部材３５
ａとともに示されている。酸化物層４１が成長させられ
る場合には、ポリシリコン部材３５ａの側面にも酸化物
が成長する。たとえば、マスキング部材３８＆と直接に
整列して、すなわちアンダーカットを行うことなしに、
ポリシリコン部材３５ａをエツチングすると仮定する。
酸化物層４１の形成前は、ポリシリコン部材は破線４８
１で延びる。酸化物層４１が成長させられるとゲート部
材３Ｓａの一部が酸化されて、そのゲート部材の側面に
厚さが約２０００オングストロームの酸化物層が形成さ
れる。（ゲート部材３５ａのエツチング中にアンダーカ
ットが起きたとしても、ゲート部材の側面にも酸化物領
域が形成されることに注意すること。）ここで、窒化シ
リコン部材３８ａと整列して酸化物層４１をエツチング
できる。このためにポリシリコン部材３５ａの側面に酸
化物領域５０が残る（第１１図）。ソースおよびドレイ
ン領域３９では酸化物領域が完全に除去されることに注
意されたい。
１で延びる。酸化物層４１が成長させられるとゲート部
材３Ｓａの一部が酸化されて、そのゲート部材の側面に
厚さが約２０００オングストロームの酸化物層が形成さ
れる。（ゲート部材３５ａのエツチング中にアンダーカ
ットが起きたとしても、ゲート部材の側面にも酸化物領
域が形成されることに注意すること。）ここで、窒化シ
リコン部材３８ａと整列して酸化物層４１をエツチング
できる。このためにポリシリコン部材３５ａの側面に酸
化物領域５０が残る（第１１図）。ソースおよびドレイ
ン領域３９では酸化物領域が完全に除去されることに注
意されたい。
次に、前記した自動位置合わせタングステン付着装置が
用いられるとすると、タングステン部材５１がソースお
よびドレイン領域の上に形成され、ゲート部材３Ｓａの
上にタングステン部材５２が形成される（第１２図）。
用いられるとすると、タングステン部材５１がソースお
よびドレイン領域の上に形成され、ゲート部材３Ｓａの
上にタングステン部材５２が形成される（第１２図）。
イオン照射を用いて酸化物領域５０を得るための別の方
法が、本願出願人が特許を受ける権利を有している１９
８１年２月３日付の未決の米国特許出願第２３１１２１
号に記述されている。
法が、本願出願人が特許を受ける権利を有している１９
８１年２月３日付の未決の米国特許出願第２３１１２１
号に記述されている。
次に、埋め込まれた接触領域を作る別の方法について説
明する。
明する。
埋め込まれた接触領域を形成するための従来の方法が第
３図に示されている。とくに、穴３６をエツチングで得
ることと、この穴の中に基板に接触させてポリシリコン
を直接形成することがその従来の方法でしばしば用いら
れている。第１３図乃至第１６図は埋め込まれた接触領
域を形成するための別の方法を示すものである。
３図に示されている。とくに、穴３６をエツチングで得
ることと、この穴の中に基板に接触させてポリシリコン
を直接形成することがその従来の方法でしばしば用いら
れている。第１３図乃至第１６図は埋め込まれた接触領
域を形成するための別の方法を示すものである。
まず第１３図を参照する。この図には第５図に示されて
いる窒化シリコン部材３１１ａとゲート部材３５ａが再
び示されている。第１４図には、第２の酸化物層４１の
成長後の構造が再び示されている。
いる窒化シリコン部材３１１ａとゲート部材３５ａが再
び示されている。第１４図には、第２の酸化物層４１の
成長後の構造が再び示されている。
第１４図では、窒化シリコン部材が除去され、ソースと
ドレインの部分または埋め込まれた接触領域を露出させ
るためにホＦレジスト・マスキング層が用いられる。第
１５図に示されているように、ホトレジスト層５４がゲ
ート３Ｓａの一部と、そのゲート部材の左隣りの酸化物
層４１を露出させる。マスキングの典型的な位置ずれの
ためにゲート部材の一部が露出される。ここで、露出し
ている酸化物層、すなわち、ゲート部材３５ａの左側の
酸化物層をエツチングにより除去する丸めに酸化物エツ
チング剤が用いられる。このエツチングにより下側の領
域３９が露出される。ホトレジスト層を除去してから、
前配し曳自動位置合わせタングステン層付着工根を用い
て金属接触領域を形成する。第１６図の金属部材５５を
、露出している基板領域およびポリシリコン・ゲート部
材３５ａの一方の側面と上面に接触させて形成する。こ
のようにして、負荷装置として用いられるデプリーショ
ン型トランジスタにおいてしばしば行われるように、ゲ
ート部材３５ａが領域３９の１つに電気的に結合される
。
ドレインの部分または埋め込まれた接触領域を露出させ
るためにホＦレジスト・マスキング層が用いられる。第
１５図に示されているように、ホトレジスト層５４がゲ
ート３Ｓａの一部と、そのゲート部材の左隣りの酸化物
層４１を露出させる。マスキングの典型的な位置ずれの
ためにゲート部材の一部が露出される。ここで、露出し
ている酸化物層、すなわち、ゲート部材３５ａの左側の
酸化物層をエツチングにより除去する丸めに酸化物エツ
チング剤が用いられる。このエツチングにより下側の領
域３９が露出される。ホトレジスト層を除去してから、
前配し曳自動位置合わせタングステン層付着工根を用い
て金属接触領域を形成する。第１６図の金属部材５５を
、露出している基板領域およびポリシリコン・ゲート部
材３５ａの一方の側面と上面に接触させて形成する。こ
のようにして、負荷装置として用いられるデプリーショ
ン型トランジスタにおいてしばしば行われるように、ゲ
ート部材３５ａが領域３９の１つに電気的に結合される
。
以上説明した埋め込まれた接触領域を形成する方法の主
な利点は、第３図に示されているような層２８に穴３６
を形成するために必要である、ゲート酸化物層を直接マ
スキングすることを必要としないことである。層２８は
通常は薄く、したがってマスキング工程とエツチング工
程を行う間に損傷を受けることがある。第１５図に最も
よく示されているように、この新しい方法で埋め込まれ
た接触部材を形成するマスキング工程が比較的厚くて耐
久性のある酸化物層４１に適用されることに注意された
い。
な利点は、第３図に示されているような層２８に穴３６
を形成するために必要である、ゲート酸化物層を直接マ
スキングすることを必要としないことである。層２８は
通常は薄く、したがってマスキング工程とエツチング工
程を行う間に損傷を受けることがある。第１５図に最も
よく示されているように、この新しい方法で埋め込まれ
た接触部材を形成するマスキング工程が比較的厚くて耐
久性のある酸化物層４１に適用されることに注意された
い。
次に、元の８１１Ｎ４層を用いる別の実施例について説
明する。第１７図乃至第２３図に示す別の実施例では、
元の窒化シリコン層、すなわち、フィールド酸化物領域
（第１図の層２９）を形成するために用いた層を使用す
る。
明する。第１７図乃至第２３図に示す別の実施例では、
元の窒化シリコン層、すなわち、フィールド酸化物領域
（第１図の層２９）を形成するために用いた層を使用す
る。
まず第１７図を参照して、ｐ形単結晶シリコン基板６０
が２つの部分１１０ａと６０ｂに分割される。
が２つの部分１１０ａと６０ｂに分割される。
この実施例に用いるのに好適な基板も低導電度（５０オ
ーム３）の基板である。比較的薄い（たとえば４００オ
ングストローム）二酸化シリコン層１０をまず基板の上
に成長させる。次に、この二酸化シリコン層７０の上に
窒化シリコン層６５を形成し、フィールド酸化物領域の
ための穴をあける丸めにマスキング工程を用いる。ドー
ピング工程の後でフィールド酸化物領域６１を成長させ
る。
ーム３）の基板である。比較的薄い（たとえば４００オ
ングストローム）二酸化シリコン層１０をまず基板の上
に成長させる。次に、この二酸化シリコン層７０の上に
窒化シリコン層６５を形成し、フィールド酸化物領域の
ための穴をあける丸めにマスキング工程を用いる。ドー
ピング工程の後でフィールド酸化物領域６１を成長させ
る。
ここで通常のマスキングおよびエツチング工程を用いて
、元の窒化シリコン層６５をエツチングして穴６６をあ
ける。それらの穴はデプリーション型トランジスタの場
所にあける。領域６Ｔを形成するためにヒ素またはリン
を用いる。
、元の窒化シリコン層６５をエツチングして穴６６をあ
ける。それらの穴はデプリーション型トランジスタの場
所にあける。領域６Ｔを形成するためにヒ素またはリン
を用いる。
次に、第１８図に示すように、基板上にホトレジスト層
を付着し、そのホトレジスト層と下の窒化シリコン層６
５に穴６Ｔｔ−あける。それから、ホク素のようなｐ形
不純物を用いてドープされた領域６８を形成する。この
領域は二ンノ・ンス盤トランジスタのホスト領域として
用いられるものであって、第２図に示されている領域３
３に対応するものである。また、領域６７．６８から得
られるしきい値以外のしきい値を有するトランジスタを
必要とする場合には、米国特許第４．０５２．２２９号
に開示されている技術を用いることができる。
を付着し、そのホトレジスト層と下の窒化シリコン層６
５に穴６Ｔｔ−あける。それから、ホク素のようなｐ形
不純物を用いてドープされた領域６８を形成する。この
領域は二ンノ・ンス盤トランジスタのホスト領域として
用いられるものであって、第２図に示されている領域３
３に対応するものである。また、領域６７．６８から得
られるしきい値以外のしきい値を有するトランジスタを
必要とする場合には、米国特許第４．０５２．２２９号
に開示されている技術を用いることができる。
これで、厚さが約３０００〜４０００オングストローム
のポリシリコン層が基板の上に形成される。このポリシ
リコン層の上面に薄い酸化物層を形成した後で、そのポ
リシリコン層の上に窒化シリコン層を形成する。次に、
第１９図に示されている望化シリコン・マスキング部材
７８ａｊ６ｂと、下側のゲート部材７３．７４を形成す
るために通常のマスキング工程とエツチング工程を用い
る。纏１２で示されているように、ソース領域とドレイ
ン領域とくに、ゲート部材７３に整列している領域１８
と、ゲート部材７４に整列している領域Ｔ９を形成する
ために、多量のヒ素を基板に注入する。
のポリシリコン層が基板の上に形成される。このポリシ
リコン層の上面に薄い酸化物層を形成した後で、そのポ
リシリコン層の上に窒化シリコン層を形成する。次に、
第１９図に示されている望化シリコン・マスキング部材
７８ａｊ６ｂと、下側のゲート部材７３．７４を形成す
るために通常のマスキング工程とエツチング工程を用い
る。纏１２で示されているように、ソース領域とドレイ
ン領域とくに、ゲート部材７３に整列している領域１８
と、ゲート部材７４に整列している領域Ｔ９を形成する
ために、多量のヒ素を基板に注入する。
次に第２０図を参照する。比較的厚い（たとえば２００
０オングストローム）酸化物層を成長させるために基板
を酸化する。基板部分１１０ａ内のソースおよびドレイ
ン領域Ｔ８の上に酸化物領域８３を形成する。酸化物領
域８３は窒化シリコン層６ｓにより保饅されているから
、厚い酸化物層は酸化物領域８３の側面には成長しない
ととに注意されたい。同様に、ゲート部材１４の側面に
酸化物領域８４が形成されるが、窒化シリコン層６５に
より保鏝されている酸化物領域８４の側面には厚い酸化
物領域は成長させられない。領域８３．８４が成長させ
られた後で、窒化シリコン層を除去し、第２０図に示す
構造体を得る。
０オングストローム）酸化物層を成長させるために基板
を酸化する。基板部分１１０ａ内のソースおよびドレイ
ン領域Ｔ８の上に酸化物領域８３を形成する。酸化物領
域８３は窒化シリコン層６ｓにより保饅されているから
、厚い酸化物層は酸化物領域８３の側面には成長しない
ととに注意されたい。同様に、ゲート部材１４の側面に
酸化物領域８４が形成されるが、窒化シリコン層６５に
より保鏝されている酸化物領域８４の側面には厚い酸化
物領域は成長させられない。領域８３．８４が成長させ
られた後で、窒化シリコン層を除去し、第２０図に示す
構造体を得る。
図示していないが、埋め込まれた接触部材は第２図に示
すように形成でき、または第１３図乃至第１６図を参照
して説明したようにして形成できる。
すように形成でき、または第１３図乃至第１６図を参照
して説明したようにして形成できる。
第２１図にｉ！８５で示されているように、ソースおよ
びドレイン領域を拡張するためにイオン注入工程を用い
る。それらの拡張された領域は領域７８ａ、？＄１ａと
して示されている。このヒ素注入工程は第２０図に示さ
れている酸化物層７０を通じて行うことができ、または
第２１図に示すように、イオン注入に先立って酸化物層
を除去できる。より薄い酸化物がエツチングされる場合
には、比較的厚い酸化物領域８３，８４は除去しない。
びドレイン領域を拡張するためにイオン注入工程を用い
る。それらの拡張された領域は領域７８ａ、？＄１ａと
して示されている。このヒ素注入工程は第２０図に示さ
れている酸化物層７０を通じて行うことができ、または
第２１図に示すように、イオン注入に先立って酸化物層
を除去できる。より薄い酸化物がエツチングされる場合
には、比較的厚い酸化物領域８３，８４は除去しない。
次に第２２図を参照する。薄い酸化物層の除去後にソー
ス領域とドレイン領域の上およびゲート部材の上に金属
部材を形成するために、前記した自動位置合わせタング
ステン付着装置を使用できる。たとえば、ソースおよび
ドレイン領域７８ａの上に金属部材８９が形成され、ゲ
ート部材７３の上に金属部材８Ｔが形成される。また、
エンハンス型トランジスタのために、ゲート部材７４の
上に金属部材８８が形成され、ソースおよびドレイン領
域７９ａの上に金属部材９０が形成される。ソースおよ
びドレイン領域の上に形成されている金属部材と、ゲー
ト部材の上面に形成されている金属部材は酸化物領域８
３．８４により良く分離される。
ス領域とドレイン領域の上およびゲート部材の上に金属
部材を形成するために、前記した自動位置合わせタング
ステン付着装置を使用できる。たとえば、ソースおよび
ドレイン領域７８ａの上に金属部材８９が形成され、ゲ
ート部材７３の上に金属部材８Ｔが形成される。また、
エンハンス型トランジスタのために、ゲート部材７４の
上に金属部材８８が形成され、ソースおよびドレイン領
域７９ａの上に金属部材９０が形成される。ソースおよ
びドレイン領域の上に形成されている金属部材と、ゲー
ト部材の上面に形成されている金属部材は酸化物領域８
３．８４により良く分離される。
第２３図に示されそいるように、基板全面にプラズマ窒
化物層９２を形成し、このプラズマ窒化物層９２には前
記したようにして穴をあける。別の金属化工程を行った
後で、金属線と接触部材を下のタングステン金属部材に
接触させて形成する。
化物層９２を形成し、このプラズマ窒化物層９２には前
記したようにして穴をあける。別の金属化工程を行った
後で、金属線と接触部材を下のタングステン金属部材に
接触させて形成する。
たとえば、アルミ＝ワム接触部材１１４が金属部材８９
に電気的に接触し、同様に、アルミニツム部材９５がタ
ングステン部材９５に電気的に接触する。
に電気的に接触し、同様に、アルミニツム部材９５がタ
ングステン部材９５に電気的に接触する。
以上説明した本発明の別の実施例の大きな利点は、第２
の酸化物層の大部分を形成するために元の窒化シリコン
層を用いることである。こうすることによって位置合わ
せにおいて大きな利益が得られる。第２３図に示されて
いるように、かつ第１図乃至第９図を参照して説明した
方法では事実であったように、最後の金属層はタングス
テン部材のような下側の金属部材に接触するから、抵抗
値の低い接続が行われる。
の酸化物層の大部分を形成するために元の窒化シリコン
層を用いることである。こうすることによって位置合わ
せにおいて大きな利益が得られる。第２３図に示されて
いるように、かつ第１図乃至第９図を参照して説明した
方法では事実であったように、最後の金属層はタングス
テン部材のような下側の金属部材に接触するから、抵抗
値の低い接続が行われる。
本願発明と同一分野に属する発明の別の特許出願におい
ては、以上説明した方法に用いる構造と方法が記述され
ている。たとえば、本願出願人が特許を受ける権利を有
する１９８１年２月２３日付の米国特許出願第２３６６
５２号を参照されたい。
ては、以上説明した方法に用いる構造と方法が記述され
ている。たとえば、本願出願人が特許を受ける権利を有
する１９８１年２月２３日付の米国特許出願第２３６６
５２号を参照されたい。
以上、ゲート部材のような低抵抗値のポリシリコン／金
属回路部材とシリコン／金属回路部材を形成する方法に
ついて説明した。下側の金属部材。
属回路部材とシリコン／金属回路部材を形成する方法に
ついて説明した。下側の金属部材。
の劣化を防ぐために、それらの金属部材の形成後は低温
処理を用いる。
処理を用いる。
第１図はフィールド酸化物領域と、第１の二酸化シリコ
ン層と、窒化シリコン層を含む基板の横断面図、第２図
はイオン注入中における第１図に示す基板の横断面図、
第３図は接触部材が埋込まれ、ポリシリコン層が設けら
れている第２図の基板の横断面図、第４図はポリシリコ
ン層の上に窒化シリコン層が形成されている第３図に示
す基板の横断面図、第５図は付加ドーピング工程後のゲ
ート部材を有する第４図に示す基板の横断面図、第６図
は第２の酸化物層を有する第５図に示す基板の横断面図
、第７図は金属化工程後の第６図に示す基板の横断面図
、第８図は付加金属化工程後の第７図に示す基板の横断
面図、第９図は保躾層を有する第８図に示す基板の横断
面図、第１０図は第６図の１０−１０線に沿う断面図、
第１１図は第２の酸化物層の形成後における第１θ図の
基板の断面図、第１２図は金属化工程後の第１１図に示
す基板の断面図、第１３図乃至第１６図は埋め込まれ九
接触領域を形成する丸めの別の方法を示すものであって
、第１３図は第５図の１３−１３ｍに沿う断面図、第１
４図は第２の酸化物層を形成し友後の第１３図に示す基
板の断面図、第１５図はホトレジスト層を形成した後の
第１４図に示す基板の断面図、第１６図はエツチング工
程と金属化工程を行った後の第１５図に示す基板の断面
図、第１７図乃至第２３図は第１図乃至第９図に示す方
法の別の実施例を示す方法であって、第１７図はフィー
ルド酸化物層と、酸化物層と、窒化シリコン層に設けら
れた穴とを含む基板の横断面図、第１８図は付加マスキ
ング工程の後で行われる第２のドーピング工程中の第１
７図に示す基板の断面図、第１９図はゲート部材の形成
後における第１８図に示す基板の断面図、第２０図は付
加酸化物層の成長後における第１９図に示す基板の断面
図、第２１図はエツチング工程の後に行われているイオ
ン注入工程中の第２０図に示す基板の断面図、第２２図
は金属化工程の後における第２０図に示す基板の断面図
、第２３図は保膜層の形成後と、付加金属化工程の後に
おける第２２図に示す基板の断面図、第２４図は本発明
の方法に従って製造したＭＯ８集積回路のプラズマ窒化
物保睦層が施されているゲート部材と下側の金属部材の
横断面を示す走査型電子顕微繞写真である。 ２５．６０・・・・基板、２６．６１・・・・フィール
ド酸化物領域、２７・・・・チャンネル・ストップ領域
、２８．４１．７０，８３．８４ ・・・・二酸化シ
リコン層、２９，３８，６５・・・・窒化シリコン層、
３１・・・・ｎ影領域、３３・・・・ｐ影領域、３５・
・・・ポリシリコン層、３５ａ−３５ｂ＋７３．７４・
・・・ゲート部材、３８ａ、３８ｂ、７６ａ、Ｔａｂ・
・・・マスキング部材、３９，４０．７８・・・・ソー
スおよびドレイン領域、４３，５５，８７．８Ｂ。 ８９．９０ ・・・・金属部材、４７．９２ ・・・・
プラズマ窒化物層。 特許用ｊ［人 インテル・コーポレーション代理人
山川政樹（ｔｌｈ１名） ４少１６
ン層と、窒化シリコン層を含む基板の横断面図、第２図
はイオン注入中における第１図に示す基板の横断面図、
第３図は接触部材が埋込まれ、ポリシリコン層が設けら
れている第２図の基板の横断面図、第４図はポリシリコ
ン層の上に窒化シリコン層が形成されている第３図に示
す基板の横断面図、第５図は付加ドーピング工程後のゲ
ート部材を有する第４図に示す基板の横断面図、第６図
は第２の酸化物層を有する第５図に示す基板の横断面図
、第７図は金属化工程後の第６図に示す基板の横断面図
、第８図は付加金属化工程後の第７図に示す基板の横断
面図、第９図は保躾層を有する第８図に示す基板の横断
面図、第１０図は第６図の１０−１０線に沿う断面図、
第１１図は第２の酸化物層の形成後における第１θ図の
基板の断面図、第１２図は金属化工程後の第１１図に示
す基板の断面図、第１３図乃至第１６図は埋め込まれ九
接触領域を形成する丸めの別の方法を示すものであって
、第１３図は第５図の１３−１３ｍに沿う断面図、第１
４図は第２の酸化物層を形成し友後の第１３図に示す基
板の断面図、第１５図はホトレジスト層を形成した後の
第１４図に示す基板の断面図、第１６図はエツチング工
程と金属化工程を行った後の第１５図に示す基板の断面
図、第１７図乃至第２３図は第１図乃至第９図に示す方
法の別の実施例を示す方法であって、第１７図はフィー
ルド酸化物層と、酸化物層と、窒化シリコン層に設けら
れた穴とを含む基板の横断面図、第１８図は付加マスキ
ング工程の後で行われる第２のドーピング工程中の第１
７図に示す基板の断面図、第１９図はゲート部材の形成
後における第１８図に示す基板の断面図、第２０図は付
加酸化物層の成長後における第１９図に示す基板の断面
図、第２１図はエツチング工程の後に行われているイオ
ン注入工程中の第２０図に示す基板の断面図、第２２図
は金属化工程の後における第２０図に示す基板の断面図
、第２３図は保膜層の形成後と、付加金属化工程の後に
おける第２２図に示す基板の断面図、第２４図は本発明
の方法に従って製造したＭＯ８集積回路のプラズマ窒化
物保睦層が施されているゲート部材と下側の金属部材の
横断面を示す走査型電子顕微繞写真である。 ２５．６０・・・・基板、２６．６１・・・・フィール
ド酸化物領域、２７・・・・チャンネル・ストップ領域
、２８．４１．７０，８３．８４ ・・・・二酸化シ
リコン層、２９，３８，６５・・・・窒化シリコン層、
３１・・・・ｎ影領域、３３・・・・ｐ影領域、３５・
・・・ポリシリコン層、３５ａ−３５ｂ＋７３．７４・
・・・ゲート部材、３８ａ、３８ｂ、７６ａ、Ｔａｂ・
・・・マスキング部材、３９，４０．７８・・・・ソー
スおよびドレイン領域、４３，５５，８７．８Ｂ。 ８９．９０ ・・・・金属部材、４７．９２ ・・・・
プラズマ窒化物層。 特許用ｊ［人 インテル・コーポレーション代理人
山川政樹（ｔｌｈ１名） ４少１６
Claims (1)
- 【特許請求の範囲】 （１）シリコン基板上に第１の酸化物を成長させる工程
と、 前記第１の酸化物層の上にポリシリコン層を形成する工
程と、 前記ポリシリコン層の上に脅化シリコン層を形成する工
程と、 前記窒化シリコン層から形成されたマスキング部材を用
いて前記ポリシリコン層から複数の回路部材を形成する
工程と、 前記基板中に前記回路基板部材のうちめ少くともい〈つ
かと整列する複数のソース領域および、Ｆレイン領域を
形成する工種と、 前記基板上に第２の酸化物層を成長させる工程と、 前記窒化シリコン部材を除去する工種と、前記ポリシリ
コン回路部材上に金属部材を形成する工程と、 前記基板を保護層で覆う工種と、 を備え、前記窒化シリコン部材は前記回路部材上での第
２の酸化物層の成長を阻止し、前記金属部材の劣化を避
けるために前記保護層は十分に低い温度で処理し、それ
Ｋよｐｇｋ抵抗のポリシリコン／金属が埋込まれた接触
部材がＭＯ８回路中に形成されることを特徴とするシリ
コン基板上に金属−酸化物一半導体（ＭＯＳ）集積回路
を製造する方法。 （２、特許請求の範囲の第１項に記載の方法であって、
前記保護層はプラズマ窒化物を含むことを特徴とする方
法。 （３）特許請求の範囲の第２項に記載の方法であって、
前記金属部材はアルミニクム部材を含むことを特徴とす
る方法。 （４）特許請求の範囲の第２項に記載の方法であって、
前記金属部材はタ／ゲステン部材を備えることを特徴と
する方法。 （５）シリコン基板上に第１の酸化物層を成長させる工
程と、 前記第１の酸化物層゛の上にポリシリコン層を形成する
工程と、 前記ポリシリコン層の上に窒化シリコン層を形成する工
程と、 前記窒化シリコン層から形成され九部材をマスキング部
材として用いて前記ポリシリコン層からゲート部材を形
成する工程と、 前記基板中にソース領域とドレイン領域を前記ゲート部
材に整列させて形成する工程と、前記ポリシリコンゲー
ト部材の両側に酸化物領域が形成されるように第２の酸
化物層を前記基板上に成長させる工程と、 前記酸化物領域が前記ゲート部材の両側に残るように、
前記窒化シリコン部材をマスキング部材として用いて、
少くとも前記ソース領域と前記ドレイン領域の上に前記
第２の酸化物層をエツチングする工程と、 前記窒化シリコン部材を除去する工程と、露出°させら
れたソース領域とドレイン領域および前記ゲート部材の
上に金属部材を形成する工程と、 を儂え、前記窒化シリーン物層は前記ゲート部材上の前
記第２の酸化物層の成長を阻止し、金属で覆われ九ドレ
イン領域と金属で覆われたドレイン領域および金属で覆
われ九ポリシリーンゲート部材を形成することを特徴と
するシリコン基板上に金属−酸化物一半導体（ＭＯＳ）
集積回路を製造する方法。 （６）特許請求の範囲の第５項に記載の方法であって、
前記金属部材の前記形成は、タングステンが前記酸化物
領域上に形成されないように、タングステンを自己位置
合わせ工程で形成することを含むことを特徴とする方法
。 （７）特許請求の範囲の第６項に記載の方法であって、
前記第１の酸化物層は前記第２の酸化物層より十分に薄
いことを特徴とする方法。 （８）シリコン基板上に金属−酸化物一半導体（−８）
集積回路を製造する方法において、 前記基板上に第１の酸化物層を成長させる工程と、 前記酸化物層の上にポリシリコン層を成長させる工程と
、 前記ポリシリコン層の上に窒化シリコン層を形成する工
程と、 前記窒化シリコン層からマスキング部材としてエツチン
グされた部材を用いて前記ポリシリコン層からゲート部
材を形成する工程と、 前記ゲート部材と位置を合わせてソース領域とドレイン
領域を形成する工程と、 前記基板上に第２の酸化物層を成長させる工程と、 前記ソース領域と前記ドレイン領域のうちの一方を覆う
マスキング部材を形成する工程と、 前記ソース領域と前記ドレイン領域のうちの他方を露出
するように前記酸化物層をエツチングする工程と、 前記ゲート部材の上面のうち前記窒化シリコン部材によ
り前記第２の酸化物層の成長が阻止された部分と前記露
出させられ＾領域とに接触する金属部材を形成する工程
と、 を備え、それにより埋込まれ九接触領域が形成されるこ
とを特徴とする垣込★れ九接触領域を形成する方法。 ＋９）４Ｉ許請求の範囲の第８項に記載の方法であって
、前記金属部材を形成する前記工１ｉ社タンダステン部
材を形成する工程を備えることを特徴とする方法。 （１０） １ｔＩＩ許請求の範囲の第９項に記載の方法
であって、前記第１の酸化物層は前記第２の酸化物層よ
し比較的薄いことを特徴とする方法。 （１１）シリコン基板上に第１の酸化物層を成長させる
工程と、 前記第１の酸化物層の上に窒化シリコン層を形成する工
程と、 前記窒化シリコン層の所定の場所に大をあける工程と、 前記穴の中に前記基板から絶縁されたポリシリコンのゲ
ート部材を形成する工程と、 前記穴の中にソース領域とドレイン領域を前記ゲート部
材に整列させて形成する工程と、前記基板上に第２の酸
化物層を成長させる工程と、 前記窒化シリコン層のうち少くとも前記ソース領域と前
記ドレイン領域に隣接する部分を除去する工程と、 前記ソース領域と前記ドレイン領域を延長させゐ工程と
、 前記ソース領域と前記ドレイン領域の少くとも一部に接
触して金属部材を基板上に形成し、前記ゲート部材の上
面に金属部材を形成する工程と、を備え、前記窒化シリ
コン層は前記穴から離隔されている領域内での前記第２
の酸化物層の成長を阻止し、前記延長工程では前記ソー
ス領域と前記ドレイン領域を前記穴でａすれている前記
領域をこえて延長させ、それにより２つの独立し九酸化
物成長工程における酸化物の・成長を制御するために１
つの酸化物が用いられることを特徴とするシリコン基板
上に金属−酸化物一半導体（Ｗ８）集積回路を製造する
方法。 （１２、特許請求の範囲の第１１項に記載の方法であっ
て、前記金属部材はタングステンから成る仁とを特徴と
する方法。 （１３）特許請求の範囲の第１２項に記載の方法であっ
て、前記第１の酸化物層は前記第２の酸化物層よ抄比較
的薄いことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US278656 | 1981-06-29 | ||
| US06/278,656 US4441247A (en) | 1981-06-29 | 1981-06-29 | Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS586177A true JPS586177A (ja) | 1983-01-13 |
| JPH0568854B2 JPH0568854B2 (ja) | 1993-09-29 |
Family
ID=23065824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57110913A Granted JPS586177A (ja) | 1981-06-29 | 1982-06-29 | シリコン基板上に金属−酸化物−半導体（ｍｏｓ）集積回路を製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4441247A (ja) |
| JP (1) | JPS586177A (ja) |
| DE (1) | DE3222805A1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4498223A (en) * | 1982-04-23 | 1985-02-12 | Gte Laboratories Incorporated | Method of fabrication of monolithic integrated circuit structure |
| JPH0618213B2 (ja) * | 1982-06-25 | 1994-03-09 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPS59188974A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置の製造方法 |
| US4503601A (en) * | 1983-04-18 | 1985-03-12 | Ncr Corporation | Oxide trench structure for polysilicon gates and interconnects |
| JPS60138971A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60138940A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
| FR2562327B1 (fr) * | 1984-03-30 | 1986-06-20 | Commissariat Energie Atomique | Procede pour interconnecter les zones actives et/ou les grilles des circuits integres cmos |
| US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
| JPS615580A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| US4653173A (en) * | 1985-03-04 | 1987-03-31 | Signetics Corporation | Method of manufacturing an insulated gate field effect device |
| DE3683679D1 (de) * | 1985-04-26 | 1992-03-12 | Fujitsu Ltd | Verfahren zur herstellung einer kontaktanordnung fuer eine halbleiteranordnung. |
| US4648175A (en) * | 1985-06-12 | 1987-03-10 | Ncr Corporation | Use of selectively deposited tungsten for contact formation and shunting metallization |
| US4630357A (en) * | 1985-08-02 | 1986-12-23 | Ncr Corporation | Method for forming improved contacts between interconnect layers of an integrated circuit |
| US4660276A (en) * | 1985-08-12 | 1987-04-28 | Rca Corporation | Method of making a MOS field effect transistor in an integrated circuit |
| US4650696A (en) * | 1985-10-01 | 1987-03-17 | Harris Corporation | Process using tungsten for multilevel metallization |
| US4701423A (en) * | 1985-12-20 | 1987-10-20 | Ncr Corporation | Totally self-aligned CMOS process |
| JPS62260340A (ja) * | 1986-05-06 | 1987-11-12 | Toshiba Corp | 半導体装置の製造方法 |
| US4755478A (en) * | 1987-08-13 | 1988-07-05 | International Business Machines Corporation | Method of forming metal-strapped polysilicon gate electrode for FET device |
| NL8800222A (nl) * | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht. |
| US4957878A (en) * | 1988-05-02 | 1990-09-18 | Micron Technology, Inc. | Reduced mask manufacture of semiconductor memory devices |
| JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US4874713A (en) * | 1989-05-01 | 1989-10-17 | Ncr Corporation | Method of making asymmetrically optimized CMOS field effect transistors |
| JP2746289B2 (ja) * | 1989-09-09 | 1998-05-06 | 忠弘 大見 | 素子の作製方法並びに半導体素子およびその作製方法 |
| US5057451A (en) * | 1990-04-12 | 1991-10-15 | Actel Corporation | Method of forming an antifuse element with substantially reduced capacitance using the locos technique |
| US5614756A (en) * | 1990-04-12 | 1997-03-25 | Actel Corporation | Metal-to-metal antifuse with conductive |
| US5780323A (en) * | 1990-04-12 | 1998-07-14 | Actel Corporation | Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug |
| US5166096A (en) * | 1991-10-29 | 1992-11-24 | International Business Machines Corporation | Process for fabricating self-aligned contact studs for semiconductor structures |
| US5470772A (en) * | 1991-11-06 | 1995-11-28 | Intel Corporation | Silicidation method for contactless EPROM related devices |
| US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5633202A (en) * | 1994-09-30 | 1997-05-27 | Intel Corporation | High tensile nitride layer |
| JP4156044B2 (ja) * | 1994-12-22 | 2008-09-24 | エスティーマイクロエレクトロニクス，インコーポレイテッド | 集積回路におけるランディングパッド構成体の製造方法 |
| US5705427A (en) * | 1994-12-22 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5789764A (en) * | 1995-04-14 | 1998-08-04 | Actel Corporation | Antifuse with improved antifuse material |
| WO1996038861A1 (en) * | 1995-06-02 | 1996-12-05 | Actel Corporation | Raised tungsten plug antifuse and fabrication process |
| JP3399186B2 (ja) * | 1995-10-13 | 2003-04-21 | ソニー株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| US5677237A (en) * | 1996-06-21 | 1997-10-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for removing seams in tungsten plugs |
| US5998269A (en) * | 1998-03-05 | 1999-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Technology for high performance buried contact and tungsten polycide gate integration |
| US6228777B1 (en) | 1999-06-08 | 2001-05-08 | Intel Corporation | Integrated circuit with borderless contacts |
| US6274905B1 (en) | 1999-06-30 | 2001-08-14 | Fairchild Semiconductor Corporation | Trench structure substantially filled with high-conductivity material |
| US6461948B1 (en) * | 2000-03-29 | 2002-10-08 | Techneglas, Inc. | Method of doping silicon with phosphorus and growing oxide on silicon in the presence of steam |
| US6468863B2 (en) * | 2001-01-16 | 2002-10-22 | Taiwan Semiconductor Manufacturing Co., Ltd | Split gate field effect transistor (FET) device employing dielectric barrier layer and method for fabrication thereof |
| US6509282B1 (en) | 2001-11-26 | 2003-01-21 | Advanced Micro Devices, Inc. | Silicon-starved PECVD method for metal gate electrode dielectric spacer |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352376A (en) * | 1976-10-25 | 1978-05-12 | Hitachi Ltd | Production of field effect type semiconductor device |
| JPS544579A (en) * | 1977-06-13 | 1979-01-13 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor devices |
| JPS5536993A (en) * | 1978-09-01 | 1980-03-14 | Teletype Corp | Semiconductor device and method of fabricating same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3958323A (en) * | 1975-04-29 | 1976-05-25 | International Business Machines Corporation | Three mask self aligned IGFET fabrication process |
| US4011105A (en) * | 1975-09-15 | 1977-03-08 | Mos Technology, Inc. | Field inversion control for n-channel device integrated circuits |
| NL7510903A (nl) * | 1975-09-17 | 1977-03-21 | Philips Nv | Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze. |
| JPS5235983A (en) * | 1975-09-17 | 1977-03-18 | Hitachi Ltd | Manufacturing method of field effective transistor |
| DE2554450A1 (de) * | 1975-12-03 | 1977-06-16 | Siemens Ag | Verfahren zur herstellung einer integrierten schaltung |
| US4075045A (en) * | 1976-02-09 | 1978-02-21 | International Business Machines Corporation | Method for fabricating FET one-device memory cells with two layers of polycrystalline silicon and fabrication of integrated circuits containing arrays of the memory cells charge storage capacitors utilizing five basic pattern deliberating steps |
| US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
| JPS5649542A (en) * | 1979-09-28 | 1981-05-06 | Seiko Epson Corp | Integrated circuit device of mos type |
| GB2061615A (en) * | 1979-10-25 | 1981-05-13 | Gen Electric | Composite conductors for integrated circuits |
| US4324038A (en) * | 1980-11-24 | 1982-04-13 | Bell Telephone Laboratories, Incorporated | Method of fabricating MOS field effect transistors |
| US4330931A (en) * | 1981-02-03 | 1982-05-25 | Intel Corporation | Process for forming metal plated regions and lines in MOS circuits |
-
1981
- 1981-06-29 US US06/278,656 patent/US4441247A/en not_active Expired - Lifetime
-
1982
- 1982-06-18 DE DE19823222805 patent/DE3222805A1/de not_active Withdrawn
- 1982-06-29 JP JP57110913A patent/JPS586177A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352376A (en) * | 1976-10-25 | 1978-05-12 | Hitachi Ltd | Production of field effect type semiconductor device |
| JPS544579A (en) * | 1977-06-13 | 1979-01-13 | Matsushita Electric Ind Co Ltd | Production of mos type semiconductor devices |
| JPS5536993A (en) * | 1978-09-01 | 1980-03-14 | Teletype Corp | Semiconductor device and method of fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| US4441247A (en) | 1984-04-10 |
| DE3222805A1 (de) | 1983-01-13 |
| JPH0568854B2 (ja) | 1993-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS586177A (ja) | シリコン基板上に金属−酸化物−半導体（ｍｏｓ）集積回路を製造する方法 | |
| US4764480A (en) | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size | |
| US5256894A (en) | Semiconductor device having variable impurity concentration polysilicon layer | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| US5451546A (en) | Masking method used in salicide process for improved yield by preventing damage to oxide spacers | |
| JPH0361338B2 (ja) | ||
| EP0160965B1 (en) | Method of manufacturing a semiconductor device with a stacked-gate-electrode structure | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US4883772A (en) | Process for making a self-aligned silicide shunt | |
| US4397076A (en) | Method for making low leakage polycrystalline silicon-to-substrate contacts | |
| US6680243B1 (en) | Shallow junction formation | |
| US4697328A (en) | Method of making hardened NMOS sub-micron field effect transistors | |
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| EP0141571A2 (en) | High performance two layer metal cmos process using a reduced number of masks | |
| JPH0621088A (ja) | 半導体装置の製造方法 | |
| EP0264309A1 (en) | Self-aligned base shunt for transistor | |
| EP0194916B1 (fr) | Procédé de fabrication de circuits intégrés en technologie MOS et CMOS, et structure CMOS correspondante | |
| JPH11238881A (ja) | 半導体装置及びその製造方法 | |
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JPS58190054A (ja) | 半導体装置及びその製造方法 | |
| JPS61125087A (ja) | 絶縁ゲ−ト型電界効果半導体装置及びその製造方法 | |
| JPS6346774A (ja) | 半導体装置の製造方法 | |
| JPS62147777A (ja) | Ｍｏｓ形電界効果トランジスタの製造方法 | |
| JPH08222734A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) |