KR100210330B1 - 바이폴라 소자 및 이의 제조 방법 - Google Patents
바이폴라 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100210330B1 KR100210330B1 KR1019960077192A KR19960077192A KR100210330B1 KR 100210330 B1 KR100210330 B1 KR 100210330B1 KR 1019960077192 A KR1019960077192 A KR 1019960077192A KR 19960077192 A KR19960077192 A KR 19960077192A KR 100210330 B1 KR100210330 B1 KR 100210330B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- base
- electrode
- emitter
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 143
- 239000012535 impurity Substances 0.000 claims abstract description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 43
- 125000006850 spacer group Chemical group 0.000 claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 14
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 핫 캐리어에 의한 열화 특성을 방지시킬 수 있을 뿐만 아니라 베이스 확산 영역을 상대적으로 감소시켜 기생용량을 저감시킴으로서 고주파 특성 및 고속 특성을 향상시킬 수 있는 바이폴라 소자 및 이의 제조 방법에 관하여 기재하고 있다. 이는, 콜렉터 확산 영역이 형성된 제1도전형의 반도체 기판에 제2도전형의 불순물 이온을 주입하여서 제1베이스 확산 영역을 형성하는 단계; 상기 결과물의 전면에 제1폴리실리콘층을 형성시키는 단계; 상기 제1폴리실리콘층에 제1도전형의 불순물 이온을 주입시키는 단계; 상기 제1폴리실리콘층에 절연층을 형성시키는 단계; 상기 절연층 및 제1폴리실리콘층을 패터닝시켜서 상기 제1베이스 확산 영역에 에미터 확산 영역을 형성시키고 에미터 전극을 형성시키는 단계; 상기 에미터 전극의 측면에 제1스페이서를 형성시키는 단계; 상기 결과물의 전면에 제2폴리실리콘층을 형성시키는 단계; 상기 제2폴리실리콘층에 제2도전형의 불순물 이온을 주입시키고 패터닝시켜서 제2베이스 확산 영역 및 베이스 전극을 형성시키는 단계; 상기 베이스 전극의 측면에 제2스페이서를 형성시키는 단계; 상기 제2스페이서를 마스크로 하여 상기 제1절연층의 일부를 제거함으로서 상기 에미터 전극의 일부를 노출시키는 단계; 외부에 노출되는 상기 에미터 전극및 베이스 전극에 전기적으로 연결되는 메탈 배선을 형성시키는 단계로 이루어진 바이폴라 트랜지스터 제조 방법 및 이의 방법에 의하여 제조되는 바이폴라 트랜지스터를 제공한다.
따라서, 본 발명에 따르면, 폭의 크기가 조절가능한 스페이서를 이용하는 자기 정합에 의하여 에미터 확산 영역와 불순물 농도가 상대적으로 높은 제2베이스 확산 영역의 간격을 조절시킴으로서 미세 패턴을 얻을 수 있고, 폴리실리콘을 이용하여 에미터 확산 영역 및 제2베이스 확산 영역을 얕은 접합 깊이로 형성하고 또한 제2베이스 확산 영역에 대한 폴리실리콘의 접촉 면적을 최소화시킴으로서 기생 용량을 감소시키고, 필드산화막상에 직접 메탈 배선을 형성시킴으로서 소자의 면적을 최소한으로 감소시켜 고속 특성 및 고주파 특성이 양호한 바이폴라 트랜지스터를 제공한다.
Description
본 발명은 고속 동작 속도 및 고집적도의 바이폴라 소자 및 이의 제조 방법에 관한 것으로, 특히 핫 캐리어에 의한 열화 특성을 방지시킬 수 있을 뿐만 아니라 베이스 확산 영역을 상대적으로 감소시켜 기생용량을 저감시킴으로서 고주파 특성 및 고속 특성을 향상시킬 수 있는 바이폴라 소자 및 이의 제조 방법에 관한 것이다.
일반적으로, 바이폴라 트랜지스터는, 고속의 논리 동작이나 고주파 영역에서의 아날로그 동작에 적합한 반도체 소자로서, 베이스 확산 영역에 에미터 확산 영역이 형성되고, 이러한 베이스 확산 영역 및 에미터 확산 영역에 전극이 형성된 구조로 이루어져 있다.
서브 마이크론급의 반도체 소자가 고집적화되는 추세하에서 바이폴라 트랜지스터 역시 좁은 면적에 필요한 구성 요소를 모두 포함해야 하므로 이러한 구성 요소간의 폭이 협소해진다. 이러한 폭의 협소화에 의하여, 에미터와 베이스의 접합간에 리버스 바이어스 인가시 고농도의 불순물이 도핑된 에미터와 베이스의 접합사이에 전계 집중에 의한 강한 전계가 형성된다. 그 결과 상기 접합내의 전자를 가속화시키는 핫 캐리어(hot carrier) 현상이 유발되므로 바이폴라 트랜지스터의 열화 현상을 야기시킨다.
상기된 바와 같은 종래의 문제점을 해소시키기 위하여, 도 1에 도시되어 있는 바와 같이, 에미터 확산 영역의 불순물 농도 분포를 그레이딩(grading)시킴으로서 즉, 불순물 농도 구배를 갖는 에미터 확산 영역(112a,112b)을 베이스 확산 영역(111)에 형성시킴으로서 에미터와 베이스의 접합사이에서 전계의 세기를 감소시키는 LGE형 바이폴라 트랜지스터(100)를 개발하였다. 이러한 LGE형 바이폴라 트랜지스터(100)는 소정의 불순물 농도를 갖는 베이스 확산 영역(111)에 상대적으로 높은 불순물 농도를 갖는 제2에미터 확산 영역(112b) 및 상대적으로 낮은 불순물 농도를 갖는 제1에미터 확산 영역(112a)을 형성시킴으로서 핫 캐리어 현상에 의한 트랜지스터의 열화 현상을 방지시켰다.
즉, 상기된 바와 같은 LGE형 바이폴라 트랜지스터(100)는 베이스 확산 영역(111)이 형성된 n형 기판(110)상에 소정 형상의 절연층(120)을 형성시킨다. 그리고, 상기 절연층(120)의 패턴을 통하여 노출되는 베이스 확산 영역(111)에 저농도의 불순물 이온을 1차적으로 주입시킨다. 이 후에 상기 절연층(120) 패턴의 측벽에 스페이서(121)를 형성시킨다. 이러한 스페이서를 마스크로 하여 고농도의 불순물 이온을 2차적으로 주입시키고 열확산 공정을 수행하여서 제1에미터 확산 영역(112a) 및 제2에미터 확산 영역(112b)을 형성시키며 이 후에 셀프 얼라인 공정에 의하여 에미터 전극(130)을 형성시킴으로서 제조된다.
그러나, 이러한 LGE형 바이폴라 트랜지스터를 제조하기 위하여 두차례에 걸친 이온 주입 공정 후에 열처리 공정을 실시함으로서 불순물 이온이 기판으로 확산되어서 깊은 접합(deep junction)이 형성되는 문제점이 야기된다. 또한, 스페이서 형성시 실리콘이 오버 에칭됨으로서 소자 특성에 악영향을 미치고 이에 부가하여 스페이서와 불순물 주입 영역의 경계면에 트랩(trap)이 형성되어 전류 이득 감소와 전류 구동력이 저하되는 문제점을 야기시킨다.
상기된 바와 같은 문제점을 해소시키기 위한 종래 다른 실시예에 따르면, 자기 정합(self align)적으로 불순물 이온을 주입시켜서 베이스 확산 영역이 수평적으로 농도 구배를 갖는 바이폴라 트랜지스터가 개발되었다.
즉, 도 2에 도시되어 있는 바와 같이, 바이폴라 트랜지스터(200)는 n형 에피택셜층 등과 같은 n형 기판(210)에 상대적으로 저농도의 불순물이 주입된 제1베이스 확산 영역(211a) 및 상대적으로 고농도의 불순물이 주입된 제2베이스 확산 영역(211b)으로 이루어진 베이스 확산 영역이 형성된다. 상기 제1베이스 확산 영역(211a)에 에미터 확산 영역(212)이 형성되고 그 상부에 에미터 전극(230)이 형성된 구조로 이루어진다.
여기에서, 상기 에미터 전극(230)은 폴리실리콘층(231)상에 실리사이드막(232)이 형성되고, 그의 측면에 스페이서(233)가 형성된 구조로 이루어진다. 상기 스페이서(233)는 상기 제2베이스 확산 영역(211b)을 형성시키기 위한 마스크로 작용한다. 그리고, 상기 제2베이스 확산 영역(211b)의 상부에 형성된 절연막(220)의 패턴을 통하여 베이스 전극(240)이 형성된다.
상기된 바와 같은 구조로 이루어진 바이폴라 트랜지스터는 전류 이득의 감소와 전류 구동력이 저하되는 문제점을 해소시킬 수 있지만 제2베이스 확산 영역에 의한 베이스 확산 영역의 폭이 상대적으로 증대됨으로서 기생 용량이 증대되어 콜렉터-베이스간 접합 용량(Cjc)이 증대되고 그 결과 고속 동작 특성 및 고주파 특성을 확보할 수 없다는 문제점을 야기시킨다.
상기된 바와 같은 종래의 문제점을 해소시키기 위한 본 발명의 기술적 과제는 상대적으로 높은 불순물 농도를 갖는 베이스 확산 영역을 상대적으로 좁게 형성시키고 또한 에미터 전극을 형성할 폴리실리콘층을 상대적으로 낮은 불순물 농도를 갖는 베이스 확산 영역 상부에 형성시킴으로서 기생 용량 및 접합 용량을 감소시키고 이에 부가하여 소자 격리용 산화막 위에 직접 메탈 배선을 형성시킴으로서 소자의 면적을 최소한으로 감소시켜 고속 및 고주파 특성을 얻을 수 있는 바이폴라 트랜지스터 및 이의 제조 방법을 제공하는 데 있다.
도 1은 종래 실시예에 따른 바이폴라 소자가 도시된 단면도.
도 2는 종래 다른 실시예에 따른 바이폴라 소자가 도시된 단면도.
도 3은 본 발명의 실시예에 따른 바이폴라 소자를 도시한 단면도.
도 4 내지 도 8은 본 발명의 실시예에 따른 바이폴라 소자의 제조 방법을 순차적으로 도시한 단면도.
도면의 주요 부분에 대한 부호 설명
300. 바이폴라 트랜지스터 311. 베이스 확산 영역
312. 에미터 확산 영역 313. 콜렉터 확산 영역
321. 콜렉터 전극 322. 에미터 전극
323. 베이스 전극 331. 제1스페이서
332. 절연층
상기된 기술적 과제를 달성하기 위한 일실시예에 따르면, 본 발명은 콜렉터 전극 인출용 콜렉터 확산 영역과, 고농도의 제1베이스 확산 영역 및 저농도의 제2베이스 확산 영역으로 이루어진 베이스 확산 영역과, 상기 제2베이스 확산 영역에 내재된 에미터 확산 영역이 형성된 실리콘 기판; 상기 제1베이스 확산 영역의 크기를 제어하기 위한 스페이서가 측면에 형성되고, 상기 에미터 확산 영역에 접촉된 에미터 전극; 상기 콜렉터 확산 영역에 접촉된 콜렉터 전극; 상기 제1베이스 확산 영역에 접촉된 베이스 전극으로 이루어진 것을 특징으로 하는 바이폴라 트랜지스터를 제공한다.
상기 에미터 전극, 베이스 전극, 콜렉터 전극의 상부에 샐리사이드층이 형성되고, 이러한 샐리사이드층을 통하여 소정 형상의 메탈 배선이 전기적으로 직접 접촉되는 것을 특징으로 한다.
상기 샐리사이드층을 통하여 상기 에미터 전극과 베이스 전극이 전기적으로 쇼트되는 것을 방지시키기 위하여 상기 베이스 전극의 측면에 스페이서가 형성된 것을 특징으로 한다.
상기된 기술적 과제를 달성하기 위한 다른 실시예에 따르면, 본 발명은 콜렉터 확산 영역이 형성된 제1도전형의 반도체 기판에 제2도전형의 불순물 이온을 주입하여서 제1베이스 확산 영역을 형성하는 단계; 상기 결과물의 전면에 제1폴리실리콘층을 형성시키는 단계; 상기 제1폴리실리콘층에 제1도전형의 불순물 이온을 주입시키는 단계; 상기 제1폴리실리콘층에 절연층을 형성시키는 단계; 상기 절연층 및 제1폴리실리콘층을 패터닝시켜서 상기 제1베이스 확산 영역에 에미터 확산 영역을 형성시키고 에미터 전극을 형성시키는 단계; 상기 에미터 전극의 측면에 제1스페이서를 형성시키는 단계; 상기 결과물의 전면에 제2폴리실리콘층을 형성시키는 단계; 상기 제2폴리실리콘층에 제2도전형의 불순물 이온을 주입시키고 패터닝시켜서 제2베이스 확산 영역 및 베이스 전극을 형성시키는 단계; 상기 베이스 전극의 측면에 제2스페이서를 형성시키는 단계; 상기 제2스페이서를 마스크로 하여 상기 제1절연층의 일부를 제거함으로서 상기 에미터 전극의 일부를 노출시키는 단계; 외부에 노출되는 상기 에미터 전극및 베이스 전극에 전기적으로 연결되는 메탈 배선을 형성시키는 단계로 이루어진 것을 특징으로 하는 바이폴라 트랜지스터 제조 방법을 제공한다.
상기 에미터를 형성시키는 단계는 상기 콜렉터 확산 영역에 콜렉터를 형성시키는 단계를 포함하는 것을 특징으로 한다.
상기 제2베이스 확산 영역은 상기 제1베이스 확산 영역에 비하여 상대적으로 높은 불순물 농도를 구비하고 또한 불순물 이온이 상대적으로 넓게 분포된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 상세히 설명하면 하기와 같다.
도 3은 본 발명의 실시예에 따른 바이폴라 트랜지스터가 제조된 단면도이고, 도 4 내지 도 8은 본 발명에 따른 바이폴라 트랜지스터의 제조 방법을 순차적으로 도시한 단면도이다.
먼저, 도 3을 참조하면, 본 발명의 실시예에 따른 바이폴라 트랜지스터(300)는 콜렉터 전극 인출용 콜렉터 확산 영역(313), 고농도의 제2베이스 확산 영역(311b) 및 저농도의 제1베이스 확산 영역(311a)으로 이루어진 베이스 확산 영역(311), 상기 제1베이스 확산 영역(311a)에 내재된 에미터 확산 영역(312)이 형성된 제1도전형의 기판(310)과, 상기 제2베이스 확산 영역(311b)의 크기를 제어하기 위한 스페이서(331)가 측면에 형성되고, 상기 에미터 확산 영역(312)에 접촉된 에미터 전극(322)과, 상기 콜렉터 확산 영역(313)에 접촉된 콜렉터 전극(321)과, 그리고 상기 베이스 확산 영역의 제1베이스 확산 영역(311b)에 접촉된 베이스 전극(323)으로 이루어진다.
여기에서, 본 발명에 대하여 용이하게 이해할 수 있도록 NPN형 바이폴라 트랜지스터를 예시한다. 따라서, 상기 제1도전형의 기판(310)은 n형 반도체 기판으로 이루어져 있거나 또는 p형 반도체 기판상에 형성되는 n형 에피택셜층으로 이루어진다. p형 반도체 기판에는 콜렉터의 직렬 저항을 최소화시키기 위한 N+형 매립층이 형성되어 있다.
상기 n형 반도체 기판 또는 n형 에피택셜층상에는 열산화 공정 등과 같은 선택 산화 공정에 의하여 소자 분리용 필드 산화막(FOX)이 형성된다. 상기 에미터 전극(322)은 상기 에미터 확산 영역(312)에 접촉된 상태로 유지되어 상기 필드 산화막상에 연장된 구조로 이루어진다.
에미터 전극(322)의 표면상에는 실리콘 산화물 조성의 절연층(332) 및 그의 직렬 저항을 감소시키기 위한 샐리사이드층(322a)이 형성된다. 상기 샐리사이드층(322a)은 상기 절연층(332)의 패턴을 통하여 노출되는 에미터 전극(322)의 폴리실리콘상에 실리사이드를 침적시킨 후 열처리시킴으로서 형성된다. 그리고, 상기 에미터 전극(322)은 그의 상부에 형성되는 샐리사이드층(322a)을 통하여 소정 형상의 메탈 배선(322b)에 전기적으로 직접 연결된다.
상기 베이스 전극(323)은 고농도의 제2베이스 확산 영역(311b)을 형성시키기 위한 불순물 공급원으로 작용한다. 상기 에미터 전극(322)의 측면에 형성된 상기 스페이서(331)의 선폭 크기에 의하여 상기 베이스 전극을 구성하는 폴리실리콘이 상기 베이스 확산 영역(311)에 접촉되는 영역의 크기가 조절된다. 따라서, 상기 스페이서(331)의 크기를 상대적으로 증대시킴으로서, 상기 베이스 확산 영역(311)에 대한 상기 폴리실리콘의 접촉 영역을 최소화시키며 그 결과 기생 용량을 감소시킨다.
또한, 상기 제2베이스 확산 영역(311b)에 접촉된 베이스 전극(323)의 상부면에는 샐리사이드층(323a)이 형성된다. 상기 샐리사이드층(323a)은 소정 형상의 메탈 배선(323b)에 전기적으로 연결된다. 상기 베이스 전극(323)은 상기 베이스 확산 영역(311)으로부터 상기 에미터 전극(322)의 상부에 형성된 절연층(332)의 상부로 연장된 구조로 이루어진다.
그리고, 상기 콜렉터 전극(321)은 폴리실리콘으로 이루어져 있고 그의 상부에는 소정 두께의 샐리사이드층(321a)이 형성되어 있다. 상기 콜렉터 전극(321)은 상기 샐리사이드층(321a)을 통하여 소정 형상의 메탈 배선(321b)에 전기적으로 직접 연결된다.
여기에서, 상기 에미터 전극(322)의 상부에 형성된 샐리사이드층(322a)을 통하여 상기 베이스 전극(323)과 에미터 전극(322)이 전기적으로 쇼트되는 것을 방지시키기 위하여 상기 베이스 전극(323)의 측면에 소정 선폭 크기의 스페이서(323c)가 형성된다.
따라서, 폴리실리콘을 이용하여 상기 에미터 전극 및 제2베이스 확산 영역을 얕은 접합 깊이로 형성하였으며 또한 소자 영역밖으로 연장된 상기 폴리실리콘에 메탈 배선을 형성시킴으로서 상기 제1베이스 확산 영역에 대한 폴리실리콘의 접합 영역을 최소화시킴으로서 기생 용량을 감소시킨다.
이에 부가하여, 에미터 전극을 형성할 폴리실리콘층을 상기 제1베이스 확산 영역 상부에 직접 형성시킴으로서 기생 용량을 감소시키고 소자 격리용 필드 산화막상에 메탈 배선을 형성시킴으로서 소자의 면적을 최소화시켜서 고속 및 고주파 특성을 얻을 수 있다.
한편, 도 4 내지 도 8을 참조하여, 본 발명의 다른 실시예에 따른 바이폴라 트랜지스터의 제조 방법을 설명하면 하기와 같다. 본 발명의 구성 요소에 있어서 도 3에 도시된 구성 요소와 동일하거나 유사한 구성 요소는 동일한 도면 부호를 사용한다.
즉, 바이폴라 트랜지스터(300)의 제조 방법은 콜렉터 확산 영역(313a)이 형성된 제1도전형의 기판(310)에 제2도전형의 불순물 이온을 주입하여서 제1베이스 확산 영역(311a)을 형성하는 단계와, 상기 결과물의 전면에 제1폴리실리콘층을 적층시키고 제1도전형의 불순물 이온을 주입시키는 단계와, 상기 제1폴리실리콘층에 절연층(332)을 형성시키고 패터닝시켜서 에미터 전극(322)을 형성시키는 단계와, 열확산 공정에 의하여 상기 제1베이스 확산 영역(311a)에 에미터 확산 영역(312)을 형성시키는 단계와, 상기 에미터 전극(322)의 측면에 제1스페이서(331)를 형성시키는 단계와, 상기 결과물의 전면에 제2폴리실리콘층을 형성시키고 제2도전형의 불순물 이온을 주입시키는 단계와, 상기 제2폴리실리콘층을 패터닝시켜서 베이스 전극(323)을 형성시키는 단계와, 열확산 공정에 의하여 제2베이스 확산 영역(311b)을 형성시키는 단계; 상기 베이스 전극(323)의 측면에 제2스페이서(323c)를 형성시키는 단계; 상기 제2스페이서(323c)를 마스크로 하여 상기 절연층(332)의 일부를 제거하여 상기 에미터 전극(322)의 일부를 노출시키는 단계; 외부에 노출되는 상기 에미터 전극(322)및 베이스 전극(323)에 전기적으로 연결되는 메탈 배선을 형성시키는 단계로 이루어진다.
제1도전형의 기판에 제1베이스 확산 영역 및 콜렉터 확산 영역이 형성된 것을 단면 도시한 도 4를 참조하면, 제1도전형의 기판은 n형 반도체 기판으로 이루어져 있거나 또는 p형 반도체 기판상에 형성되는 n형 에피택셜층으로 이루어진다. 여기에서, 상기 p형 반도체 기판에는 콜렉터의 직렬 저항을 감소시키기 위한 N+매립층이 형성된다. 상기 n형 반도체 기판 또는 n형 에피택셜층의 상부에는 소자간을 전기적으로 분리하기 위하여 선택적 산화 공정에 의해서 형성된 필드 산화막(FOX)이 형성된다.
화살표로 표시된 바와 같이 선택적 이온 주입 공정에 의하여 상기 결과물의 제1도전형의 기판 즉 n형 반도체 기판 또는 n형 에피택셜층에 제1도전형의 불순물 이온 즉 n형 불순물 이온을 주입시켜서 콜렉터 전극 인출을 위한 제1콜렉터 확산 영역(313a)을 형성시킨다. 그리고, 상기 결과물상에 소정 형상의 패턴을 갖는 마스크를 사용하여 노출되는 상기 제1도전형의 기판에 제2도전형의 불순물 이온 즉 p형 불순물 이온을 주입시킴으로서 및 베이스 전극 인출을 위한 제1베이스 확산 영역(311a)을 형성시킨다. 여기에서, 상기 제1콜렉터 확산 영역(313a)은 p형 반도체 기판에 형성되는 N+매립층과 함께 콜렉터 전극의 적렬 저항 성분을 감소시키는 작용을 수행한다.
상기 결과물에 에미터 전극 및 콜렉터 전극이 형성된 것을 단면 도시한 도 5를 참조하면, 제1도전형의 기판(310)에 상대적으로 저농도의 제2도전형의 불순물 이온을 갖는 제1베이스 확산 영역(311a)이 형성된 상기 결과물상에 화학 기상 증착 공정(CVD) 등에 의하여 폴리실리콘을 소정 두께로 증착시킴으로서 폴리실리콘층을 형성시킨다. 그리고, 화살표로 표시된 바와 같이, 제1도전형의 불순물 이온 즉 n형 불순물 이온을 이온 주입 공정에 의하여 상기 폴리실리콘층에 주입시킨다. 이 후에, 불순물 이온이 주입된 상기 폴리실리콘층상에 화학 기상 증착 공정 등에 의하여 실리콘 질화물(Si3N4) 등과 같은 질화물질을 소정 두께로 증착시켜서 질화물층을 형성시킨다.
한편, 가상선으로 표시된 바와 같이, 반응성 이온 식각 공정(RIE) 등과 같이 이방성 식각 특성이 양호한 건식 식각 공정 등에 의하여 상기 질화물층 및 폴리실리콘층의 일부를 제거시킴으로서 소정 형상의 에미터 전극(322), 콜렉터 전극(321) 및 절연층(332,332a)을 형성시킨다. 여기에서, 상기 에미터 전극(322)는 그의 일부가 상기 제1베이스 확산 영역(311a)에 접촉된 상태에서 인접하는 필드 산화막으로 연장된 구조로 이루어진다. 또한, 상기 콜렉터 전극(321)은 상기 제1콜렉터 확산 영역에 접촉된 상태로 유지된다. 이때, 고온 분위기하의 열확산 공정에 의하여 상기 에미터 전극(322) 및 콜렉터 전극(321)에 도핑된 제1도전형의 불순물 이온이 상기 제1베이스 확산 영역(311a) 및 제1콜렉터 확산 영역(313a)으로 확산된다, 그 결과, 상기 제1베이스 확산 영역(311a)에 제1도전형의 에미터 확산 영역(312)이 형성되고 또한 상기 제1콜렉터 확산 영역(313a)에 불순물 농도가 상대적으로 높은 제2콜렉터 확산 영역(313b)이 형성된다.
상기 결과물상에 베이스 전극이 형성된 것을 단면 도시한 도 6을 참조하면, 에미터 전극(322) 및 콜렉터 전극(321)이 형성된 결과물의 전면에 실리콘 산화물 등과 같은 산화물질을 화학 기상 증착 공정에 의하여 소정 두께로 증착시켜서 산화물층을 형성시킨다. 이 후에 반응성 이온 식각 공정 등과 같이 이방성 식각 특성이 양호한 건식 식각 공정에 의하여 상기 산화물층의 일부를 제거하여서 상기 에미터 전극(322)의 측면 및 콜렉터 전극(321)의 측면에 스페이서(331,331a,331b,331c)를 형성시킨다.
상기된 바와 같이 스페이서가 형성된 결과물의 전면에 화학 기상 증착 공정 등에 의하여 폴리실리콘을 소정 두께로 증착시켜서 제2폴리실리콘층을 형성시킨다. 이 후에, 열산화 공정 또는 화학 기상 증착 공정 등에 의하여 상기 제2폴리실리콘층상에 소정 두께의 산화막층을 형성시킨다. 그리고, 화살표로 표시된 바와 같이, 제2도전형의 불순물 이온 즉 p형 불순물 이온을 이온 주입 공정에 의하여 상기 제2폴리실리콘층에 주입시킨다. 여기에서, 이온 주입 공정은 상기 산화막층을 형성시키기 전에 상기 제2도전형의 불순물 이온을 상기 제2폴리실리콘층에 직접 주입시킴으로서 수행될 수 있다.
사진 식각 공정 등에 의하여 소정 형상으로 형성되는 식각 마스크를 사용하는 식각 공정에 의하여 일점쇄선으로 표시된 바와 같이, 상기 산화막층의 일부 및 제2폴리실리콘층의 일부를 제거시킴으로서 소정 형상의 베이스 전극(323) 및 산화막(332b)을 형성시킨다. 여기에서, 상기 베이스 전극(323)은 그의 일부가 상기 제1베이스 확산 영역(311a)에 접촉된 상태에서 상기 에미터 전극(322) 상에 형성된 절연층(332)의 상부로 연장된 구조로 이루어진다.
그리고, 상기 결과물을 고온 분위기하에 소정 시간 동안 유지시킴으로서 상기 베이스 전극(323)에 도핑된 제2도전형의 불순물 이온이 상기 제1베이스 확산 영역(311a)으로 확산되고, 그 결과 제2도전형의 불순물 이온의 농도가 상대적으로 높은 제2베이스 확산 영역(311b)이 형성된다.
여기에서, 상기 제2베이스 확산 영역(311b)의 폭은 상기 에미터 전극(322)의 측면에 형성된 제1스페이서(331) 폭에 의하여 조절된다. 따라서, 상기 제1스페이서(331)의 폭을 조절시킴으로서 상기 제2베이스 확산 영역(311b)은 상기 에미터 확산 영역(312)으로부터 소정 간격을 유지하도록 설정된다.
즉, 에미터 확산 영역(312)과 제2베이스 확산 영역(311b)이 형성될 부분이 상기 제1스페이서(331)를 이용하는 자기 정합(self align) 방식으로 형성되므로, 상기 제1스페이서(331)의 폭을 조절하여 사진 식각 공정에 의해서 형성될 수 없는 미세 패턴을 얻을 수 있으며, 그 결과 소자의 특성 및 신뢰도를 향상시킬 수 있다. 또한, 상기 제2베이스 확산 영역(311b)은 제2도전형의 불순물 이온이 상기 베이스 전극(323)의 폴리실리콘으로부터 직접 확산되어서 형성되므로 접합 깊이를 작게 조절시킬 수 있고 상기 제1도전형의 기판에 대한 최소한의 접촉 면적을 조절시킬 수 있으므로 기생용량을 최소화시킬 수 있다.
상기 베이스 전극, 에미터 전극 및 콜렉터 전극의 상부에 샐리사이드층이 형성된 것을 단면 도시한 도 7을 참조하면, 상기 결과물의 전면에 실리콘 산화물을 소정 두께로 증착시켜서 산화막층을 형성시킨다. 이방성 식각 특성이 양호한 건식 식각 공정에 의하여 상기 산화막층의 일부를 제거하여 상기 베이스 전극(323)의 측면에 제2스페이서(323c)를 형성시킨다. 여기에서, 상기 제2스페이서(323c)는 추후 공정에 의하여 형성되는 샐리사이드층을 통하여 베이스 전극(323)과 에미터 전극(322)이 전기적으로 쇼트되는 것을 방지시킨다.
이때, 상기 건식 식각의 정도를 조절하여 상기 베이스 전극(323)의 상부에 잔존하는 산화막(332b)을 완전 제거하고 또한 상기 콜렉터 전극(321)의 상부에 잔존하는 절연막의 일부(332a)를 완전 제거한다. 이와 동시에, 상기 에미터 전극(322)상에 형성되고 상기 베이스 전극(323)의 측벽에 형성된 제2스페이서(323c)를 통하여 노출되는 상기 절연막(332)의 일부를 제거한다.
상기 건식 식각 공정에 의하여 형성된 결과물은 그의 전면에 실리사이드(silicide)를 적층시킨 후 고온 분위기하에 소정 시간 동안 유지시킴으로서 상기 베이스 전극(323), 에미터 전극(322) 및 콜렉터 전극(321)을 구성하고 외부에 노출되는 폴리실리콘이 상기 실리사이드와 반응하여 샐리사이드층(323a,322a,321a)이 형성된다. 이 후에, 샐리사이드층이 형성된 결과물상에 잔존하는 실리사이드는 제거된다.
소정 형상의 메탈 배선이 형성된 것을 단면 도시한 도 8을 참조하면, 상기 베이스 전극(323), 에미터 전극(322) 및 콜렉터 전극(321)의 상부에 샐리사이드층이 각각 형성된 결과물의 전면에 스퍼터링 증착 공정 또는 플라즈마 증착 공정 등에 의하여 도전성 물질을 소정 두께로 증착시켜서 메탈층을 형성시킨 후 사진 식각 공정 등에 의하여 형성되는 식각 마스크를 사용하는 식각 공정에 의하여 상기 메탈층의 일부를 제거시킴으로서 소정 형상의 메탈 배선(321b,322b,323b)을 형성시킨다. 상기된 바와 같이 샐리사이드층이 형성된 표면에 직접 메탈 배선을 형성하므로 사진 기술로 형성할 수 있는 최소한의 배선 면적을 가능하고 그 결과 트랜지스터의 집적도를 향상시킨다.
그리고, 상기 결과물상에 화학 기상 증착 공정 등에 의하여 실리콘 질화물을 소정 두께로 적층시킴으로서 패시베이션층을 형성시킴으로서 도 3에 도시된 바이폴라 트랜지스터가 제조된다.
이상, 상기 내용은 본 발명의 바람직한 일실시예를 단지 예시한 것으로 본 발명의 당업자는 첨부된 청구범위에 기재된 본 발명의 요지 및 사상을 변경시킴이 없이 본 발명에 대한 수정 및 변경을 가할 수 있다.
따라서, 본 발명에 따르면, 폭의 크기가 조절가능한 스페이서를 이용하는 자기 정합에 의하여 에미터 확산 영역와 불순물 농도가 상대적으로 높은 제2베이스 확산 영역의 간격을 조절시킴으로서 미세 패턴을 얻을 수 있고, 폴리실리콘을 이용하여 에미터 확산 영역 및 제2베이스 확산 영역을 얕은 접합 깊이로 형성하고 또한 제2베이스 확산 영역에 대한 폴리실리콘의 접촉 면적을 최소화시킴으로서 기생 용량을 감소시키고, 필드산화막상에 직접 메탈 배선을 형성시킴으로서 소자의 면적을 최소한으로 감소시켜 고속 특성 및 고주파 특성이 양호한 바이폴라 트랜지스터를 제공한다.
Claims (18)
- 콜렉터 전극 인출용 콜렉터 확산 영역, 농도 구배를 갖는 제2베이스 확산 영역 및 제1베이스 확산 영역으로 이루어진 베이스 확산 영역, 상기 제1베이스 확산 영역에 내재된 에미터 확산 영역이 형성된 제1도전형의 기판과,상기 제2베이스 확산 영역의 크기를 제어하기 위한 스페이서가 측면에 형성되고, 상기 에미터 확산 영역에 접촉된 에미터 전극과,상기 콜렉터 확산 영역에 접촉된 콜렉터 전극과, 그리고상기 베이스 확산 영역의 제1베이스 확산 영역에 접촉된 베이스 전극으로 이루어진 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 제1도전형 기판은 n형 불순물 이온이 도핑된 기판으로 이루어진 것을 특징으로 하는 바이폴라 트랜지스터.
- 제2항에 있어서, 상기 베이스 확산 영역은 p형 불순물 이온이 도핑되고 상기 에미터 확산 영역 및 콜렉터 확산 영역은 n형 불순물 이온이 도핑되는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제3항에 있어서, 상기 제2베이스 확산 영역의 불순물 농도는 상기 제1베이스 확산 영역의 불순물 농도에 비하여 상대적으로 높은 것을 특징으로 하는 바이폴라 트랜지스터.
- 제4항에 있어서, 상기 에미터 전극, 베이스 전극, 콜렉터 전극의 상부에 샐리사이드층이 각각 형성된 것을 특징으로 하는 바이폴라 트랜지스터.
- 제5항에 있어서, 상기 에미터 전극의 일부상에는 절연층이 형성된 것을 특징으로 하는 바이폴라 트랜지스터.
- 제6항에 있어서, 상기 베이스 전극은 그의 일부가 상기 제2베이스 확산 영역에 접촉된 상태에서 상기 에미터 전극상의 절연층 상부로 연장된 것을 특징으로 하는 바이폴라 트랜지스터.
- 제7항에 있어서, 상기 베이스 전극의 측면에 스페이서가 형성된 것을 특징으로 하는 바이폴라 트랜지스터.
- 콜렉터 확산 영역이 형성된 제1도전형의 기판에 제2도전형의 불순물 이온을 주입하여서 제1베이스 확산 영역을 형성하는 단계;상기 결과물의 전면에 제1도전형의 불순물 이온이 주입된 제1폴리실리콘층 및 절연층을 적층시키는 단계;상기 제1폴리실리콘층을 패터닝시켜서 에미터 전극 및 콜렉터 전극을 형성시키는 단계와,열확산 공정에 의하여 상기 제1베이스 확산 영역에 에미터 확산 영역을 형성시키는 단계와,상기 에미터 전극의 측면에 제1스페이서를 형성시키는 단계와,상기 결과물의 전면에 제2폴리실리콘층을 형성시키고 제2도전형의 불순물 이온을 주입시키는 단계와,상기 제2폴리실리콘층을 패터닝시켜서 베이스 전극을 형성시키는 단계와,열확산 공정에 의하여 제2베이스 확산 영역을 형성시키는 단계;외부에 노출되는 상기 에미터 전극, 콜렉터 전극 및 베이스 전극에 전기적으로 연결되는 메탈 배선을 형성시키는 단계로 이루어진 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제9항에 있어서, 상기 제1도전형은 n형 불순물 이온으로 이루어지고, 상기 제2도전형은 p형 불순물 이온으로 이루어진 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제10항에 있어서, 상기 제1폴리실리콘층의 제1도전형의 불순물 이온은 상기 절연층을 상기 제1폴리실리콘층상에 적층시키기 전에 이온 주입 공정을 수행함으로서 도핑되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제11항에 있어서, 상기 제1스페이서의 선폭 크기를 조절시킴으로서 상기 제2베이스 확산 영역의 크기가 조절되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제12항에 있어서, 상기 제2베이스 확산 영역의 불순물 농도는 상기 제1베이스 확산 영역의 불순물 농도에 비하여 상대적으로 높게 유지되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제13항에 있어서, 상기 베이스 전극의 측면에 제2스페이서를 형성시키는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제14항에 있어서, 상기 제2스페이서를 식각 마스크로 하는 식각 공정에 의하여 상기 에미터 전극의 상부에 잔존하는 절연층의 일부를 제거하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제15항에 있어서, 상기 식각 공정에 의하여 베이스 전극의 상부 및 콜렉터 전극의 상부를 노출시키는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제15항 또는 제16항에 있어서, 외부에 노출되는 에미터 전극, 콜렉터 전극 및 베이스 전극상에 샐리사이드층을 각각 형성시키는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
- 제17항에 있어서, 상기 샐리사이드층을 통하여 상기 에미터 전극, 콜렉터 전극 및 베이스 전극은 상기 메탈 배선에 전기적으로 연결되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077192A KR100210330B1 (ko) | 1996-12-30 | 1996-12-30 | 바이폴라 소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077192A KR100210330B1 (ko) | 1996-12-30 | 1996-12-30 | 바이폴라 소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057887A KR19980057887A (ko) | 1998-09-25 |
| KR100210330B1 true KR100210330B1 (ko) | 1999-07-15 |
Family
ID=19492459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077192A KR100210330B1 (ko) | 1996-12-30 | 1996-12-30 | 바이폴라 소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100210330B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101137908B1 (ko) * | 2007-11-05 | 2012-05-03 | 삼성코닝정밀소재 주식회사 | 질화갈륨 웨이퍼 및 질화갈륨의 전하 농도 제어 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332117A (ja) * | 2005-05-23 | 2006-12-07 | Sharp Corp | トランジスタ構造および電子機器 |
-
1996
- 1996-12-30 KR KR1019960077192A patent/KR100210330B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101137908B1 (ko) * | 2007-11-05 | 2012-05-03 | 삼성코닝정밀소재 주식회사 | 질화갈륨 웨이퍼 및 질화갈륨의 전하 농도 제어 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980057887A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006476A (en) | Transistor manufacturing process using three-step base doping | |
| US4066473A (en) | Method of fabricating high-gain transistors | |
| US6989557B2 (en) | Bipolar junction transistor and fabricating method | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| JPH0666325B2 (ja) | 凹状のエピタキシャル成長固有ベース領域を有する垂直バイポーラ・トランジスタ及びその製造方法 | |
| JPH08274109A (ja) | 高周波バイポーラトランジスタ構体及びその製造方法 | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| KR0128339B1 (ko) | Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법 | |
| EP0147249B1 (en) | Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures | |
| US5581112A (en) | Lateral bipolar transistor having buried base contact | |
| KR20030047274A (ko) | 초자기정렬 이종접합 바이폴라 소자 및 그 제조방법 | |
| KR100257517B1 (ko) | 고속 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100210330B1 (ko) | 바이폴라 소자 및 이의 제조 방법 | |
| US6255716B1 (en) | Bipolar junction transistors having base electrode extensions | |
| US4982257A (en) | Vertical bipolar transistor with collector and base extensions | |
| JPS5947468B2 (ja) | バイポ−ラ・トランジスタの製造方法 | |
| US5717227A (en) | Bipolar junction transistors having insulated gate electrodes | |
| JP2515055B2 (ja) | 半導体デバイス | |
| KR0182000B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| US5328857A (en) | Method of forming a bilevel, self aligned, low base resistance semiconductor structure | |
| US6140196A (en) | Method of fabricating high power bipolar junction transistor | |
| JP3255916B2 (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| US5244822A (en) | Method of fabricating bipolar transistor using self-aligned polysilicon technology | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| US5376563A (en) | Method of manufacturing an emitter base self alignment structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070327 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |