CN101452872B - 高压区浅沟槽顶角端圆化的方法 - Google Patents
高压区浅沟槽顶角端圆化的方法 Download PDFInfo
- Publication number
- CN101452872B CN101452872B CN200710094366XA CN200710094366A CN101452872B CN 101452872 B CN101452872 B CN 101452872B CN 200710094366X A CN200710094366X A CN 200710094366XA CN 200710094366 A CN200710094366 A CN 200710094366A CN 101452872 B CN101452872 B CN 101452872B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- shallow trench
- pressure region
- region
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种高压区浅沟槽顶角端圆化的方法，在利用普通的方法形成浅沟槽结构后，保留硬质掩膜层，还包括以下步骤：1.利用光刻胶填充在所有的浅沟槽区域，并在有源区上方形成一定的厚度；2.去除高压区内有源区上方的全部光刻胶，浅沟槽内光刻胶保留一定的厚度，而低压区被光刻胶覆盖；3.对高压区内的浅沟槽顶角进行圆化处理；4.去除残余的光刻胶和其它残余物。本发明利用二次区域处理的方法，实现高压电路中高压区与低压区内浅沟槽隔离结构对顶角圆化的不同要求。在高压区可以获得所需要的更高程度的圆化顶角；同时，在低压区获得相对较小的圆化顶角，避免了大圆化顶角工艺可能带来的不利影响。
Description
技术领域
本发明涉及半导体制造领域，特别涉及半导体制造领域中的高压区浅沟槽顶角端圆化的方法。
背景技术
半导体技术中的浅沟槽隔离工艺是为了对应0.3μm以下的深亚微米工艺而发展的一种隔离技术。浅沟槽是小线条电路多采用的物理隔离方式。随着线条尺寸的减小，高压电路也逐渐开始采用浅沟槽结构取代传统的场氧化层的隔离方式。
由于高压区和低压区分别工作于不同的工作电压下，并且两区的电压相差往往较大，对应要求器件尺寸和栅极厚度的差异也较大。高压区更高的工作电压需要更厚的栅极氧化膜层，而低压区较小的工作电压则要求较小的栅极厚度。
在栅极氧化膜形成过程中，较厚的氧化膜在生长过程中会在有源区和浅沟槽边缘产生鸟嘴效应。鸟嘴效应会使浅沟槽隔离结构的顶角锐化。当顶角锐化达到一定程度下，顶角成为应力的集中点，成为电流泄漏的危险点。因此，高压电路往往对浅沟槽的顶角圆化程度要求更高。
一般情况下，浅沟槽顶角的圆化往往借助于浅沟槽刻蚀工艺、湿法工艺或者衬垫氧化层生长工艺处理而实现。但这些处理工艺基本上是对低压区和高压区一起进行处理，往往很难同时满足两种区域对浅沟槽隔离结构的顶角圆化程度的不同要求。
例如，借助氨水、双氧水和水的混合溶液进行湿法处理，可以实现浅沟槽顶角圆化，但同时会造成有源区线条顶部尺寸减小。如图1所示，在满足高压区对顶角圆化更高的要求时，有源区线条顶部尺寸会减小很多。这种尺寸变化会严重影响低压区有源区性能。
本发明所要解决的技术问题是提供一种高压区浅沟槽顶角端圆化的方法，能够满足高压区域和低压区域对浅沟槽隔离结构的顶角圆化程度的不同要求。
为解决上述技术问题，本发明高压区浅沟槽顶角端圆化的方法的技术方案是，在利用普通的方法形成浅沟槽结构后，保留硬质掩膜层，由以下步骤组成高压区浅沟槽顶角端圆化的方法：第一步，利用光刻胶填充在所有的浅沟槽区域，并在有源区上方形成一定的厚度；第二步，去除高压区内有源区上方的全部光刻胶，浅沟槽内光刻胶保留一定的厚度，而低压区被光刻胶覆盖；第三步，对高压区内的浅沟槽顶角进行圆化处理；所述圆化处理的方法为等离子刻蚀方法、或者化学湿法刻蚀方法、或者等离子刻蚀与化学湿法刻蚀相结合的方法；第四步，去除残余的光刻胶和其它残余物。
作为本发明的进一步改进是，第二步中采用掩膜版对高压区进行曝光的方法去除高压区内有源区上方全部的光刻胶。
作为本发明的另一种进一步改进是，第二步中根据光刻胶的性质，该掩膜版使得高压区为透光区、低压区为不透光区，或者使得低压区为透光区，高压区为不透光区
本发明将光刻胶填充在浅沟槽区域，并在有源区上方形成一定的厚度，并使高压区内有源区上的光刻胶被去除，而浅沟槽内光刻胶保留一定的厚度，再对高压区内的浅沟槽顶角进行圆化处理，可以实现高压区和低压区浅沟槽顶角的不同圆化程度要求。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为已有技术中顶角圆化工艺的浅沟槽结构示意图；
图2为本发明方法流程示意图；
图3至图7为本发明实施例流程示意图。
图中附图标记为1.1为硬质掩膜层，1.2为硅质基体，1.3为低压区浅沟槽，1.4为高压区浅沟槽，1.5为低压区有源区，1.6为高压区有源区，1.7为低压区浅沟槽顶角，1.8为高压区浅沟槽顶角，2.1为填充的光刻胶。
具体实施方式
如图1所示，本发明方法包括以下的步骤：
在利用普通的方法形成浅沟槽结构后，保留硬质掩膜层，如图3所示，沟槽的深度范围可以在1000 
至6000 
低压区有源区线条尺寸可以在500 至5000 
高压区有源区线条尺寸则很大。此时浅沟槽顶角尚未进行圆化处理，在低压区和高压区的浅沟槽顶角都相对比较尖锐。
如图4所示，利用光刻胶填充在所有的浅沟槽区域，将高压区和低压 区全部覆盖起来，并在有源区上方形成一定的厚度，有源区上方形成的厚度可以在100 
至1000 
之间。所采用的光刻胶种类不受限制，但需要和下一步中掩膜版相匹配。光刻胶可以为365nm紫外线光刻胶或者248nm深紫外线光刻胶或者193nm深紫外线光刻胶。光刻胶可以为正胶，也可以为负胶。
如图5所示，利用光学显影的方法，去除高压区内有源区上方的全部光刻胶，使高压区浅沟槽的顶角暴露出来，浅沟槽内光刻胶保留一定的厚度，浅沟槽内的光刻胶在其后的处理工艺中可以保护浅沟槽形状，而低压区被光刻胶覆盖。上述的光学显影方法是采用掩膜版对高压区进行曝光，而低压区被光刻胶覆盖不被曝光。所述的掩膜版对应于光刻胶的性质使得高压区为透光区、低压区为不透光区，或者使得低压区为透光区，高压区为不透光区。
如图6所示，采用等离子刻蚀方法、或者化学湿法刻蚀方法、或者采用采用等离子刻蚀和化学湿法刻蚀相结合的方法，对高压区内的浅沟槽顶角进行圆化处理。
采用等离子灰化方法或者化学剥胶方法去除残余的光刻胶和其它残余物，如图7所示，去除残余光刻胶和其它残余物后的浅沟槽结构中，高压区的浅沟槽顶角获得较大的圆化，而低压区内浅沟槽顶角并未受到影响，其圆化只来源于现有的浅沟槽刻蚀工艺，圆化程度较小，而且有源区线条尺寸不会受到损失。
本发明利用二次区域处理的方法在高压电路制造中实现高压区和低压 区在浅沟槽顶角形成不同圆化程度要求。
本发明首先利用传统的浅沟槽刻蚀工艺形成基本的浅沟槽结构，并保留硬质掩膜层，然后利用光刻胶填充所有的浅沟槽区域，并在有源区上方形成一定的厚度。接着，借助于一层特定的掩膜版，利用光学显影的方法，区分开高压区域和低压区域。通过优化的光学显影工艺，使高压区内有源区上的光刻胶被去除，而浅沟槽内光刻胶保留一定的厚度。然后，利用特定的工艺对高压区内的浅沟槽顶角进行处理，增加其圆化程度。最后，去除残余的光刻胶和其它残余物，即可以在高压区浅沟槽结构中获得更加圆化的顶角。
本发明利用二次区域处理的方法，实现高压电路中高压区与低压区内浅沟槽隔离结构对顶角圆化的不同要求。在高压区可以获得所需要的更高程度的圆化顶角；同时，在低压区获得相对较小的圆化顶角，避免了大圆化顶角工艺可能带来的不利影响。
Claims (6)
1.一种高压区浅沟槽顶角端圆化的方法，在利用普通的方法形成浅沟槽结构后，保留硬质掩膜层，其特征在于，由以下步骤组成高压区浅沟槽顶角端圆化的方法：第一步，利用光刻胶填充在所有的浅沟槽区域，并在有源区上方形成一定的厚度；第二步，去除高压区内有源区上方的全部光刻胶，浅沟槽内光刻胶保留一定的厚度，而低压区被光刻胶覆盖；第三步，对高压区内的浅沟槽顶角进行圆化处理；所述圆化处理的方法为等离子刻蚀方法、或者化学湿法刻蚀方法、或者等离子刻蚀与化学湿法刻蚀相结合的方法；第四步，去除残余的光刻胶和其它残余物。
2.根据权利要求1所述的高压区浅沟槽顶角端圆化的方法，其特征在于，第一步中的光刻胶为365nm紫外线光刻胶或者248nm深紫外线光刻胶或者193nm深紫外线光刻胶，光刻胶为正胶、或负胶。
3.根据权利要求1所述的高压区浅沟槽顶角端圆化的方法，其特征在于，第一步填充在所有的浅沟槽区域的光刻胶在有源区上的厚度为 至 
4.根据权利要求1所述的高压区浅沟槽顶角端圆化的方法，其特征在于，第二步中采用掩膜版对高压区进行曝光的方法去除高压区内有源区上方全部的光刻胶。
5.根据权利要求4所述的高压区浅沟槽顶角端圆化的方法，其特征在于，第二步中根据光刻胶的性质，该掩膜版使得高压区为透光区、低压区为不透光区，或者使得低压区为透光区，高压区为不透光区。
6.根据权利要求1所述的高压区浅沟槽顶角端圆化的方法，其特征在于，第四步中采用等离子灰化方法或者化学剥胶方法去除残余的光刻胶和其它残余物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710094366XA CN101452872B (zh) | 2007-11-30 | 2007-11-30 | 高压区浅沟槽顶角端圆化的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710094366XA CN101452872B (zh) | 2007-11-30 | 2007-11-30 | 高压区浅沟槽顶角端圆化的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101452872A CN101452872A (zh) | 2009-06-10 |
| CN101452872B true CN101452872B (zh) | 2011-06-01 |
Family
ID=40735027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710094366XA Active CN101452872B (zh) | 2007-11-30 | 2007-11-30 | 高压区浅沟槽顶角端圆化的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101452872B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103593A (zh) * | 2013-04-02 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 一种闪存存储器的制作方法 |
| CN104347378A (zh) * | 2013-08-09 | 2015-02-11 | 上海华虹宏力半导体制造有限公司 | 一种应用于沟槽型mos器件的沟槽栅的制备方法 |
| CN104658902B (zh) * | 2015-01-28 | 2018-05-08 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
| CN109411404A (zh) * | 2018-10-31 | 2019-03-01 | 武汉新芯集成电路制造有限公司 | 浅沟槽隔离结构及其制造方法和半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591834A (zh) * | 2003-09-03 | 2005-03-09 | 南亚科技股份有限公司 | 部分垂直存储单元的双边角圆化制程 |
| CN1617327A (zh) * | 2003-11-14 | 2005-05-18 | 旺宏电子股份有限公司 | 浅沟渠隔离结构及其沟渠的制造方法 |
| CN101075574A (zh) * | 2007-06-12 | 2007-11-21 | 上海宏力半导体制造有限公司 | 高压组件的浅沟槽隔离结构的制造方法 |
-
2007
- 2007-11-30 CN CN200710094366XA patent/CN101452872B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1591834A (zh) * | 2003-09-03 | 2005-03-09 | 南亚科技股份有限公司 | 部分垂直存储单元的双边角圆化制程 |
| CN1617327A (zh) * | 2003-11-14 | 2005-05-18 | 旺宏电子股份有限公司 | 浅沟渠隔离结构及其沟渠的制造方法 |
| CN101075574A (zh) * | 2007-06-12 | 2007-11-21 | 上海宏力半导体制造有限公司 | 高压组件的浅沟槽隔离结构的制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2003-7688A 2003.01.10 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101452872A (zh) | 2009-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104009036B (zh) | 制造多栅极器件的方法 | |
| US8802510B2 (en) | Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing | |
| CN101452872B (zh) | 高压区浅沟槽顶角端圆化的方法 | |
| CN104425366B (zh) | 半导体结构的形成方法 | |
| US7514312B2 (en) | Method of manufacturing semiconductor device | |
| CN102810472A (zh) | 降低凹槽侧壁上的条痕的方法 | |
| EP3185286B1 (en) | Method and device to improve shallow trench isolation | |
| CN103021924A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN101599429B (zh) | 形成侧墙方法 | |
| CN103928303A (zh) | 多重图形的形成方法 | |
| CN101661886B (zh) | 半导体制备中源漏注入结构的制备方法 | |
| CN103021925A (zh) | Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法 | |
| JP2005072563A (ja) | 半導体素子のゲート酸化膜形成方法 | |
| US7432144B2 (en) | Method for forming a transistor for reducing a channel length | |
| CN100565839C (zh) | 不同厚度的栅氧化层的制造方法 | |
| CN102087960B (zh) | 有源区的形成方法 | |
| CN102420124B (zh) | 一种介质层刻蚀方法 | |
| US20150206788A1 (en) | Double Patterning Method Of Forming Semiconductor Active Areas And Isolation Regions | |
| US9842743B1 (en) | Method of etching a shallow trench | |
| US7534711B2 (en) | System and method for direct etching | |
| CN103295894B (zh) | 改善半导体器件不同区域关键尺寸差异的方法 | |
| CN103515290A (zh) | 双浅沟槽隔离工艺 | |
| KR20100042423A (ko) | 반도체 소자의 패턴 형성 방법 | |
| TW444325B (en) | Method for forming trench on silicon substrate | |
| US20180261589A1 (en) | Integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131218 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131218 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |