CN115881729A

CN115881729A - 半导体结构及其形成方法

Info

Publication number: CN115881729A
Application number: CN202111155626.6A
Authority: CN
Inventors: 陈建
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2021-09-29
Filing date: 2021-09-29
Publication date: 2023-03-31

Abstract

一种半导体结构及其形成方法，其中半导体结构包括：衬底，衬底内具有相邻的第一阱区和第二阱区，第一阱区内具有第一离子，第二阱区内具有第二离子，第一离子和第二离子的电学类型不同；位于第一阱区上的若干第一鳍部；位于第二阱区上的若干第二鳍部；位于衬底内的隔离开口，隔离开口位于第一阱区和第二阱区之间；位于衬底上和隔离开口内的隔离层，隔离层覆盖第一鳍部和第二鳍部的部分侧壁，且隔离层的顶部表面低于第一鳍部和第二鳍部的顶部表面。通过位于隔离开口内的隔离层，能够有效对第一阱区和第二阱区进行隔离，进而能够减少后续形成的晶体管之间发生短接的问题，以此提升最终形成的半导体结构的性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的发展，集成电路中器件的特征尺寸越来越小。然而当器件的特征尺寸越来越小时，随之，源极和漏极之间的沟道区的长度也越来越短。当沟道区的长度减小到一定值时，会产生短沟道效应，由于短沟道效应的存在会影响器件的性能，因此也就阻碍了集成电路中器件特征尺寸的进一步缩小。

现有技术中为了克服短沟道效应，促进半导体技术的发展，通过将沟道材料换成了锗硅(SiGe)材料，由于锗硅材料具有高的空穴迁移率，通常是硅(Si)材料的空穴迁移率的6～25倍，因此通过将锗硅材料作为沟道区的材料，就可以大大提高器件的性能。

然而，现有技术的硅锗材料沟道的晶体管仍存在诸多问题。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效的提升最终形成的半导体结构的性能。

为解决上述问题，本发明提供一种半导体结构，包括：衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区内具有第一离子，所述第二阱区内具有第二离子，所述第一离子和所述第二离子的电学类型不同；位于所述第一阱区上的若干第一鳍部；位于所述第二阱区上的若干第二鳍部；位于所述衬底内的隔离开口，所述隔离开口位于所述第一阱区和所述第二阱区之间；位于所述衬底上和所述隔离开口内的隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。

可选的，所述第二鳍部包括：第一区以及位于所述第一区上的第二区，且所述第一区和所述第二区的材料不同。

可选的，所述第一区的材料包括硅；所述第二区的材料包括硅锗。

可选的，所述第一鳍部的材料包括硅。

可选的，所述隔离层的材料包括氧化硅、碳氧化硅或氮氧化硅。

可选的，所述第一离子包括P型离子；所述第二离子包括N型离子。

相应的，本发明的技术方案中还提供了一种半导体结构的形成方法，包括：提供衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区内具有第一离子，所述第二阱区内具有第二离子，所述第一离子和所述第二离子的电学类型不同；形成隔离开口、若干第一鳍部和若干第二鳍部，所述第一鳍部位于所述第一阱区上，所述第二鳍部位于所述第二阱区上，所述隔离开口位于所述第一阱区和所述第二阱区之间；在所述衬底上和所述隔离开口内形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。

可选的，所述第一鳍部的材料包括硅。

可选的，所述隔离开口、第一鳍部和第二鳍部的形成方法包括：在所述衬底上形成第一半导体材料层和第二半导体材料层；在所述第一半导体材料层和所述第二半导体材料层上形成第一图形化层，所述第一图形化层暴露出部分所述第一半导体材料层和部分所述第二半导体材料层的顶部表面；在所述第一半导体材料层和所述第二半导体材料层之间形成图形化开口；以所述第一图形化层和所述图形化开口为掩膜刻蚀所述第一半导体材料层、第二半导体材料层、第一阱区和第二阱区，形成所述第一鳍部、第二鳍部和隔离开口。

可选的，所述第一半导体材料层、第二半导体材料层以及图形化开口的形成方法包括：在所述衬底上形成初始第一半导体材料层；去除部分所述初始第一半导体材料层，形成所述第一半导体材料层和初始第一开口，所述初始第一开口位于所述第二阱区上；在所述初始第一开口的侧壁形成侧墙，形成第一开口；在所述第一开口内形成所述第二半导体材料层，所述第二半导体材料层与所述第一半导体材料层的材料不同；去除所述侧墙，在所述第一半导体材料层和所述第二半导体材料层之间形成所述图形化开口。

可选的，在所述第一开口内形成所述第二半导体材料层的工艺包括外延生长工艺。

可选的，在所述初始第一开口的侧壁形成侧墙的方法包括：在所述初始第一开口的侧壁和顶部表面、以及所述第一半导体材料层的顶部表面形成初始侧墙；回刻蚀所述初始侧墙，直至暴露出所述第一半导体材料层的顶部表面、以及所述初始第一开口的底部表面为止，形成所述侧墙。

可选的，所述侧墙的材料与所述第一半导体材料不同；所述侧墙的材料与所述第二半导体材料不同。

可选的，所述侧墙的材料包括氧化硅、氮化硅、碳化硅或氮氧化硅。

可选的，所述隔离层的形成方法包括：在所述隔离开口内以及所述衬底上形成隔离材料层，所述隔离材料层覆盖所述第一鳍部和所述第二鳍部；对所述隔离材料层进行平坦化处理，直至暴露出所述第一鳍部和所述第二鳍部的顶部表面为止，形成初始隔离层；回刻蚀所述初始隔离层，形成所述隔离层。

可选的，所述衬底的形成方法包括：提供初始衬底；在所述初始衬底上形成第二图形化层，所述第二图形化层暴露出部分所述初始衬底的顶部表面；以所述第二图形化层为掩膜，向所述初始衬底内注入所述第一离子，形成所述第一阱区；在形成所述第一阱区之后，去除所述第二图形化层；在去除所述第二图形化层之后，在所述初始衬底上形成第三图形化层，所述第三图形化层暴露出部分所述初始衬底的顶部表面；以所述第三图形化层为掩膜，向所述初始衬底内注入所述第二离子，形成所述第二阱区和所述衬底。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案的结构中，包括：位于所述衬底内的隔离开口，所述隔离开口位于所述第一阱区和所述第二阱区之间；位于所述衬底上和所述隔离开口内的隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。通过位于所述隔离开口内的隔离层，能够有效对所述第一阱区和所述第二阱区进行隔离，进而能够减少后续形成的晶体管之间发生短接的问题，以此提升最终形成的半导体结构的性能。

本发明的技术方案的形成方法中，在所述第一阱区和所述第二阱区之间形成隔离开口，以及在所述衬底上和所述隔离开口内形成隔离层。通过位于所述隔离开口内的隔离层，能够有效对所述第一阱区和所述第二阱区进行隔离，进而能够减少后续形成的晶体管之间发生短接的问题，以此提升最终形成的半导体结构的性能。

进一步，所述第一半导体材料层、第二半导体材料层以及图形化开口的形成方法包括：在所述衬底上形成初始第一半导体材料层；去除部分所述初始第一半导体材料层，形成所述第一半导体材料层和初始第一开口，所述初始第一开口位于所述第二阱区上；在所述初始第一开口的侧壁形成侧墙，形成第一开口；在所述第一开口内形成所述第二半导体材料层，所述第二半导体材料层与所述第一半导体材料层的材料不同；在所述第一半导体材料层和所述第二半导体材料层上形成第一图形化层，所述第一图形化层暴露出部分所述第一半导体材料层和部分所述第二半导体材料层的顶部表面；去除所述侧墙，在所述第一半导体材料层和所述第二半导体材料层之间形成所述图形化开口。由于所述第一开口的侧壁是侧墙，因此在采用外延生长工艺形成所述第二半导体材料层时，所述第二半导体材料层仅能从所述第一开口的底部表面进行生长，避免了在所述第二半导体材料层内形成空隙，进而保证形成的所述第二鳍部内也不会具有所述空隙，以此提升最终形成的半导体结构的性能。

进一步，所述衬底的形成方法包括：提供初始衬底；在所述初始衬底上形成第二图形化层，所述第二图形化层暴露出部分所述初始衬底的顶部表面；以所述第二图形化层为掩膜，向所述初始衬底内注入所述第一离子，形成所述第一阱区；在形成所述第一阱区之后，去除所述第二图形化层；在去除所述第二图形化层之后，在所述初始衬底上形成第三图形化层，所述第三图形化层暴露出部分所述初始衬底的顶部表面；以所述第三图形化层为掩膜，向所述初始衬底内注入所述第二离子，形成所述第二阱区和所述衬底。所述第一阱区和所述第二阱区在形成所述第一鳍部和所述第二鳍部之前形成，能够有效避免在注入所述第一离子和所述第二离子的过程中，对所述第一鳍部和所述第二鳍部造成影响。

附图说明

图1至图3是一种半导体结构的结构示意图；

图4至图13是本发明半导体结构形成方法实施例各步骤结构示意图。

具体实施方式

正如背景技术所述，现有技术的硅锗材料沟道的晶体管仍存在诸多问题。以下将结合附图进行具体说明。

图1至图3是一种半导体结构的结构示意图。

请参考图1，提供衬底100，所述衬底100包括相邻接的第一区I和第二区II，且所述衬底100内具有第一开口(未标示)，所述第一开口位于所述第二区II内；在所述第一开口内形成半导体材料层102，所述半导体材料层102的材料与所述衬底100的材料不同。

请参考图2，对所述衬底100和所述半导体材料层102进行图形化处理，形成若干第一鳍部103和若干第二鳍部104，所述第一鳍部103由图形化所述衬底100形成，所述第二鳍部104由图形化所述半导体材料层102形成。

请参考图3，在所述衬底100上形成初始隔离层(未图示)，所述初始隔离层覆盖所述第一鳍部103和所述第二鳍部104的侧壁；在所述第一区I内形成第一阱区105，所述第一阱区105内具有第一离子；在所述第二区II内形成第二阱区106，所述第二阱区106内具有第二离子，所述第一离子与所述第二离子的电学类型不同；在形成所述第一阱区105和所述第二阱区106之后，回刻蚀所述初始隔离层，形成隔离层101，所述隔离层101覆盖所述第一鳍部103和所述第二鳍部104的部分侧壁，且所述隔离层101的顶部表面低于所述第一鳍部103和所述第二鳍部104的顶部表面。

在本实施例中，所述衬底100的材料采用硅，所述半导体材料层102的材料采用硅锗，通过由图形化所述半导体材料层102所形成所述第二鳍部104作为后续PMOS晶体管的沟道层，能够有效提升空穴的迁移率，进而提升PMOS晶体管的器件性能。

然而，在本实施例中，在所述图形化处理之后形成的所述第一阱区105和所述第二阱区106之间的间隙较小，使得后续形成的晶体管之间容易发生短接，进而影响后续半导体结构的性能。

在此基础上，本发明提供一种半导体结构及其形成方法，在所述第一阱区和所述第二阱区之间形成隔离开口，以及在所述衬底上和所述隔离开口内形成隔离层。通过位于所述隔离开口内的隔离层，能够有效对所述第一阱区和所述第二阱区进行隔离，进而能够减少后续形成的晶体管之间发生短接的问题，以此提升最终形成的半导体结构的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。

请参考图4和图5，图4是图5的立体结构示意图，图5是图4中沿A-A线截面示意图，提供衬底200，所述衬底200内具有相邻的第一阱区201和第二阱区202，所述第一阱区201内具有第一离子，所述第二阱区202内具有第二离子，所述第一离子和所述第二离子的电学类型不同。

在本实施例中，所述衬底200的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成第二图形化层(未图示)，所述第二图形化层暴露出部分所述初始衬底的顶部表面；以所述第二图形化层为掩膜，向所述初始衬底内注入所述第一离子，形成所述第一阱区201；在形成所述第一阱区201之后，去除所述第二图形化层；在去除所述第二图形化层之后，在所述初始衬底上形成第三图形化层(未图示)，所述第三图形化层暴露出部分所述初始衬底的顶部表面；以所述第三图形化层为掩膜，向所述初始衬底内注入所述第二离子，形成所述第二阱区202和所述衬底200。

在本实施例中，所述初始衬底的材料采用硅；在其他实施例中，所述初始衬底的材料还可以采用锗化硅、碳化硅、砷化镓或镓化铟。

在本实施例中，所述第一离子采用P型离子，所述第一阱区201即P阱，所述第二离子采用N型离子，所述第二阱区202即N阱。

在本实施例中，后续在所述P阱上形成NMOS晶体管，在所述N阱上形成PMOS晶体管。

在本实施例中，所述第一阱区201和所述第二阱区202在形成第一鳍部和第二鳍部之前形成，能够有效避免在注入所述第一离子和所述第二离子的过程中，对所述第一鳍部和所述第二鳍部造成影响。

在本实施例中，在提供所述衬底200之后，还包括：形成隔离开口、若干第一鳍部和若干第二鳍部，所述第一鳍部位于所述第一阱区201上，所述第二鳍部位于所述第二阱区202上，所述隔离开口位于所述第一阱区201和所述第二阱区202之间。具体过程请参考图6至图12。

请参考图6，图6和图5的视图方向一致，在所述衬底200上形成初始第一半导体材料层203。

在本实施例中，所述初始第一半导体材料层203分别位于所述第一阱区201和所述第二阱区202上。

在本实施例中，所述初始第一半导体材料层203的材料采用硅。

请参考图7，去除部分所述初始第一半导体材料层203，形成所述第一半导体材料层204和初始第一开口205，所述初始第一开口205位于所述第二阱区202上。

在本实施例中，所述初始第一开口205的作用在于为后续形成第二半导体材料层提供空间。

在本实施例中，所述初始第一开口205的形成方法包括：在所述初始第一半导体材料层203上形成第四图形化层(未图示)，所述第四图形化层暴露出部分所述初始第一半导体材料层203的顶部表面；以所述第四图形化层为掩膜刻蚀所述初始第一半导体材料层203，形成所述初始第一开口205。

请参考图8，在所述初始第一开口205的侧壁形成侧墙206，形成第一开口207。

在本实施例中，所述第一开口207位于所述第二阱区202上。

在本实施例中，所述侧墙206用于后续形成图形化开口，并以所述图形化开口为掩膜形成所述隔离开口。

在本实施例中，在所述初始第一开口205的侧壁形成侧墙206的方法包括：在所述初始第一开口205的侧壁和顶部表面、以及所述第一半导体材料层204的顶部表面形成初始侧墙(未图示)；回刻蚀所述初始侧墙，直至暴露出所述第一半导体材料层204的顶部表面、以及所述初始第一开口205的底部表面为止，形成所述侧墙206。

在本实施例中，所述侧墙206的材料与所述第一半导体材料204不同；所述侧墙206的材料与后续形成的第二半导体材料不同。在后续去除所述侧墙206时，降低对所述第一半导体材料层204和所述第二半导体材料层的刻蚀损伤。

在本实施例中，所述侧墙206的材料包括氧化硅；在其他实施例中，所述侧墙的材料还可以采用氮化硅、碳化硅或氮氧化硅。

请参考图9，在所述第一开口207内形成第二半导体材料层208，所述第二半导体材料层208与所述第一半导体材料层204的材料不同。

在本实施例中，所述第二半导体材料层208的材料采用硅锗，所述第二半导体材料层208用于形成所述第二鳍部，所述第二鳍部用于形成PMOS晶体管的沟道层，进而能够有效提升空穴的迁移率，进而提升PMOS晶体管的器件性能。

在本实施例中，在所述第一开口207内形成所述第二半导体材料层208的工艺采用外延生长工艺。由于所述第一开口207的侧壁是侧墙206，因此在采用外延生长工艺形成所述第二半导体材料层208时，所述第二半导体材料层208仅能从所述第一开口207的底部表面进行生长，避免了在所述第二半导体材料层208内形成空隙，进而保证形成的所述第二鳍部内也不会具有所述空隙，以此提升最终形成的半导体结构的性能。

请参考图10，在所述第一半导体材料层204和所述第二半导体材料层208上形成第一图形化层209，所述第一图形化层209暴露出部分所述第一半导体材料层204和部分所述第二半导体材料层208的顶部表面。

在本实施例中，后续以所述第一图形化层209作为刻蚀所述第一半导体材料层204和所述第二半导体材料层208的掩膜，分别形成若干所述第一鳍部和若干所述第二鳍部。

请参考图11，去除所述侧墙206，在所述第一半导体材料层204和所述第二半导体材料层208之间形成所述图形化开口210。

在本实施例中，去除所述侧墙206采用湿法刻蚀工艺。用于所述侧墙206的材料分别与所述第一半导体材料层204和所述第二半导体材料层208的材料不同。因此，采用自对准的湿法刻蚀工艺能够有效降低工艺难度。

请参考图12，以所述第一图形化层209和所述图形化开口210为掩膜刻蚀所述第一半导体材料层204、第二半导体材料层208、第一阱区201和第二阱区202，形成所述第一鳍部211、第二鳍部212和隔离开口213。

在本实施例中，所述第二鳍部212包括：第一区I以及位于所述第一区I上的第二区II，且所述第一区I和所述第二区II的材料不同。

在本实施例中，所述第一区I的材料采用硅，所述第二区II的材料采用硅锗。

在本实施例中，所述第一鳍部211的材料采用硅。

请参考图13，在所述衬200上和所述隔离开口213内形成隔离层214，所述隔离层214覆盖所述第一鳍部211和所述第二鳍部212的部分侧壁，且所述隔离层214的顶部表面低于所述第一鳍部211和所述第二鳍部212的顶部表面。

在本实施例中，所述隔离层214的形成方法包括：在所述隔离开口213内以及所述衬底200上形成隔离材料层(未图示)，所述隔离材料层覆盖所述第一鳍部211和所述第二鳍部212；对所述隔离材料层进行平坦化处理，直至暴露出所述第一鳍部211和所述第二鳍部212的顶部表面为止，形成初始隔离层(未图示)；回刻蚀所述初始隔离层，形成所述隔离层214。

在本实施例中，所述隔离层214的材料采用氧化硅。在其他实施例中，所述隔离层的材料还可以采用碳氧化硅或氮氧化硅。

在本实施例中，在所述第一阱区201和所述第二阱区202之间形成隔离开口213，以及在所述衬底200上和所述隔离开口213内形成隔离层214。通过位于所述隔离开口213内的隔离层214，能够有效对所述第一阱区201和所述第二阱区202进行隔离，进而能够减少后续形成的晶体管之间发生短接的问题，以此提升最终形成的半导体结构的性能。

相应的，本发明的实施例中还提供了一种半导体结构，请继续参考图13，包括：衬底200，所述衬底200内具有相邻的第一阱区201和第二阱区202，所述第一阱区201内具有第一离子，所述第二阱区202内具有第二离子，所述第一离子和所述第二离子的电学类型不同；位于所述第一阱区201上的若干第一鳍部211；位于所述第二阱区202上的若干第二鳍部212；位于所述衬底200内的隔离开口213，所述隔离开口213位于所述第一阱区201和所述第二阱区202之间；位于所述衬底200上和所述隔离开口213内的隔离层214，所述隔离层214覆盖所述第一鳍部211和所述第二鳍部212的部分侧壁，且所述隔离层214的顶部表面低于所述第一鳍部211和所述第二鳍部212的顶部表面。

通过位于所述隔离开口213内的隔离层214，能够有效对所述第一阱区201和所述第二阱区202进行隔离，进而能够减少后续形成的晶体管之间发生短接的问题，以此提升最终形成的半导体结构的性能。

在本实施例中，所述第一区I的材料采用硅；所述第二区II的材料采用硅锗。

在本实施例中，所述第一鳍部211的材料采用硅。

在本实施例中，所述隔离层214的材料采用氧化硅；在其他实施例中，所述隔离层的材料还可以采用碳氧化硅或氮氧化硅。

在本实施例中，所述第一离子采用P型离子；所述第二离子采用N型离子。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区内具有第一离子，所述第二阱区内具有第二离子，所述第一离子和所述第二离子的电学类型不同；

位于所述第一阱区上的若干第一鳍部；

位于所述第二阱区上的若干第二鳍部；

位于所述衬底内的隔离开口，所述隔离开口位于所述第一阱区和所述第二阱区之间；

位于所述衬底上和所述隔离开口内的隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。

2.如权利要求1所述半导体结构，其特征在于，所述第二鳍部包括：第一区以及位于所述第一区上的第二区，且所述第一区和所述第二区的材料不同。

3.如权利要求2所述半导体结构，其特征在于，所述第一区的材料包括硅；所述第二区的材料包括硅锗。

4.如权利要求1所述半导体结构，其特征在于，所述第一鳍部的材料包括硅。

5.如权利要求1所述半导体结构，其特征在于，所述隔离层的材料包括氧化硅、碳氧化硅或氮氧化硅。

6.如权利要求1所述半导体结构，其特征在于，所述第一离子包括P型离子；所述第二离子包括N型离子。

7.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底内具有相邻的第一阱区和第二阱区，所述第一阱区内具有第一离子，所述第二阱区内具有第二离子，所述第一离子和所述第二离子的电学类型不同；

形成隔离开口、若干第一鳍部和若干第二鳍部，所述第一鳍部位于所述第一阱区上，所述第二鳍部位于所述第二阱区上，所述隔离开口位于所述第一阱区和所述第二阱区之间；

在所述衬底上和所述隔离开口内形成隔离层，所述隔离层覆盖所述第一鳍部和所述第二鳍部的部分侧壁，且所述隔离层的顶部表面低于所述第一鳍部和所述第二鳍部的顶部表面。

8.如权利要求7所述半导体结构的形成方法，其特征在于，所述第二鳍部包括：第一区以及位于所述第一区上的第二区，且所述第一区和所述第二区的材料不同。

9.如权利要求8所述半导体结构的形成方法，其特征在于，所述第一区的材料包括硅；所述第二区的材料包括硅锗。

10.如权利要求7所述半导体结构的形成方法，其特征在于，所述第一鳍部的材料包括硅。

11.如权利要求7所述半导体结构的形成方法，其特征在于，所述隔离开口、第一鳍部和第二鳍部的形成方法包括：在所述衬底上形成第一半导体材料层和第二半导体材料层；在所述第一半导体材料层和所述第二半导体材料层上形成第一图形化层，所述第一图形化层暴露出部分所述第一半导体材料层和部分所述第二半导体材料层的顶部表面；在所述第一半导体材料层和所述第二半导体材料层之间形成图形化开口；以所述第一图形化层和所述图形化开口为掩膜刻蚀所述第一半导体材料层、第二半导体材料层、第一阱区和第二阱区，形成所述第一鳍部、第二鳍部和隔离开口。

12.如权利要求11所述半导体结构的形成方法，其特征在于，所述第一半导体材料层、第二半导体材料层以及图形化开口的形成方法包括：在所述衬底上形成初始第一半导体材料层；去除部分所述初始第一半导体材料层，形成所述第一半导体材料层和初始第一开口，所述初始第一开口位于所述第二阱区上；在所述初始第一开口的侧壁形成侧墙，形成第一开口；在所述第一开口内形成所述第二半导体材料层，所述第二半导体材料层与所述第一半导体材料层的材料不同；去除所述侧墙，在所述第一半导体材料层和所述第二半导体材料层之间形成所述图形化开口。

13.如权利要求12所述半导体结构的形成方法，其特征在于，在所述第一开口内形成所述第二半导体材料层的工艺包括外延生长工艺。

14.如权利要求12所述半导体结构的形成方法，其特征在于，在所述初始第一开口的侧壁形成侧墙的方法包括：在所述初始第一开口的侧壁和顶部表面、以及所述第一半导体材料层的顶部表面形成初始侧墙；回刻蚀所述初始侧墙，直至暴露出所述第一半导体材料层的顶部表面、以及所述初始第一开口的底部表面为止，形成所述侧墙。

15.如权利要求12所述半导体结构的形成方法，其特征在于，所述侧墙的材料与所述第一半导体材料不同；所述侧墙的材料与所述第二半导体材料不同。

16.如权利要求12所述半导体结构的形成方法，其特征在于，所述侧墙的材料包括氧化硅、氮化硅、碳化硅或氮氧化硅。

17.如权利要求7所述半导体结构的形成方法，其特征在于，所述隔离层的形成方法包括：在所述隔离开口内以及所述衬底上形成隔离材料层，所述隔离材料层覆盖所述第一鳍部和所述第二鳍部；对所述隔离材料层进行平坦化处理，直至暴露出所述第一鳍部和所述第二鳍部的顶部表面为止，形成初始隔离层；回刻蚀所述初始隔离层，形成所述隔离层。

18.如权利要求7所述半导体结构的形成方法，其特征在于，所述隔离层的材料包括氧化硅、碳氧化硅或氮氧化硅。

19.如权利要求7所述半导体结构的形成方法，其特征在于，所述第一离子包括P型离子；所述第二离子包括N型离子。

20.如权利要求7所述半导体结构的形成方法，其特征在于，所述衬底的形成方法包括：提供初始衬底；在所述初始衬底上形成第二图形化层，所述第二图形化层暴露出部分所述初始衬底的顶部表面；以所述第二图形化层为掩膜，向所述初始衬底内注入所述第一离子，形成所述第一阱区；在形成所述第一阱区之后，去除所述第二图形化层；在去除所述第二图形化层之后，在所述初始衬底上形成第三图形化层，所述第三图形化层暴露出部分所述初始衬底的顶部表面；以所述第三图形化层为掩膜，向所述初始衬底内注入所述第二离子，形成所述第二阱区和所述衬底。