CN104201146A - 双浅沟槽隔离的形成方法 - Google Patents
双浅沟槽隔离的形成方法 Download PDFInfo
- Publication number
- CN104201146A CN104201146A CN201410457676.3A CN201410457676A CN104201146A CN 104201146 A CN104201146 A CN 104201146A CN 201410457676 A CN201410457676 A CN 201410457676A CN 104201146 A CN104201146 A CN 104201146A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- hard mask
- layer
- area
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000002955 isolation Methods 0.000 claims abstract description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims description 101
- 238000005530 etching Methods 0.000 claims description 49
- 230000009977 dual effect Effects 0.000 claims description 35
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 24
- 238000011161 development Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 230000008569 process Effects 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 230000000694 effects Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
Abstract
一种双浅沟槽隔离的形成方法，包括：在基底表面形成氧化层和硬掩膜层，所述基底具有第一区域与第二区域；刻蚀所述第一区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第一部分区域；以所述硬掩膜层为掩膜进一步刻蚀所述第一部分区域形成第一浅沟槽；保护所述第一浅沟槽，并刻蚀所述第二区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第二部分区域；以所述硬掩膜层为掩膜进一步刻蚀所述第一浅沟槽与所述第二部分区域，直至第一浅沟槽形成第三浅沟槽，并形成所述第二区域的第二浅沟槽。采用所述方法形成的双浅沟槽隔离形状稳定，均一性高，形貌好。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种双浅沟槽隔离的形成方法。
背景技术
CMOS图像传感器(CMOS image sensor，CIS)使用于包含数字相机的应用中。在半导体技术中，CIS用于感测投射至半导体基底的光线。一般来说，这些装置利用了包含光电二极管及其他元件(例如，晶体管)的有源像素(activepixel)阵列(即，图像传感元件或单元)，将图像转为数字数据或电子信号。
CIS产品通常包含像素区域及逻辑(电路)区域。浅沟槽隔离(shallowtrench isolation，STI)为集成电路的特征部件，用以防止相邻的半导体部件之间的漏电流(leakage current)。
暗电流(dark current)为像素在未照光的情形下所产生的有害电流。对应暗电流的信号可称为暗信号(dark signal)。暗电流的来源包含硅晶片内的杂质，其可因为制造工艺技术及像素区域的内生热(heat buildup)而对硅晶晶格造成损害。过量的暗电流会产生漏电流并造成图像退化及不佳的装置效能。当像素尺寸缩减(例如，先进的CIS)，暗电流的漏电容限(tolerance)也必须降低。
许多方法对于CIS中的像素区域及逻辑区域均采用单一的浅沟槽隔离。也即，像素区域及逻辑区域中浅沟槽隔离的深度为相同的。然而随着CIS的像素尺寸越来越小，为了增大像素区域的感光面积以及降低像素的暗电流，像素区域所使用的浅沟槽隔离需要做的更浅。这样像素区域所使用的浅沟槽隔离就与逻辑区域的浅沟槽隔离深度不一致。
因此，需要开发一种新的双浅沟槽隔离的形成方法，以在同一个芯片上制作出两种不同深度的浅沟槽隔离。
发明内容
本发明解决的问题是提供一种双浅沟槽隔离的形成方法，以在同一个芯片上制作出两种不同深度的浅沟槽隔离，从而增大像素区域的感光面积并降低像素的暗电流。
为解决上述问题，本发明提供一种双浅沟槽隔离的形成方法，包括：
在基底表面形成氧化层和硬掩膜层，所述基底具有第一区域与第二区域；
刻蚀所述第一区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第一部分区域；
以所述硬掩膜层为掩膜进一步刻蚀所述第一部分区域形成第一浅沟槽；
保护所述第一浅沟槽，并刻蚀所述第二区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第二部分区域；
以所述硬掩膜层为掩膜进一步刻蚀所述第一浅沟槽与所述第二部分区域，直至第一浅沟槽形成第三浅沟槽，并形成所述第二区域的第二浅沟槽。
可选的，于所述硬掩膜层表面形成第一光刻胶层，通过曝光、显影、刻蚀和去胶暴露出所述基底表面，以形成所述第一部分区域。
可选的，所述第一光刻胶层的厚度为：
可选的，所述硬掩膜层为：氮化硅或氮化硅与氮氧化硅的组合。
可选的，所述第三浅沟槽的深度为大于等于200nm且小于等于400nm，所述第二浅沟槽的深度为大于等于120nm且小于等于200nm。
可选的，形成所述第三浅沟槽与第二浅沟槽的步骤为：同时以所述硬掩膜层为掩膜，对所述第一浅沟槽和第二部分区域刻蚀相同的深度。
可选的，形成所述第三浅沟槽与第二浅沟槽的步骤为：分别以硬掩膜层为掩膜，对所述第一浅沟槽和第二部分区域刻蚀相同的深度。
可选的，形成所述第二部分区域的步骤包括，于所述硬掩膜层表面形成第二光刻胶层，通过曝光、显影、刻蚀和去胶暴露出所述基底表面，形成所述第二部分区域；所述第二光刻胶层同时保护第一区域。
可选的，所述第二光刻胶层的厚度为：大于等于
可选的，所述基底为半导体晶圆。
可选的，所述第一区域为逻辑区域，所述第二区域为像素区域。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在基底表面形成氧化层和硬掩膜层，所述基底具有第一区域与第二区域；然后刻蚀所述第一区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第一部分区域；与现有方法不同的，本发明以所述硬掩膜层为掩膜进一步刻蚀所述第一部分区域形成第一浅沟槽；并保护所述第一浅沟槽，并刻蚀所述第二区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第二部分区域；与现有方法不同的，本发明再以所述硬掩膜层为掩膜进一步刻蚀所述第一浅沟槽与所述第二部分区域，直至第一浅沟槽形成第三浅沟槽，并形成所述第二区域的第二浅沟槽。本发明中采用所述硬掩膜层为掩膜用于刻蚀浅沟槽，能够防止因光刻胶无法阻挡刻蚀作用而导致的浅沟槽形状不稳定，并且使各浅沟槽的尺寸均一性提高，各浅沟槽的形貌更好，从而增大像素区域的感光面积并降低像素的暗电流。此外，采用所述硬掩膜层为掩膜，还能够消除光刻胶作为掩膜时产生的反应副产物造成的缺陷，这种缺陷在0.13μm以上技术时还不会造成较大的良率损失，但在0.13μm以下，可能会造成较大的良率损失。
进一步，第二浅沟槽的深度为大于等于120nm且小于等于200nm。一方面，如果第二浅沟槽的深度大于200nm，会造成像素区域中各结构的制程难度增加，并且由于第二浅沟槽的深宽比通常为2:1至3:1，如果第二浅沟槽的深度增大，第二浅沟槽的宽度也随之增大，导致浅沟槽隔离占用太多像素区域的面积，像素区域中的有效面积减小，相应的图像传感器性能下降；而如果第二浅沟槽的深度小于120nm，则最终形成的浅沟槽隔离起不到相应的绝缘隔离作用，同样导致相应的图像传感器性能下降。
附图说明
图1至图4是第一种现有双浅沟槽隔离的形成方法各步骤对应结构示意图；
图5至图9是第二种现有双浅沟槽隔离的形成方法各步骤对应结构示意图；
图10至图12是第三种现有双浅沟槽隔离的形成方法各步骤对应结构示意图；
图13至图18是本发明实施例提供的双浅沟槽隔离的形成方法各步骤对应结构示意图。
具体实施方式
正如背景技术所述，像素区域所使用的浅沟槽隔离就与逻辑区域的浅沟槽隔离深度不一致。
为了制作相应的双浅沟槽隔离，现有的一种方法如图1至4所示。
请参考图1，提供基底100，基底100包括像素区域P和逻辑区域L。在基底100上形成氧化硅层110，在氧化硅层110上形成氮化硅层120。
请参考图2，在氮化硅层120上形成第一光刻胶层130，对第一光刻胶层130进行曝光和显影等工艺形成位于逻辑区域L上的开口(未标注)，并采用具有开口的第一光刻胶层130为掩膜，刻蚀位于逻辑区域L上的氮化硅层120、氧化硅层110和基底100，从而形成位于逻辑区域L上的深度较大的第一浅沟槽140。
请参考图3，去除图2所示第一光刻胶层130以重新暴露氮化硅层120，并形成第二光刻胶层150再次覆盖氮化硅层120。第二光刻胶层150填充满图2中形成的第一浅沟槽140，以保护第一浅沟槽140。对第二光刻胶层150进行曝光和显影等工艺形成位于像素区域P上的开口(未标注)，并采用具有所述开口的第二光刻胶层150为掩膜，刻蚀位于像素区域P上的氮化硅层120、氧化硅层110和基底100，从而形成位于像素区域P上的深度较小的第二浅沟槽160。
请参考图4，去除图3所示第二光刻胶层150，从而重新暴露第一浅沟槽140。到此，形成深度较大的第一浅沟槽140和深度较小的第二浅沟槽160。后续再通过填充工艺，即可形成深度不同的双浅沟槽隔离。
为了制作相应的双浅沟槽隔离，现有的另一种方法如图5至9所示。
请参考图5，提供基底200，基底200包括像素区域P和逻辑区域L。在基底200上形成氧化硅层210，在氧化硅层210上形成氮化硅层220。并在氮化硅层220上形成第一光刻胶层230，对第一光刻胶层230进行曝光和显影等工艺形成位于像素区域P和逻辑区域L上的开口(未标注)，并采用具有开口的第一光刻胶层230为掩膜，刻蚀位于像素区域P和逻辑区域L上的氮化硅层220和氧化硅层210，从而形成位于逻辑区域L上的第一开口240和位于像素区域P上的第二开口250。
请参考图6，去除图5所示第一光刻胶层230。
请参考图7，形成第二光刻胶层270覆盖氮化硅层220，并对第二光刻胶层270进行曝光和显影等工艺，使第二光刻胶层270位于图6所示第二开口250上方的部分被去除，此时第二光刻胶层270填充满第一开口240，从而保护第一开口240。然后以第二光刻胶层270为掩膜，沿图6所示第二开口250刻蚀基底200，从而形成位于像素区域P的深度较小的第一浅沟槽260。
请参考图8，去除图7所示第二光刻胶层270，并形成第三光刻胶层280再次覆盖氮化硅层220，并对第三光刻胶层280进行曝光和显影等工艺，使第三光刻胶层280位于图6所示第一开口240上方的部分被去除，此时第三光刻胶层280填充满第一浅沟槽260，从而保护第一浅沟槽260。然后以第三光刻胶层280为掩膜，沿图6所示第一开口240刻蚀基底200，从而形成位于逻辑区域L的深度较大的第二浅沟槽290。
请参考图9，去除图8所示第三光刻胶层280，从而重新暴露第一浅沟槽260。到此，形成深度较小的第一浅沟槽260和深度较大的第二浅沟槽290。后续再通过填充工艺，即可形成深度不同的双浅沟槽隔离。
为了制作相应的双浅沟槽隔离，现有的另一种方法如图10至12所示。
请参考图10，提供基底300，基底300包括像素区域P和逻辑区域L。在基底300上形成氧化硅层310，在氧化硅层310上形成氮化硅层320。并在氮化硅层320上形成第一光刻胶层330，对第一光刻胶层330进行曝光和显影等工艺形成位于像素区域P和逻辑区域L上的开口(未标注)，并采用具有开口的第一光刻胶层330为掩膜，刻蚀位于像素区域P和逻辑区域L上的氮化硅层320和氧化硅层310，从而形成位于逻辑区域L上的第一浅沟槽340和位于像素区域P上的第二浅沟槽350，并且第一浅沟槽340和第二浅沟槽350深度均较小。
请参考图11，去除图10所示第一光刻胶层330，然后在氮化硅层320上形成第二光刻胶层360，对第二光刻胶层360进行曝光和显影等工艺，以去除位于图10所示第一浅沟槽340上方的光刻胶，此时第二光刻胶层360填充满图10所示第二浅沟槽350，以保护第二浅沟槽350。然后以第二光刻胶层360为掩膜，沿图10所示第一浅沟槽340继续刻蚀基底300，从而使第一浅沟槽340转换成深度较大的第三浅沟槽370。
请参考图12，去除图11所示第二光刻胶层360，从而重新暴露第二浅沟槽350。到此，形成深度较小的第二浅沟槽350和深度较大的第三浅沟槽370。后续再通过填充工艺，即可形成深度不同的双浅沟槽隔离。
然而，随着IC制造工艺的发展，当关键尺寸到达0.13μm以下时，上述三种方法均不适用于图像传感器中双浅沟槽隔离的形成。这是因为：为了保证光刻工艺中的分辨率，关键尺寸越来越小，光刻工艺所用的光刻胶就需要越薄，因此，当关键尺寸到达0.13μm以下时，相应的光刻胶(厚度)已经不足以阻挡刻蚀作用，如果此时仍然采用上述三种方法，都需要直接采用光刻胶作为掩膜刻蚀形成相应的浅沟槽，而此时光刻胶无法阻挡刻蚀作用，因此，不仅会造成所形成的浅沟槽形状不稳定，各浅沟槽的尺寸不均一，各浅沟槽的形貌较差，而且还会造成结构表面(例如氮化硅表面或基底表面)被刻蚀作用破坏，进而导致器件漏电严重。
为此，本发明提供一种新的双浅沟槽隔离的形成方法，所述方法在基底表面形成氧化层和硬掩膜层，所述基底具有第一区域与第二区域；然后刻蚀所述第一区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第一部分区域；与现有方法不同的，本发明以所述硬掩膜层为掩膜进一步刻蚀所述第一部分区域形成第一浅沟槽；并保护所述第一浅沟槽，并刻蚀所述第二区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第二部分区域；与现有方法不同的，本发明再以所述硬掩膜层为掩膜进一步刻蚀所述第一浅沟槽与所述第二部分区域，直至第一浅沟槽形成第三浅沟槽，并形成所述第二区域的第二浅沟槽。由于采用所述硬掩膜层为掩膜，用于刻蚀第一浅沟槽，因此，能够防止因光刻胶无法阻挡刻蚀作用而导致的浅沟槽形状不稳定，并且使各浅沟槽的尺寸均一性提高，各浅沟槽的形貌更好。此外，采用所述硬掩膜层为掩膜，还能够消除光刻胶作为掩膜时产生的反应副产物造成的缺陷，这种缺陷在0.13μm以上技术时还不会造成较大的良率损失，但在0.13μm以下，可能会造成较大的良率损失。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种双浅沟槽隔离的形成方法，请结合参考图13至图18。
请参考图13，在基底400表面形成氧化层411和硬掩膜层413，基底400具有第一区域A与第二区域B。
本实施例中，基底400为半导体晶圆。
半导体晶圆为用于集成电路制作所用的硅晶片。本实施例中，半导体晶圆具体用于制作图像传感器。所述图像传感器可以为前照式(front-sideilluminated，FSI)传感器，也可以是背照式(backside illuminated，BSI)传感器。在FSI传感器中，光线由硅晶片的前表面所发出，在BSI传感器中，光线则由硅晶片的背表面所发出。
本实施例中，第一区域A为逻辑区域，第二区域B为像素区域。
像素区域(也可以称为像素阵列区)通常包括排列成阵列的像素(未示出)。其中每个像素可包括各种半导体器件(例如晶体管等)。像素区域也可以包括各种元件(元件亦为半导体器件)，例如光检测器(未示出)等，例如光电二极管，光电二极管可以感测通往像素的光量并记录光线的强度或亮度等等。像素区域可以用于吸收光线并产生光电荷或光电子，像素区域收集且聚积于光检测器(例如光电二极管)的感光区，并可用于读取所产生的光电子并将其转成电子信号。像素区域内的晶体管通常包括不同类型，例如重置(reset)晶体管、源跟随晶体管、传输(transfer)晶体管等等。
逻辑区域通常包括逻辑电路及输入端/输出端，用以提供像素的操作环境以及提供像素与外部联通支持。逻辑区域内的电路可以包括晶体管、驱动像素、获得信号电荷电路、模拟/数字(A/D)转换器、形成输出信号处理电路、电连接线以其他部件等等。
本实施例中，氧化层411的材料可以为氧化硅。氧化层411可以采用热氧化方法或者化学氧化方法在晶圆表面直接形成。例如采用干法热氧化方法形成氧化层411。氧化层411具有缓冲层的作用，即氧化层411可以用来减小后续形成的硬掩膜层413对晶圆的应力。
本实施例中，硬掩膜层413为氮化硅或氮化硅与氮氧化硅的组合。硬掩膜层413可以采用低压力化学气相沉积法(LPCVD)形成。
请继续参考图13，于硬掩膜层413表面形成第一光刻胶层415，通过曝光和显影等工艺，形成具有开口417的第一光刻胶层415。
本实施例中，形成第一光刻胶层415的过程可以为：对晶圆(即基底400)进行清洗、脱水和表面成底膜处理，之后可以采用旋转涂胶方法在硬掩膜层413上形成光刻胶层，旋转涂胶方法采用真空吸引法将晶圆吸在甩胶机的吸盘上，把具有一定粘度的光刻胶滴在基片的表面，再设定的转速和时间甩胶；由于离心力的作用，光刻胶在晶圆表面均匀地展开，多余的光刻胶被甩掉，获得一定厚度的光刻胶层；光刻胶层的厚度是由光刻胶的粘度和甩胶的转速来控制；在旋转涂胶后，对光刻胶层进行软烘；软烘后，对光刻胶层进行曝光和显影，从而形成开口417；在显影之后，进行坚膜烘焙，最后还可以进行检查工序。对于采用深紫外光刻胶层，在曝光和显影之间还可以增加一道烘焙工序。通过上述工序，形成具有开口417的第一光刻胶层415。
请参考图14，沿开口417刻蚀第一区域A上的硬掩膜层413和氧化层411，直至暴露出基底400表面，被暴露的基底400表面形成第一部分区域419，亦即被暴露的基底400表面为第一部分区域419。
本实施例中，硬掩膜层413的材料为氮化硅或氮化硅与氮氧化硅的组合，氧化层411的材料为氧化硅，因此刻蚀硬掩膜层413和氧化层411采用的气体可以为CF4、CHF3、SiF4和NF3中的一种或者多种。
本实施例中，在形成第一部分区域419之后，可以对图14所示第一光刻胶层415进行去胶处理。可采用湿式剥除或等离子体灰化(ashing)来移除光刻胶。本实施例具体可以采用氧气的等离子体刻蚀工艺去除第一光刻胶层415。
本实施例中，第一光刻胶层415的厚度为：第一光刻胶层415用于形成位于第一区域A上的第一部分区域419，而第一部分区域419后续用于精度较高的浅沟槽隔离，因此，第一光刻胶层415的厚度需要较薄，即厚度在以下，从而保证足够的光刻分辨率。同时第一光刻胶层415的厚度需要保证第一部分区域419的形成，其厚度需要在以上。此外，第一光刻胶层415的厚度还与像素区域的最小尺寸有关，像素区域的最小尺寸越小，要求第一光刻胶层415的厚度越小。例如当像素区域的最小尺寸为80nm时，第一光刻胶层415的厚度需要控制在从而保证光刻分辨率达到所需要求。
请参考图15，以硬掩膜层413为掩膜进一步刻蚀图14所示第一部分区域419形成第一浅沟槽421。
本实施例中，第一部分区域419的组成为单晶硅，因此刻蚀第一部分区域419采用的气体可以为F2、溴基气体(例如Br2)或者氯基气体(例如Cl2)。
事实上，如果直接采用光刻胶层为掩模形成浅沟槽，不仅造成浅沟槽形状不稳定和各浅沟槽尺寸不均一问题，而且光刻胶在刻蚀过程中会产生小颗粒状的副产物，这些副产物会落在所形成的浅沟槽表面，造成浅沟槽表面存在小立柱。随着浅沟槽隔离尺寸的减小，这些小立柱的不利影响作用放大，导致浅沟槽隔离性能下降。而本实施例选择在去除第一光刻胶层415之后，再采用硬掩膜层413为掩模，刻蚀形成第一浅沟槽421，具有以下优点：
1.防止因光刻胶层无法起到刻蚀保护作用而引起的浅沟槽形状不稳定问题和各浅沟槽尺寸不均一问题，形成形状稳定、形貌良好且尺寸更小更准确的浅沟槽，从而保证最终形成的双浅沟槽隔离性能良好，进而保证采用此双浅沟槽隔离的图像传感器中，像素区域的感光面积增大，并且像素的暗电流减小；
2.避免在刻蚀过程中因光刻胶的存在而产生副产物，消除浅沟槽表面的杂质颗粒，防止浅沟槽形成过程中受到污染，提高浅沟槽隔离的性能；
3.防止晶圆表面受到破坏，从而防止器件发生漏电；
4.提高采用此方法形成的半导体产品的良率。
请参考图16，形成第二光刻胶层423填充满图15所示第一浅沟槽421，从而保护第一浅沟槽421。然后对第二光刻胶层423进行曝光和显影等工艺，形成开口(未标注)，并以第二光刻胶层423为掩模，沿所述开口刻蚀第二区域B上的硬掩膜层413和氧化层411，直至暴露出基底400表面，被暴露的基底400表面形成第二部分区域425。
本实施例中，形成第二部分区域425的步骤包括：于硬掩膜层413表面形成第二光刻胶层423，通过曝光和显影形成所述开口，沿所述开口刻蚀第二区域B上的硬掩膜层413和氧化层411，从而暴露出基底400表面，即形成第二部分区域425。第二光刻胶层423同时保护第一区域A。在形成第二部分区域425之后，可以去除胶第二光刻胶层423。
本实施例中，第二光刻胶层423的厚度为：大于等于第二光刻胶层423用于在第二区域上形成第二部分区域425，为了保证形成第二部分区域425后，仍然有部分光刻胶保护第一区域A，特别设置第二光刻胶层423的厚度大于等于从而使第一区域A(即像素区域)得到良好保护。
请参考图17，去除图16所示的第二光刻胶层423。
本实施例中，第二光刻胶层423同样可以采用湿式剥除或等离子体灰化移除。
请参考图18，以硬掩膜层413为掩膜进一步刻蚀第一浅沟槽421与第二部分区域425，直至第一浅沟槽421形成第三浅沟槽429，并形成第二区域B的第二浅沟槽427。
同样的，本实施例在去除第二光刻胶423之后，再以硬掩膜层413为掩膜，刻蚀形成第三浅沟槽429和第二浅沟槽427，因此，可以使最终形成的浅沟槽隔离具有以下优点：
1.形成形状稳定、形貌良好且尺寸更小更准确的浅沟槽，从而保证最终形成的双浅沟槽隔离性能良好，进而保证采用此双浅沟槽隔离的图像传感器中，像素区域的感光面积增大，并且像素的暗电流减小；
2.消除浅沟槽表面的杂质颗粒，提高浅沟槽隔离的性能；
3.防止晶圆表面受到破坏，从而防止器件发生漏电；
4.提高采用此方法形成的半导体产品的良率。
本实施例中，第三浅沟槽429的深度为大于等于200nm且小于等于400nm。第三浅沟槽429位于逻辑区域(即第一区域A)，其深度通常需要保证工作电压较大的半导体器件的隔离作用，因此，其深度需要保证在200nm以上；同时，第三浅沟槽429如果太深，不仅造成工艺难度增加，而且还导致第二浅沟槽427的深度也随之增加，因此，本实施例控制其深度在400nm以下。
本实施例中，第二浅沟槽427的深度为大于等于120nm且小于等于200nm。一方面，如果第二浅沟槽427的深度大于200nm，会造成像素区域中各结构的制程难度增加，并且由于第二浅沟槽427的深宽比通常为2:1至3:1，如果第二浅沟槽427的深度增大，第二浅沟槽427的宽度也随之增大，导致浅沟槽隔离占用太多像素区域的面积，像素区域中的有效面积减小，相应的图像传感器性能下降；而如果第二浅沟槽427的深度小于120nm，则最终形成的浅沟槽隔离起不到相应的绝缘隔离作用，同样导致相应的图像传感器性能下降。
本实施例中，形成第三浅沟槽429与第二浅沟槽427的步骤为：同时以硬掩膜层413为掩膜，对第一浅沟槽421和第二部分区域425刻蚀相同的深度。需要说明的是，在本发明的其它实施例中，形成第三浅沟槽429与第二浅沟槽427的步骤也可以为：分别以硬掩膜层为掩膜，对第一浅沟槽和第二部分区域刻蚀相同的深度。
图中虽未显示，在形成第三浅沟槽429和第二浅沟槽427之后，可以在第三浅沟槽429和第二浅沟槽427中沉积介电材料，从而形成完整的双浅沟槽隔离。所述介电材料可以为氧化硅。具体的，可以通过采用高密度等离子体化学气相沉积(high density plasma CVD，HDP-CVD)来沉积氧化硅材料填充第三浅沟槽429和第二浅沟槽427。并且，在填充工艺之后，还可以采用平坦化工艺进行修整或者去除不需要的膜层。例如可以利用化学机械研磨(chemical mechanical polishing，CMP)研磨各浅沟槽隔离表面，使各浅沟槽隔离表面齐平。
本实施例所提供的双浅沟槽隔离的形成方法中，无论是在形成第一浅沟槽421时，还是形成第二浅沟槽427和第三浅沟槽429时，均在去除光刻胶层之后，再对基底400进行刻蚀，从而防止所形成的浅沟槽形状出现不稳定的现象，并防止所形成的各浅沟槽出现形貌不佳和尺寸不均一的问题，所形成的浅沟槽形状稳定，各浅沟槽形貌良好且尺寸更小更准确。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种双浅沟槽隔离的形成方法，其特征在于，包括：
在基底表面形成氧化层和硬掩膜层，所述基底具有第一区域与第二区域；
刻蚀所述第一区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第一部分区域；
以所述硬掩膜层为掩膜进一步刻蚀所述第一部分区域形成第一浅沟槽；
保护所述第一浅沟槽，并刻蚀所述第二区域上的所述硬掩膜层和氧化层，直至暴露出所述基底表面，被暴露的所述基底表面形成第二部分区域；
以所述硬掩膜层为掩膜进一步刻蚀所述第一浅沟槽与所述第二部分区域，直至第一浅沟槽形成第三浅沟槽，并形成所述第二区域的第二浅沟槽。
2.根据权利要求1所述的双浅沟槽隔离的形成方法，其特征在于，于所述硬掩膜层表面形成第一光刻胶层，通过曝光、显影、刻蚀和去胶暴露出所述基底表面，以形成所述第一部分区域。
3.根据权利要求2所述的双浅沟槽隔离的形成方法，其特征在于，所述第一光刻胶层的厚度为：
4.根据权利要求1所述的双浅沟槽隔离的形成方法，其特征在于，所述硬掩膜层为：氮化硅或氮化硅与氮氧化硅的组合。
5.根据权利要求1所述的双浅沟槽隔离的形成方法，其特征在于，所述第三浅沟槽的深度为大于等于200nm且小于等于400nm，所述第二浅沟槽的深度为大于等于120nm且小于等于200nm。
6.根据权利要求1所述的双浅沟槽隔离的形成方法，其特征在于，形成所述第三浅沟槽与第二浅沟槽的步骤为：同时以所述硬掩膜层为掩膜，对所述第一浅沟槽和第二部分区域刻蚀相同的深度。
7.根据权利要求1所述的双浅沟槽隔离的形成方法，其特征在于，形成所述第三浅沟槽与第二浅沟槽的步骤为：分别以硬掩膜层为掩膜，对所述第一浅沟槽和第二部分区域刻蚀相同的深度。
8.根据权利要求1所述的双浅沟槽隔离的形成方法，其特征在于，形成所述第二部分区域的步骤包括，于所述硬掩膜层表面形成第二光刻胶层，通过曝光、显影、刻蚀和去胶暴露出所述基底表面，形成所述第二部分区域；所述第二光刻胶层同时保护第一区域。
9.根据权利要求8所述的双浅沟槽隔离的形成方法，其特征在于，所述第二光刻胶层的厚度为：大于等于
10.根据权利要求1所述的双浅沟槽隔离的形成方法，其特征在于，所述基底为半导体晶圆。
11.根据权利要求1所述的双浅沟槽隔离的形成方法，其特征在于，所述第一区域为逻辑区域，所述第二区域为像素区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410457676.3A CN104201146B (zh) | 2014-09-10 | 2014-09-10 | 双浅沟槽隔离的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410457676.3A CN104201146B (zh) | 2014-09-10 | 2014-09-10 | 双浅沟槽隔离的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201146A true CN104201146A (zh) | 2014-12-10 |
| CN104201146B CN104201146B (zh) | 2016-11-23 |
Family
ID=52086418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410457676.3A Active CN104201146B (zh) | 2014-09-10 | 2014-09-10 | 双浅沟槽隔离的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201146B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229289A (zh) * | 2016-07-28 | 2016-12-14 | 上海华力微电子有限公司 | 一种双有源区浅沟槽的形成方法 |
| CN108346615A (zh) * | 2018-01-30 | 2018-07-31 | 武汉新芯集成电路制造有限公司 | 一种沟槽形成方法及半导体器件 |
| CN108550550A (zh) * | 2018-05-04 | 2018-09-18 | 德淮半导体有限公司 | 浅沟槽隔离结构及其形成方法，图像传感器 |
| CN109663621A (zh) * | 2019-01-17 | 2019-04-23 | 京东方科技集团股份有限公司 | 一种微纳结构基板的制备方法、微纳流控芯片及器件 |
| CN113611654A (zh) * | 2020-11-03 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 降低浅沟槽隔离的高度差的制作方法 |
| CN115775766A (zh) * | 2023-02-02 | 2023-03-10 | 合肥晶合集成电路股份有限公司 | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050121393A (ko) * | 2004-06-22 | 2005-12-27 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| CN1862785A (zh) * | 2005-05-12 | 2006-11-15 | 海力士半导体有限公司 | 制造半导体装置的方法 |
| US20100252870A1 (en) * | 2009-04-03 | 2010-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual shallow trench isolation and related applications |
| CN103296040A (zh) * | 2012-02-22 | 2013-09-11 | 全视科技有限公司 | 在半导体装置中形成不同深度沟槽的方法 |
| CN103337507A (zh) * | 2013-06-27 | 2013-10-02 | 上海宏力半导体制造有限公司 | 图像传感器及其形成方法 |
-
2014
- 2014-09-10 CN CN201410457676.3A patent/CN104201146B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050121393A (ko) * | 2004-06-22 | 2005-12-27 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| CN1862785A (zh) * | 2005-05-12 | 2006-11-15 | 海力士半导体有限公司 | 制造半导体装置的方法 |
| US20100252870A1 (en) * | 2009-04-03 | 2010-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual shallow trench isolation and related applications |
| CN103296040A (zh) * | 2012-02-22 | 2013-09-11 | 全视科技有限公司 | 在半导体装置中形成不同深度沟槽的方法 |
| CN103337507A (zh) * | 2013-06-27 | 2013-10-02 | 上海宏力半导体制造有限公司 | 图像传感器及其形成方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106229289A (zh) * | 2016-07-28 | 2016-12-14 | 上海华力微电子有限公司 | 一种双有源区浅沟槽的形成方法 |
| CN108346615A (zh) * | 2018-01-30 | 2018-07-31 | 武汉新芯集成电路制造有限公司 | 一种沟槽形成方法及半导体器件 |
| CN108550550A (zh) * | 2018-05-04 | 2018-09-18 | 德淮半导体有限公司 | 浅沟槽隔离结构及其形成方法，图像传感器 |
| CN109663621A (zh) * | 2019-01-17 | 2019-04-23 | 京东方科技集团股份有限公司 | 一种微纳结构基板的制备方法、微纳流控芯片及器件 |
| CN113611654A (zh) * | 2020-11-03 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 降低浅沟槽隔离的高度差的制作方法 |
| CN113611654B (zh) * | 2020-11-03 | 2022-04-19 | 联芯集成电路制造(厦门)有限公司 | 降低浅沟槽隔离的高度差的制作方法 |
| US11387150B2 (en) | 2020-11-03 | 2022-07-12 | United Semiconductor (Xiamen) Co., Ltd. | Fabricating method of decreasing height difference of STI |
| CN115775766A (zh) * | 2023-02-02 | 2023-03-10 | 合肥晶合集成电路股份有限公司 | 浅沟槽隔离结构的形成方法及半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201146B (zh) | 2016-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201146A (zh) | 双浅沟槽隔离的形成方法 | |
| US10192918B2 (en) | Image sensor including dual isolation and method of making the same | |
| US8507962B2 (en) | Isolation structures for global shutter imager pixel, methods of manufacture and design structures | |
| US9318368B2 (en) | Photomask and method for forming dual STI structure by using the same | |
| CN103811404B (zh) | 隔离结构及其形成方法 | |
| JP5949784B2 (ja) | 半導体装置の製造方法 | |
| US10367059B2 (en) | Method of manufacturing a semiconductor structure having a buried raised portion | |
| CN105161412A (zh) | 一种晶圆边缘产品良率的改善方法 | |
| CN104201147A (zh) | 双浅沟槽隔离的形成方法 | |
| JP2006313901A (ja) | 半導体装置、および半導体装置を製造する方法 | |
| KR101461633B1 (ko) | 이미지 센서 및 그의 제조방법 | |
| JP2005353996A (ja) | 固体撮像素子とその製造方法、並びに半導体装置とその製造方法 | |
| US9312292B2 (en) | Back side illumination image sensor and manufacturing method thereof | |
| US11605665B2 (en) | Semiconductor apparatus and method for producing semiconductor apparatus | |
| CN103390624A (zh) | 用于bsi图像传感器的背面结构 | |
| CN104821323B (zh) | 图像传感器的形成方法 | |
| CN106910752B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN105448943B (zh) | 一种背照式传感器及其制作工艺 | |
| CN117238842B (zh) | 深沟槽的形成方法以及背照式图像传感器制造方法 | |
| JP5836581B2 (ja) | 固体撮像素子の製造方法 | |
| CN108550596A (zh) | 器件结构形成方法以及图像传感器形成方法 | |
| TWI817156B (zh) | 包含隔離結構之半導體結構及形成隔離結構之方法 | |
| KR100731069B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 및 그 형성방법 | |
| KR100864844B1 (ko) | 씨모스 이미지센서 제조방법 | |
| KR100868655B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171026 Address after: Jiaxing City, Zhejiang province 314100 Jiashan Huimin street 1 Building 2 Taisheng Road No. 111 building 201 room Patentee after: Galaxycore Microelectronics (Zhejiang) Co., Ltd. Address before: 201203 Shanghai, Pudong New Area, summer lane, Lane 2, building No. 560, 11F Patentee before: Galaxycore Microelectronics (Shanghai) Co., Ltd. |