CN100517597C - 一种多晶硅刻蚀的方法 - Google Patents
一种多晶硅刻蚀的方法 Download PDFInfo
- Publication number
- CN100517597C CN100517597C CNB2006101653369A CN200610165336A CN100517597C CN 100517597 C CN100517597 C CN 100517597C CN B2006101653369 A CNB2006101653369 A CN B2006101653369A CN 200610165336 A CN200610165336 A CN 200610165336A CN 100517597 C CN100517597 C CN 100517597C
- Authority
- CN
- China
- Prior art keywords
- etching
- polysilicon
- flow
- power supply
- frequency power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种多晶硅刻蚀的方法，用于在多晶硅片上刻蚀线条，包括多晶硅层主刻步骤，在多晶硅层主刻步骤中，下射频电源RF的功率按正弦周期变化，变化的周期最好为2s，主刻步骤的开始时，所述的下射频电源RF的功率为正弦周期变化的最大值。随着下RF功率的周期性变化，刻蚀产生的聚合物的保护层的厚度不断的变化，既能有效的防止各向同性刻蚀剖面的产生、又不影响刻蚀速率、还能有效防止形成锥形刻蚀剖面，最终形成了较为陡直的剖面，完成多晶硅层的主刻蚀步骤。主要适用于对多晶硅片进行刻蚀，也适用于对其它类似的硅片进行刻蚀。
Description
技术领域
本发明涉及一种半导体硅片加工工艺，尤其涉及一种多晶硅蚀刻工艺。
背景技术
目前，微电子技术已经进入超大规模集成电路和系统集成时代，微电子技术已经成为整个信息时代的标志和基础。
微电子技术中，要制造一块集成电路，需要经过集成电路设计、掩膜板制造、原始材料制造、芯片加工、封装、测试等几道工序。在这个过程中，对半导体硅片进行刻蚀，形成工艺线条，是关键的技术。
常用的蚀刻方法有湿法刻蚀和干法刻蚀两大类，其中湿法刻蚀是指利用液态化学试剂或溶液通过化学反应进行刻蚀的方法；干法刻蚀则主要是利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。
多晶硅是集成电路多层结构中重要的区域，其图案化刻蚀质量对后续工艺流程将有直接影响。
如图1所示，多晶硅的层状结构自下而上一般包括：Si(硅)基层、SiO2绝缘膜、poly-Si(多晶硅)层、自然氧化层、硬质掩模层，硬质掩模层的上方是刻蚀用的PR(光阻)。
在深亚微米多晶硅干法刻蚀工艺中，形成一个完整的栅极结构，一般需要依次经过硬掩膜开启步骤、BT(自然氧化层开启)步骤、ME(多晶硅主刻蚀)步骤、OE(多晶硅过刻蚀)步骤，等几个工艺步骤。
在多晶硅刻蚀过程中，刻蚀线条的CD尺寸(线条的宽度等特征尺寸：GriticalDimension)是一个重要的参数指标，它对于半导体器件的性能起着重要的作用。有效的控制线条的CD尺寸变得越来越重要。随着半导体器件特征尺寸的不断缩小，以及新材料和大尺寸(300mm)硅片的应用，工艺控制变得越来越严格。在目前超大规模集成电路制造中遇到的最主要的问题就是CD(特征尺寸)控制，理论上CD控制可做到小于3nm的水平，而如何得到垂直的、光滑的刻蚀剖面是CD控制水平提升的关键。所述刻蚀剖面是指被刻蚀图形的侧壁形状，两种基本的刻蚀剖面包括各向同性刻蚀剖面和各向异性刻蚀剖面。
如图2所示，各向同性剖面的刻蚀导致被刻蚀材料在掩膜下产生刻蚀，导致线宽较大损失。
如图3所示，各向异性剖面的形成，是通过刻蚀产物形成聚合物附在侧壁上形成抗腐蚀钝化膜，从而防止横向侵蚀得到的。各向异性刻蚀对于亚微米以下尺寸的小线宽图形制作十分关键，在先进的半导体制造工艺应用中，通常需要得到88～89°垂直度的侧壁。这种侧壁保护层需要在较低的上RF(射频电源)功率、及较小的工艺气体流量下形成。因为大的上RF功率及工艺气体流量会增加等离子体密度，破坏侧壁聚合物保护层。所以大的上RF功率往往会导致各向同性刻蚀的发生，影响刻蚀剖面和CD的控制。但对于更大尺寸(如300mm或者450mm)硅片的超亚微米集成电路，需要通过采用高密度等离子体来获得大面积的等离子体覆盖范围和较高的刻蚀速率。这就出现了刻蚀速率与刻蚀图形质量之间的矛盾。
目前现有技术一般是通过下述方法来解决上述问题：
一种是，改善工艺气体的种类和流量。在较高上RF功率和工艺气体流量下，采用易生成侧壁保护层型聚合物的气体，如HBr、CO2等，增加聚合物的形成数量。但其仍然存在很大的缺陷，如聚合物生成太多，除覆盖在侧壁还覆盖在硅片底部，对刻蚀速率产生影响，难以祛除，另外工艺气体用量多，生产成本增高。
另一种是，刻蚀工艺中提高下RF(射频电源)功率产生较高的下直流偏压。通过调整等离子刻蚀方向(向下加速度增加)，从而得到较高的纵向刻蚀速率，但是较高的下直流偏压会导致半导体器件刻蚀损伤，还会产生较多的聚合物阻挡层。
如图4所示，现有技术中的这两种方法，由于产生的聚合物较多，很容易聚集在刻蚀剖面的侧壁上，形成锥形的刻蚀剖面，影响刻蚀图形的效果。
发明内容
本发明的目的是提供一种既能有效的防止各向同性刻蚀剖面的产生、又不影响刻蚀速率、还能有效防止形成锥形刻蚀剖面的多晶硅刻蚀的方法。
本发明的目的是通过以下技术方案实现的：
本发明的一种多晶硅刻蚀的方法，用于在多晶硅片上刻蚀线条，包括多晶硅层主刻步骤，其特征在于，所述多晶硅层主刻步骤中，下射频电源RF的功率按正弦周期变化。
所述的下射频电源RF的功率按正弦周期变化的周期为2s。
所述多晶硅层主刻步骤的开始时，所述的下射频电源RF的功率为正弦周期变化的最大值。
所述的下射频电源RF的功率为20W～80W。
所述的下射频电源RF的功率为50W～70W。
所述的下射频电源RF的功率为60W。
所述多晶硅层主刻步骤中，
所用的工艺气体为包括Cl2、HBr、He、O2的混合气体，其中Cl2的流量为5-40sccm，HBr流量为100-200sccm，He流量为5-15sccm，O2流量为3-6sccm；工艺气体的压力为5-20mT；上射频电源RF的功率为200W-400W。
所述工艺气体中，Cl2流量为10-20sccm，HBr流量为140-180sccm，He流量为8-12sccm，O2流量为4-5sccm；工艺气体的压力为8-16mT；上RF的功率为250W-350W。
所述工艺气体中，Cl2流量为15sccm，HBr流量为170sccm，He流量为8sccm，O2流量为4sccm；工艺气体的压力为10mT；上RF的功率为300W。
所述多晶硅层主刻步骤的刻蚀时间为50-70s。
由上述本发明提供的技术方案可以看出，本发明所述的一种多晶硅刻蚀的方法，由于在多晶硅层主刻步骤中，采用周期变化的下RF功率，在高的下RF功率时，在对多晶硅层进行快速刻蚀的同时，聚合物可以快速生成并覆盖，形成横向的刻蚀阻挡层。在低的下RF功率时，聚合物的产生逐渐减小，而横向刻蚀逐渐增加，由横向刻蚀引起的对已经形成的聚合物的消耗逐渐增加。这样随着下RF功率的周期性变化，聚合物保护层的厚度不断的变化，既能有效的防止各向同性刻蚀剖面的产生、又不影响刻蚀速率、还能有效防止形成锥形刻蚀剖面，最终形成了较为陡直的剖面，完成多晶硅层的主刻蚀步骤。
主要适用于对多晶硅片进行刻蚀，也适用于对其它类似的硅片进行刻蚀。
附图说明
图1为刻蚀前的多晶硅片结构示意图；
图2为各向同性刻蚀得到的刻蚀剖面示意图；
图3为各向异性刻蚀得到的刻蚀剖面示意图；
图4为现有技术刻蚀工艺得到的刻蚀剖面示意图；
图5为本发明刻蚀工艺得到的刻蚀剖面示意图。
具体实施方式
本发明的一种多晶硅刻蚀的方法，主要用于在多晶硅片上刻蚀线条，所述多晶硅片主要包括自然氧化层、多晶硅层、SiO2绝缘膜。
对多晶硅片的刻蚀工艺在反应腔室内完成，反应腔室上设有上射频源和下射频源，反应腔室内装有多晶硅片。工艺气体按照蚀刻工艺要求的流量和压力充入反应腔室，同时，上射频源将充入反应腔室的工艺气体电离成等离子体，下射频源加速等离子体对硅片表面的轰击，实现对硅片的刻蚀。
本发明的多晶硅刻蚀的方法包括自然氧化层开启步骤、多晶硅层主刻步骤、多晶硅层过刻步骤，其较佳的具体实施方式是，在多晶硅层主刻步骤中，下RF(射频电源)的功率按正弦周期变化，周期最好为2s。在多晶硅层主刻步骤的开始时，所述的下RF的功率最好处于正弦周期变化的最大值。
所述的下射频电源RF的功率为20W～80W，可以是50W～70W，最好为60W。
所述多晶硅层主刻步骤中，所用的工艺气体最好为包括Cl2、HBr、He、O2的混合气体，也可以包含其它需要的气体，其中，
Cl2的流量为5-40sccm，可以为10-20sccm，最好为15sccm；
HBr流量为100-200sccm，可以为140-180sccm，最好为170sccm；
He流量为5-15sccm，可以为8-12sccm，最好为8sccm；
O2流量为3-6sccm，可以为4-5sccm，最好为4sccm；
工艺气体的压力为5-20mT，可以为8-16mT，最好为10mT；
上RF(射频电源)的功率为200W-400W，可以为250W-350W，最好为300W。
所述多晶硅层主刻步骤的刻蚀时间一般为50-70s，采用发射光谱分析进行终点检测。
本发明的多晶硅层主刻步骤中，采用周期变化的下RF功率，在多晶硅层主刻步骤的起始时刻，下RF具有较大的功率。在高的下RF功率时，主要进行多晶硅层的纵向刻蚀，同时进行聚合物的生成和侧壁保护，防止各向同性刻蚀的发生，在对多晶硅层进行快速刻蚀的同时，聚合物可以快速生成并覆盖形成横向的刻蚀阻挡层。
随着刻蚀时间的推移，下RF功率逐渐减小，在低的下RF功率时，主要进行多晶硅的横向刻蚀，防止形成锥形剖面，此时，聚合物的产生逐渐减小，而横向刻蚀逐渐增加，由横向刻蚀引起的对已经形成的聚合物消耗逐渐增加。这样随着下RF功率的周期性变化，聚合物保护层的厚度不断的变化。
如图5所示，上述工艺通过侧壁保护层的形成与消耗步骤，保证刻蚀剖面的形状，既能有效的防止各向同性刻蚀剖面的产生、又不影响刻蚀速率、还能有效防止形成锥形刻蚀剖面，最终形成了较为陡直的剖面，完成多晶硅层的主刻蚀步骤。
主要适用于对多晶硅片进行刻蚀，也适用于对其它类似的硅片进行刻蚀。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (8)
1、一种多晶硅刻蚀的方法，用于在多晶硅片上刻蚀线条，包括多晶硅层主刻步骤，其特征在于，所述多晶硅层主刻步骤中，下射频电源RF的功率按正弦周期变化；
所述的下射频电源RF的功率按正弦周期变化的周期为2s；所述多晶硅层主刻步骤的开始时，所述的下射频电源RF的功率为正弦周期变化的最大值。
2、根据权利要求1所述的多晶硅刻蚀的方法，其特征在于，所述的下射频电源RF的功率为20W～80W。
3、根据权利要求2所述的多晶硅刻蚀的方法，其特征在于，所述的下射频电源RF的功率为50W～70W。
4、根据权利要求3所述的多晶硅刻蚀的方法，其特征在于，所述的下射频电源RF的功率为60W。
5、根据权利要求1至4任一项所述的多晶硅刻蚀的方法，其特征在于，所述多晶硅层主刻步骤中，
所用的工艺气体为包括Cl2、HBr、He、O2的混合气体，其中Cl2的流量为5-40sccm，HBr流量为100-200sccm，He流量为5-15sccm，O2流量为3-6sccm；工艺气体的压力为5-20mT；上射频电源RF的功率为200W-400W。
6、根据权利要求5所述的多晶硅刻蚀的方法，其特征在于，所述工艺气体中，Cl2流量为10-20sccm，HBr流量为140-180sccm，He流量为8-12sccm，O2流量为4-5sccm；工艺气体的压力为8-16mT；上RF的功率为250W-350W。
7、根据权利要求6所述的多晶硅刻蚀的方法，其特征在于，所述工艺气体中，Cl2流量为15sccm，HBr流量为170sccm，He流量为8sccm，O2流量为4sccm；工艺气体的压力为10mT；上RF的功率为300W。
8、根据权利要求5所述的多晶硅刻蚀的方法，其特征在于，所述多晶硅层主刻步骤的刻蚀时间为50-70s。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101653369A CN100517597C (zh) | 2006-12-18 | 2006-12-18 | 一种多晶硅刻蚀的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101653369A CN100517597C (zh) | 2006-12-18 | 2006-12-18 | 一种多晶硅刻蚀的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101207033A CN101207033A (zh) | 2008-06-25 |
| CN100517597C true CN100517597C (zh) | 2009-07-22 |
Family
ID=39567107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101653369A Active CN100517597C (zh) | 2006-12-18 | 2006-12-18 | 一种多晶硅刻蚀的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100517597C (zh) |
-
2006
- 2006-12-18 CN CNB2006101653369A patent/CN100517597C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101207033A (zh) | 2008-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100527380C (zh) | 硅片浅沟槽隔离刻蚀的方法 | |
| CN108321079A (zh) | 半导体结构及其形成方法 | |
| CN101148765B (zh) | 硅片蚀刻方法 | |
| CN104425567B (zh) | 提高钝化完整性的系统和方法 | |
| CN102543714B (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
| CN100524691C (zh) | 嵌入式闪存器件中悬浮式刻蚀阻挡层接触孔的刻蚀方法 | |
| CN109545790A (zh) | 三维存储器的沟道孔的形成方法 | |
| CN106328498A (zh) | 半导体器件的形成方法 | |
| CN111627808B (zh) | 半导体结构及其形成方法 | |
| CN104952788B (zh) | 一种斜孔刻蚀方法 | |
| TW201604993A (zh) | 高深寬比結構的蝕刻方法及mems裝置的製作方法 | |
| CN105226003B (zh) | 无深度负载效应的浅沟槽隔离结构的制备方法 | |
| CN102386127A (zh) | 制作半导体器件结构的方法 | |
| CN104681417B (zh) | 半导体器件和栅极的形成方法 | |
| CN100521102C (zh) | 多晶硅刻蚀的方法 | |
| CN100397586C (zh) | 一种提高各向异性的多晶硅脉冲刻蚀工艺 | |
| CN103413779B (zh) | 硅通孔刻蚀方法 | |
| CN108573867A (zh) | 硅深孔刻蚀方法 | |
| CN100517597C (zh) | 一种多晶硅刻蚀的方法 | |
| CN102054746B (zh) | 硅通孔互连结构形成方法 | |
| CN100565817C (zh) | 一种改善深沟槽刻蚀的氧化物硬掩模轮廓的方法 | |
| CN102054672B (zh) | 在表面起伏的衬底上形成小尺寸图形的工艺方法 | |
| US7737049B2 (en) | Method for forming a structure on a substrate and device | |
| CN105097494B (zh) | 刻蚀方法 | |
| CN101764040B (zh) | 等离子体蚀刻的控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No. Patentee after: Beijing North China microelectronics equipment Co Ltd Address before: 100016, building 2, block M5, No. 1 East Jiuxianqiao Road, Beijing, Chaoyang District Patentee before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |