CN102394234A

CN102394234A - 用于曝光工艺的对准标记的制作方法

Info

Publication number: CN102394234A
Application number: CN2011103796781A
Authority: CN
Inventors: 邓咏桢; 曹秀亮
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2011-11-24
Filing date: 2011-11-24
Publication date: 2012-03-28
Anticipated expiration: 2031-11-24
Also published as: CN102394234B

Abstract

一种半导体曝光工艺对准标记的制作方法，包括提供半导体基底；在半导体基底中形成第一沟槽；在形成有第一沟槽的半导体基底上淀积第一介质层，第一介质层填满所述第一沟槽；进行化学机械研磨，且过研磨直至第一沟槽内的第一介质层表面形成凹陷；形成层间介质层；在层间介质层中形成第二沟槽，第二沟槽完全露出第一沟槽内的所述第一介质层，且第二沟槽的开口大于所述第一沟槽的开口；形成流淌层。本发明的对准标记的制作方法能够完全结合在半导体器件尤其是功率器件的制造工艺中进行，不需要引入新的工艺步骤和新的工艺参数的要求，就能实现在流淌性比较好的介质层中形成清晰的、能够被曝光机识别的对准标记，让后续的工艺能顺利的进行。

Description

用于曝光工艺的对准标记的制作方法

技术领域

本发明涉及半导体技术领域，特别涉及一种用于曝光工艺的对准标记的制作方法。

背景技术

在集成电路的制造过程中，硅片表面会产生起伏不平的表面形貌，包括有台阶，沟槽等。这些起伏不平的表面形貌在硅片上仿佛一个标记，可以利用这样的标记来作为光刻的曝光制程中不同层次的掩模板的对准。例如，浅槽隔离结构中的氧化物突出硅衬底表面大约1～

之间，便可作为曝光制程中的对准标记。

评价对准标记的好坏有两个重要标准：其一，能够在工艺流程中有稳定而良好的标记形貌；其二，能够形成良好的信号反差。即作为对准标记的台阶较高，或者沟槽较深，这样才能被识别。在大多数的芯片制造过程中，对准标记的形成不外乎以下几种方式：直接在工艺层上刻蚀出标记、利用硅的掺杂氧化效应形成标记、直接在硅衬底上腐蚀出标记。

而在实际的工艺过程中，不同IC的工艺流程的参数要求是不完全一样的，所以对于不同的工艺流程要采用不同类型的对准标记。

在功率器件的制作过程中，一般采用Al来作为层间金属连线。且在接触孔刻蚀完成后，并不需要形成钨塞后再沉积第一层金属(Al)，而是直接在刻蚀有接触孔的层间介质层上沉积Al，导致产生的金属层是不平整的，最终导致在钝化层刻蚀完后金属焊垫(PAD)上的低洼区有氧化硅残留。为了解决这个问题，把沉积Al的温度从270～340℃提高到420℃，在420℃下的Al具有良好的流淌性，于是第一层金属层的表面会变得比较平坦，后续金属焊垫(PAD)也较平整，不会有氧化硅残留。

但是这又引出另一个新的问题，在这样的情况下，第一层金属层流淌性比较好，沉积好后，其表面比较平整，所以使得原本的对准标记不够清晰，不能被曝光设备感应到。情况严重时，甚至会导致后面的光刻无法完成。

于是需要一种新的对准标记的制作方法，以解决新的Al金属层的沉积工艺带来的问题。

发明内容

为解决上述问题，本发明提供了一种半导体曝光工艺的对准标记的制作方法，包括：

提供半导体基底；

在所述半导体基底中形成第一沟槽；

在所述形成有第一沟槽的半导体基底上淀积第一介质层，所述第一介质层填满所述第一沟槽；

进行化学机械研磨，且过研磨直至第一沟槽内的所述第一介质层表面形成凹陷；

形成层间介质层；

在层间介质层中形成第二沟槽，所述第二沟槽完全露出第一沟槽内的所述第一介质层，且所述第二沟槽的开口大于所述第一沟槽的开口；

形成流淌层。

可选的，所述第一沟槽的宽度为5～30μm、深度大于0.8μm。

可选的，所述第一介质层的材料硬度小于半导体基底材料。

可选的，所述半导体基底表面形成有外延层，所述第一沟槽形成在所述外延层中；

可选的，所述外延层的材料为单晶硅，采用气相外延方式形成，所述第一介质层的材料为多晶硅，形成方式为低压化学气相淀积。

可选的，所述层间介质层为介电常数为3.9到4.0的SiO₂材料。

可选的，形成所述流淌层的方式为420℃温度下、在形成有第二沟槽的层间介质层上溅射Al，形成Al金属层。

可选的，所述Al金属层的Al中有含量小于5％的铜。

可选的，所述半导体基底为硅衬底。

本发明的对准标记的制作方法能够完全结合在功率器件的制造工艺中进行，不需要引入新的工艺步骤和新的工艺参数的要求，就能实现在流淌性比较好的介质层中形成清晰的，能够被曝光机识别的对准标记，让后续的工艺能顺利的进行。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为对准标记的制作流程示意图。

图2至图8为对准标记制作过程的示意图。

具体实施方式

如背景技术所描述的，在功率器件的制作过程中，把沉积Al的温度从270～340℃提高到420℃，在420℃下的Al具有良好的流淌性，于是第一层金属层的表面会变得比较平坦。但是，这样会使得这一层的对准标记不够清晰。

在具体的功率器件的制作中，包括这些工艺：

在硅外延层中刻蚀开口；

沉积多晶硅；

再采用化学机械研磨把开口外多余的多晶硅磨掉；

形成层间介质层；

刻蚀通孔，形成接触孔；

直接沉积Al金属层。

其中，在磨平多晶硅时，依照目前的技术工艺，如果多晶硅所在的开口宽度大于5μm，当产生过研磨会导致多晶硅表面形成凹陷。

发明人利用上述的已有工艺步骤或者方法，主要借助较宽开口中的多晶硅在经历一定时间的化学机械研磨后表面必定产生凹陷结构的现象，以及通过在凹陷结构上的层间介质中刻蚀出比凹陷结构所在的开口更大的开口，再沉积金属层(Al)的方法，在金属层中形成较清晰的凹陷，可以作为对准标记被识别。即使，此层金属层的流淌性较好使得别的区域的平坦性都比较好，也能在此处实现同样的效果。

本发明提供的形成半导体曝光工艺对准标记的具体方法如图1所示，包括：

提供半导体基底；

在所述半导体基底中形成第一沟槽；

在所述形成有第一沟槽的半导体基底上淀积第一介质层填满所述第一沟槽；

进行化学机械研磨，且过研磨直至沟槽内所述第一介质层形成凹陷；

形成层间介质层；

在所述第一沟槽的正上方的层间介质层中形成第二沟槽，完全露出所述第一介质层，且所述第二沟槽的开口大于所述第一沟槽的开口；

表面形成流淌层。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

在本实施例中，半导体基底为硅衬底，其上还包括外延层，外延层的材料为单晶硅，第一介质层的材料为多晶硅，第二介质层为层间介质层，其材料为氧化硅或氮化硅。

具体工艺执行如下：

1.提供半导体基底；

如图2，本实施例中，半导体基底为硅衬底300，其上还包括外延层302，外延层的材料为单晶硅，厚度为4K～

外延工艺是指在单晶衬底上生长一层跟衬底具有相同晶格排列的单晶材料。外延硅反应可用的气体源包括Si_xCl_4-x(x＝1，2，3)、氢气，以及HCl和掺杂气体，反应温度为800～1150℃，通过气相外延反应生成。

外延为器件设计者在优化器件性能方面提供了很大的灵活性，比如可以通过控制外延生长时的掺杂来控制外延层的掺杂厚度、浓度、轮廓，而这些因素是与硅片衬底无关的。外延层还可以减少CMOS器件中的闩锁效应。

2.在所述半导体基底中形成第一沟槽；

形成第一沟槽的方式为刻蚀，其中，第一沟槽的开口要宽过5μm，由于半导体器件数量级别的限制，第一沟槽开口的宽度优选为小于30μm。为了满足后续步骤中过研磨形成的凹陷最终能形成清晰的对准标记，第一沟槽的深度要大于0.8μm。

如图3所示，本实施例中，由于硅衬底300另形成有硅外延层302，第一沟槽1形成在外延层302中。对于功率器件，这里形成第一沟槽的步骤可以在制作功率器件时的在硅外延层中刻蚀开口的步骤中一起进行。并且在功率器件制作过程中刻蚀的开口的深度一般都在0.8～2.3um，这样的深度已经可以满足最后形成清晰的对准标记的要求，不需要对对准标记所需的第一沟槽的深度增加特别的工艺要求。

3.在所述形成有第一沟槽的半导体基底上淀积第一介质层填满所述第一沟槽；

第一介质层的材料为多晶硅，可以通过在低压下，温度为570～650℃时热分解反应硅烷，进行低压化学气相淀积形成。

具体为用纯硅烷或者含量为20～30％的硅烷和氮气的混合气体通入反应腔室，在压强为0.2～1.0托的条件下淀积多晶硅。淀积速率为100～

形成结构如图4所示，沉积的多晶硅形成了第一介质层303，其填满了在外延层302中的第一沟槽1。对于功率器件，这一步骤可以在制作功率器件时的沉积多晶硅的步骤中一起进行。同样，也不需要在原本制作功率器件的工艺上做另外的要求。

4.进行化学机械研磨，且过研磨直至第一沟槽内所述第一介质层形成凹陷；

化学机械研磨(CMP)的一个缺陷是凹陷，即在图形中央抛光量较多。这种现象是由于抛光垫太柔软，而使得在压力的作用下，在宽的沟槽区域产生凹陷。凹陷也会受到抛光垫硬度的影响。在CMP过程中，磨至和沟槽齐平，沟槽内介质露出来之后的研磨中(过研磨)，抛光垫向沟槽弯曲并形成凹面，这就产生了凹陷。凹陷量受一些因素的影响：如沟槽的宽度、沟槽内介质材料的硬度、过研磨的时间、研磨的压力，以及抛光垫的硬度等。

当沟槽比较窄(小于5μm)时，几乎不会产生凹陷。大于5μm后，沟槽越宽，凹陷越大。

沟槽内介质材料的硬度小于沟槽所在介质层的材料时，开始过研磨后，抛光垫更容易被沟槽两侧的较硬的介质抵靠住，而向沟槽内较软的介质弯曲形成凹面，从而对沟槽内的介质磨得更多，最终产生凹陷。

在本实施例中，第一介质层的材料为多晶硅，形成方式为低压化学气相淀积。多晶硅是多晶向的，即由许多晶粒边界分隔的小的单晶组成。多晶硅属于排列无序，硬度相对较低。而外延形成的硅是定向生长的，因此Si排列方向一致，有序，硬度相应会增加；所以，过研磨一段时间后，在大于5μm的第一沟槽内的第一介质层会产生凹陷。这是半导体工艺中不可避免的缺陷。

抛光时，施加的压力越大，凹陷也越大。

经过实践和模拟仿真的分析，在本实施例中第一沟槽的宽度范围(5～30μm)内，过研磨很短一段时间后，凹陷程度开始达到平衡。

本实施例在此步骤，进行化学机械研磨，直至过研磨在第一沟槽内第一介质产生凹陷，形成结构如图5，在第一沟槽内的第一介质层303中形成凹陷2。

对于功率器件，这一步骤可以在制作功率器件时的采用化学机械研磨把开口外多余的多晶硅磨掉的步骤中一起进行。

5.形成层间介质层；

层间介质(ILD)应用于器件中不同的金属层之间，充当两层导电金属或者相邻金属线条之间的隔离膜。通常采用介电常数为3.9到4.0的SiO₂材料。典型的层间介质是一层掺杂的SiO₂或磷硅玻璃(PSG)。

形成方式可以为常压化学气相沉积(APCVD)或者低压化学气相沉积(LPCVD)。本实施例采用在低压650～750℃下，热分解TEOS(正硅酸乙酯)，可以加入O₂作为辅助。

本步骤后形成结构如图6所示，在有凹陷2的外延层302上形成有层间介质层304。

对于功率器件，这一步骤可以在制作功率器件时的形成层间介质层的步骤中一起进行。

6.在所述第一沟槽的正上方的层间介质层中形成第二沟槽，完全露出所述第一介质，且所述第二沟槽的开口大于所述第一沟槽的开口；

在本步骤中，如图7所示，通过刻蚀在层间介质层304中形成第二沟槽3，其中，第二沟槽3位于第一介质层303中的凹陷2的正上方，即位于第一沟槽1的正上方，且第二沟槽3的开口大于第一沟槽1的开口。这样，在第一沟槽1和第二沟槽3的侧壁，由外延层302和层间介质层304形成了台阶状的结构。

对于功率器件，这一步骤可以在制作功率器件时的形成接触孔的步骤中一起进行。

7.表面形成流淌层。

实际中，流淌层可以是任何流动性好的介质材料，如SiO₂、磷硅玻璃、氮化硅、金属材料等等。

而在本实施例中，流淌层为在420℃下溅射形成的Al金属层。在这样的温度下形成的Al金属层流动性较好。由于其下面的外延层302和层间介质层304形成的台阶状结构，以及从第一沟槽1边缘开始的凹陷2结构，即使形成的Al流动性较好，能够使得别的区域较平坦，但是仍然能在此区域形成较明显的凹坑4，可以作为清晰的识别标记被曝光机清楚的识别具体如图8所示。

对于功率器件，这一步骤可以在制作功率器件时的沉积Al金属层的步骤中一起进行。

本实施方式的任何一步工艺都是结合于功率器件的制作工艺而进行，在制作功率器件的过程中没有增加新的工艺步骤即可形成清晰的，符合要求的对准标记。

同样的，本发明制作对准标记的方法也方便的结合到别的半导体器件的制作工艺中，同样也可以运用于别的半导体器件的对准标记，以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种对准标记的制作方法，其特征在于，包括：

提供半导体基底；

在所述半导体基底中形成第一沟槽；

进行化学机械研磨，且过研磨直至所述第一沟槽内的所述第一介质层表面形成凹陷；

形成层间介质层；

在所述层间介质层中形成第二沟槽，所述第二沟槽完全露出所述第一沟槽内的第一介质层，且所述第二沟槽的开口大于所述第一沟槽的开口；

形成流淌层。

2.如权利要求1所述的制作方法，其特征在于，所述第一沟槽的宽度为5～30μm、深度大于0.8μm。

3.如权利要求1所述的制作方法，其特征在于，所述第一介质层的材料硬度小于半导体基底材料。

4.如权利要求1所述的制作方法，其特征在于，所述半导体基底表面形成有外延层，所述第一沟槽形成在所述外延层中。

5.如权利要求4所述的制作方法，其特征在于，所述外延层的材料为单晶硅，采用气相外延方式形成，所述第一介质层的材料为多晶硅，形成方式为低压化学气相淀积。

6.如权利要求1所述的制作方法，其特征在于，所述层间介质层为介电常数为3.9到4.0的SiO₂材料。

7.如权利要求1所述的制作方法，其特征在于，形成所述流淌层的方式为420℃温度下、在形成有第二沟槽的层间介质层上溅射Al，形成Al金属层。

8.如权利要求7所述的制作方法，其特征在于，所述Al金属层的Al中有含量小于5％的铜。

9.如权利要求1所述的制作方法，其特征在于，所述半导体基底为硅衬底。