TWI827115B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI827115B
TWI827115B TW111124099A TW111124099A TWI827115B TW I827115 B TWI827115 B TW I827115B TW 111124099 A TW111124099 A TW 111124099A TW 111124099 A TW111124099 A TW 111124099A TW I827115 B TWI827115 B TW I827115B
Authority
TW
Taiwan
Prior art keywords
semiconductor
fin
semiconductor fin
silicon
liner
Prior art date
Application number
TW111124099A
Other languages
English (en)
Other versions
TW202308041A (zh
Inventor
李益誠
梁品筑
馬大鈞
鄭培仁
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202308041A publication Critical patent/TW202308041A/zh
Application granted granted Critical
Publication of TWI827115B publication Critical patent/TWI827115B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種形成半導體裝置之方法包括以下操作。形成自基板延伸的鰭。沈積襯墊於鰭的頂表面及複數個側壁上方，其中襯墊的最小厚度根據鰭的第一鍺濃度來選擇。形成鄰近於鰭的淺溝槽隔離區域。移除襯墊在鰭的這些側壁上的第一部分，襯墊的第一部分位於淺溝槽隔離區域的最頂表面上方。以及形成閘極堆疊體在鰭的複數個側壁及頂表面上，其中閘極堆疊體與襯墊實體接觸。

Description

半導體裝置及其形成方法
本揭示內容是關於一種半導體裝置及其形成方法。
半導體裝置用於例如個人電腦、手機、數位相機及其他電子裝置的各種電子設備中。半導體裝置的製造通常藉由將絕緣或介電層、導電層及半導體材料層接續沈積於半導體基板上方並使用微影技術來圖案化各種材料層以形成電路組件及元件。
半導體行業藉由持續減小最小特徵尺寸來持續提高各種電子組件(例如電晶體、二極體、電阻器、電容器等)的整合密度，使更多組件可整合至給定區域中。然而隨著最小特徵尺寸的減小，出現了應解決的問題。
由於鰭式場效電晶體(fin field-effect transistor，FinFET)的較小尺寸及高效能，FinFET愈來愈多地用於積體電路的製造中。全應變通道(fully strained channel)可進一步提高FinFET效能，但其架 構亦可能產生問題需要解決。
本揭示內容提供一種形成半導體裝置之方法，方法包括以下操作。形成自基板延伸的鰭。沈積襯墊於鰭的頂表面及複數個側壁上方，其中襯墊的最小厚度根據鰭的第一鍺濃度來選擇。形成鄰近於鰭的淺溝槽隔離區域。移除襯墊在鰭的這些側壁上的第一部分，襯墊的第一部分位於淺溝槽隔離區域的最頂表面上方。以及形成閘極堆疊體在鰭的複數個側壁及頂表面上，其中閘極堆疊體與襯墊實體接觸。
本揭示內容提供一種形成半導體裝置之方法，方法包括以下操作。圖案化基板，使得半導體鰭自基板的主表面突出，其中半導體鰭包括第一部分及位於第一部分下方的第二部分，其中半導體鰭的第一部分的第一材料與半導體鰭的第二部分的第二材料不同。沿著半導體鰭的第一部分且沿著半導體鰭的第二部分沈積半導體襯墊於基板上方。沈積介電材料於半導體襯墊、基板及半導體鰭上方。凹陷介電材料以形成鄰近於半導體鰭的淺溝槽隔離區域，其中在凹陷之後，半導體鰭的第一部分在淺溝槽隔離區域的頂表面上方突出。以及自半導體鰭的第一部分的複數個側壁蝕刻半導體襯墊。
本揭示內容提供一種半導體裝置，半導體裝置包括半導體鰭、半導體襯墊以及淺溝槽隔離區域。半導體鰭自 基板延伸，半導體鰭包括第一部分以及第二部分，第二部分位於第一部分下方，其中第一部分包括矽鍺，且第二部分包括矽。半導體襯墊位於半導體鰭的第二部分的複數個側壁上。淺溝槽隔離區域鄰近於半導體鰭，其中淺溝槽隔離區域的最頂點所處的平面位於半導體襯墊的最頂表面所處的平面與半導體鰭的第一部分的最底表面所處的平面之間。
100:基板
100A:第一區域
100B:第二區域
102:n井區域
104:p井區域
106:第一磊晶層
108、132:遮罩層
110:圖案化光阻劑
112:第一開口
114:第二磊晶層
116:半導體鰭
116A:第一半導體鰭
116B:第二半導體鰭
118:襯墊
120:介電材料
121:區域
124:隔離區域
128:虛擬介電層
130:虛擬閘極層
131:虛擬閘極
133:遮罩
134:閘極密封間隙物
136:閘極間隙物
138:源極/汲極區域
140:第一層間介電質
142:凹槽
144:閘極介電層
146:閘極電極
147:功函數層
148:填充材料
150:第二層間介電質
152:閘極接觸
154:源極/汲極接觸
A-A、B-B、C-C:橫截面
H1、H2、H3、H4:高度
T1:最小厚度
T2:厚度
W1:第一寬度
W2:第二寬度
W3:最小鰭寬度
W4:第四寬度
W5:第五寬度
閱讀以下詳細描述時結合附圖可最佳地理解本揭露的各個態樣。應注意，根據業界的標準做法，各種特徵未按比例繪製。實際上，各種特徵尺寸為了使論述更清晰可任意增大或減小。
第1圖根據一些實施例在三維視圖中說明FinFET的示例。
第2圖至第8A圖為根據一些實施例製造FinFET的中間階段的橫截面圖。
第8B圖根據一些實施例示出半導體襯墊的最小厚度相對於鍺濃度變化的曲線圖。
第9圖至第12B圖為根據一些實施例製造FinFET的中間階段的橫截面圖。
第12C圖根據一些實施例示出最小鰭寬度相對於鍺濃度變化的曲線圖。
第13A圖至第22B圖為根據一些實施例製造FinFET的 中間階段的橫截面圖。
以下揭示內容提供許多不同實施例或示例，用於實施本揭露的不同特徵。下文描述組件及配置的具體示例係為了簡化本揭露。當然，這些僅僅為示例且不意欲作為限制。舉例而言，在以下描述中，在第二特徵上方或第二特徵上形成第一特徵可包括第一特徵及第二特徵直接接觸形成的實施例，亦可包括可在第一特徵與第二特徵之間形成附加特徵，使得第一特徵及第二特徵可不直接接觸的實施例。此外，本揭露可在各種示例中重複附圖中的標記及/或字母。此重複係出於簡化及清楚的目的，本身並不指示所論述的各種實施例及/或組態之間的關係。
另外，為易於描述，在本文中可使用諸如「在......之下」、「下方」、「下部」、「上方」、「上部」及類似的空間相對術語來描述圖中所示的一個元件或特徵與另一元件或特徵的關係。除了圖中所描繪的方向之外，空間相對術語亦意欲涵蓋裝置在使用或操作中的不同方向。設備可以其他方式定向(旋轉90度或處於其他方向)，本文使用的空間相對描述詞可同樣相應地進行解譯。
各種實施例包括在半導體鰭及矽襯墊上方形成絕緣材料之前在半導體鰭的側壁及頂表面上方形成矽襯墊。半導體鰭至少部分地由矽鍺形成。接著對絕緣材料進行退火製程，且使絕緣材料凹陷以形成包圍半導體鰭的淺溝槽 隔離(shallow trench isolation，STI)區域。矽襯墊的最小厚度與半導體鰭中的鍺的原子百分比濃度成正比。本文中揭示的實施例的有利特徵包括在退火製程期間抑制半導體鰭的氧化，以此形成具有較高鍺的原子百分比濃度的半導體鰭，而不具有半導體鰭的顯著的氧化，以及改善接線端粗糙度(line end roughness，LER)。因此，裝置效能由於較高的鍺的百分比濃度所帶來的載流子遷移率增加而改善。
第1圖根據一些實施例說明三維視圖中的FinFET的示例。FinFET包括基板100(例如半導體基板)上的半導體鰭116。隔離區域124設置於基板100中，且半導體鰭116突出於相鄰隔離區域124上方且自相鄰隔離區域124之間突出。儘管隔離區域124如本文所示被描述且圖示為與基板100分離，「基板」一詞可用於僅指半導體基板或包括隔離區域124的半導體基板。閘極介電層144沿著半導體鰭116的側壁且位於半導體鰭116的頂表面上方，以及閘極電極146位於閘極介電層144上方。源極/汲極區域138相對於閘極介電層144及閘極電極146設置於半導體鰭116的相對側。第1圖進一步說明在後面的圖中所使用的參考橫截面。橫截面A-A沿著閘極電極146的縱軸且處於例如與FinFET的源極/汲極區域138之間的電流的方向垂直的方向上。橫截面B-B與橫截面A-A垂直且沿著半導體鰭116的縱軸，且處於例如FinFET的源極/汲極區域138之間的電流的方向上。橫 截面C-C平行於橫截面A-A且延伸穿過FinFET的源極/汲極區域138中的一者。為了清楚起見，隨後的圖參考這些參考橫截面。
本文中討論的一些實施例使用後閘極製程形成的FinFET在內文做論述。在其他實施例中，可使用前閘極製程。此外，在一些實施例中，可考慮平面裝置中使用的態樣，例如平面電晶體、奈米結構(例如奈米片、奈米線、環繞式閘極或類似者)場效應電晶體(nanostructure field effect transistor，NSFET)或類似者。
第2圖、第3圖、第4圖、第5圖、第6圖、第7圖、第8A圖、第9圖、第10圖、第11圖、第12A圖、第12B圖、第13A圖、第13B圖、第14A圖、第14B圖、第15A圖、第15B圖、第16A圖、第16B圖、第16C圖、第16D圖、第17A圖、第17B圖、第18A圖、第18B圖、第19A圖、第19B圖、第20A圖、第20B圖、第21A圖、第21B圖、第22A圖及第22B圖係根據一些實施例製造FinFET的中間階段的橫截面圖。除了繪示多個鰭/FinFET之外，第2圖、第3圖、第4圖、第5圖、第6圖、第7圖、第8A圖、第9圖、第10圖、第11圖、第12A圖及第12B圖繪示第1圖所說明的參考橫截面A-A。在第13A圖至第22B圖中，除了繪示多個鰭/FinFET之外，以「A」標記結尾的圖沿著第1圖中所說明的參考橫截面A-A繪示，且以「B」標記結尾的圖沿著類似於第1圖中所說明的橫截面B-B繪示。第16C圖及 第16D圖沿著第1圖中所說明的參考橫截面C-C繪示。
在第2圖中，提供基板100，基板100具有形成其中的n井區域102及p井區域104。基板100可為半導體基板，諸如體半導體、絕緣體上半導體(semiconductor-on-insulator，SOI)基板或類似者，半導體基板可為摻雜的(例如摻雜有p型摻雜劑或n型摻雜劑)或未經摻雜的。基板100可為晶圓，諸如矽晶圓。通常，SOI基板為形成於絕緣體層上的半導體材料層。絕緣體層可為例如埋入式氧化物(buried oxide，BOX)層、氧化矽層或類似者。絕緣體層設置於基板上，此基板通常為矽或玻璃基板。亦可使用其他基板，諸如多層或梯度基板。在一些實施例中，基板100的半導體材料可包括矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括矽鍺、磷化砷鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷化砷鎵銦；或其組合。
基板100具有第一區域100A及第二區域100B。第一區域100A可用於形成p型裝置，諸如p型金屬氧化物半導體(p-type metal-oxide-semiconductor，PMOS)電晶體，例如p型FinFET。第二區域100B可用於形成n型裝置，諸如n型金屬氧化物半導體(-type metal-oxide-semiconductor，NMOS)電晶體，例如n型FinFET。第一區域100A可藉由分隔物與第二區域100B實體分離，且任何數目的裝置特徵(例如其他主動裝 置、摻雜區、隔離結構等)可設置於第一區域100A與第二區域100B之間。
n井區域102可藉由用遮罩(諸如光阻劑、氧化物或類似者)覆蓋p井區域104且對n井區域102進行離子注入製程而形成於基板100中。可將諸如砷離子的N型摻雜劑注入至n井區域102中。p井區域104可藉由用遮罩(例如光阻劑、氧化物或類似者)覆蓋n井區域102且對p井區域104進行離子注入製程而形成於基板100中。可將諸如硼離子的p型摻雜劑注入至p井區域104中。在一些實施例中，n井區域102可包括n型摻雜矽，且p井區域104可包括p型摻雜矽。
在第3圖中，第一磊晶層106形成於n井區域102及p井區域104上方，遮罩層108形成於第一磊晶層106上方，且圖案化光阻劑110形成於遮罩層108上。第一磊晶層106可為隨後形成的NMOS裝置中的通道且可用於減少隨後形成的第二磊晶層114中的錯位缺陷。第一磊晶層106可由諸如磊晶生長或類似者的製程形成。第一磊晶層106可包括諸如矽或類似者的材料。第一磊晶層106可具有與n井區域102及p井區域104的晶格常數類似或相同的晶格常數。如下文更詳細地解說，第一磊晶層106將被圖案化以在第二區域100B中形成鰭(例如用於NMOS裝置)且將用作晶種層以在第一區域100A中形成另一磊晶層(例如用於PMOS裝置)。在一些實施例中，第一磊晶層106具有介於35nm至75nm的範圍內的厚 度。
遮罩層108可由諸如化學氣相沈積(chemical vapor deposition，CVD)、原子層沈積(atomic layer deposition，ALD)或類似者的製程形成。遮罩層108可包括諸如二氧化矽、氮化矽或類似者的材料。圖案化光阻劑110可使用旋塗技術或類似者進行沈積，且藉由將光阻劑材料曝露於圖案化能源(例如圖案化光源、電子束(electron beam/e-beam)源或類似者)及將圖案化光阻劑材料曝露於顯影劑溶液來進行圖案化。顯影劑溶液可移除光阻劑材料的一部分，使得遮罩層108的至少一部分被曝露。如第3圖中所說明，可將圖案化光阻劑110圖案化，使圖案化光阻劑110在p井區域104上方延伸，而不在n井區域102上方延伸。然而，在各種其他實施例中，圖案化光阻劑110可重疊n井區域102的至少一部分或可不完全覆蓋p井區域104。
在第4圖中，將圖案化光阻劑110用作遮罩來蝕刻遮罩層108，且將遮罩層108用作遮罩來蝕刻第一磊晶層106以形成第一開口112。可藉由合適的蝕刻製程(諸如非等向性蝕刻製程)來蝕刻遮罩層108及第一磊晶層106。在一些實施例中，可藉由乾式蝕刻製程(諸如反應離子蝕刻(reactive-ion etching，RIE)、中性束蝕刻(neutral-beam etching，NBE)、其組合或類似者)來蝕刻遮罩層108及第一磊晶層106。在蝕刻遮罩層108之後，可使用合適的光阻劑剝離技術(諸如化學溶劑清洗、 電漿灰化、乾式剝離及/或類似者)移除圖案化光阻劑110。可在蝕刻第一磊晶層106之前或之後移除圖案化光阻劑110。如第4圖中所說明，第一開口112可形成於n井區域102上方，而不在p井區域104上方延伸。然而，在一些實施例中，第一開口112可在p井區域104的至少一部分上方延伸。如第4圖中所說明，第一磊晶層106的至少一部分可保留於第一開口112下方。第一磊晶層106保留於n井區域102上方的部分可用於生長第二磊晶層114，下面參考第5圖以進行說明。在一些實施例中，第一磊晶層106的剩餘部分可在蝕刻第一開口112之後具有介於10nm至30nm的範圍內的厚度。在一些實施例中，第一開口112的深度可介於30nm至65nm的範圍內。
在第5圖中，在第一開口112中形成第二磊晶層114。第二磊晶層114可由諸如磊晶生長或類似者的製程形成。第二磊晶層114可包括諸如矽鍺(silicon germanium，SiGe)或類似者的材料。在第一區域100A為PMOS區域的實施例中，第二磊晶層114可包括具有比第一磊晶層106的晶格常數更大的晶格常數的材料。舉例而言，在一些實施例中，第二磊晶層114可包括SiGe。SiGe包括比Si更低的能隙，從而為隨後形成的PMOS裝置提供更大的電洞遷移率。在實施例中，第二磊晶層114可具有介於20%至80%的範圍內的鍺的原子百分比濃度。
如第5圖中所說明，第二磊晶層114可填充第一 開口112，使得第二磊晶層114的頂表面設置於第一磊晶層106的頂表面上方。第二磊晶層114可形成為一定厚度，使得第一磊晶層106及第二磊晶層114的後續平坦化製程產生平坦表面。在一些實施例中，第二磊晶層114的至少一部分可在遮罩層108上方延伸。
在第6圖中，移除遮罩層108且對第一磊晶層106及第二磊晶層114進行平坦化製程。可使用合適的蝕刻製程(諸如濕式蝕刻製程(例如稀氫氟酸(dilute hydrofluoric，dHF)或類似者))移除遮罩層108。第一磊晶層106及第二磊晶層114可由任何合適的平坦化製程(諸如化學機械研磨(chemical mechanical polish，CMP)、回蝕製程、其組合或類似者)進行平坦化。如第6圖中所說明，在平坦化製程之後，第一磊晶層106的頂表面可與第二磊晶層114的頂表面齊平。在一些實施例中，在平坦化製程之後，第二磊晶層114可具有介於35nm至65nm的範圍內的厚度，且第二區域100B中的第一磊晶層106可具有介於45nm至70nm的範圍內的厚度。
在第7圖中，蝕刻第二磊晶層114、第一磊晶層106、n井區域102及p井區域104以在第一區域100A中形成第一半導體鰭116A且在第二區域100B中形成第二半導體鰭116B。在一些實施例中，第一半導體鰭116A及第二半導體鰭116B可藉由在第二磊晶層114、第一磊晶層106、n井區域102及p井區域104中蝕刻溝槽來形成。蝕刻可為任何可接受的蝕刻製程(諸如反應離子蝕刻 (reactive ion etch，RIE)、中性束蝕刻(neutral beam etch，NBE)、類似者或其組合)中的一或多者。蝕刻可為非等向性的。儘管將第一半導體鰭116A及第二半導體鰭116B繪示為具有圓角及線性邊緣，但第一半導體鰭116A及第二半導體鰭116B可具有任何其他合適的形狀，諸如具有錐形側壁。在一些實施例中，第一半導體鰭116A及第二半導體鰭116B可具有介於70nm至130nm的範圍內的高度H1。
第一半導體鰭116A及第二半導體鰭116B可由任何合適的方法圖案化。舉例而言，可使用包括雙圖案化或多圖案化製程的一或多種光微影技術製程來圖案化第一半導體鰭116A及第二半導體鰭116B。通常，雙圖案化或多圖案化製程組合了光微影技術及自對準製程，從而允許產生具有例如比可使用單個直接光微影技術製程獲得的間距更小的間距的圖案。儘管未單獨圖示雙圖案化或多圖案化製程，但在一個實施例中，雙圖案化或多圖案化製程可包括在基板上方形成犧牲層。使用光微影技術製程來圖案化犧牲層。使用自對準製程在犧牲層旁邊形成間隙物。然後移除犧牲層且使用剩餘的間隙物來圖案化第一半導體鰭116A及第二半導體鰭116B。
在第8A圖中，襯墊118可形成於n井區域102以及第一區域100A中的第一半導體鰭116A的頂表面及側壁上方。襯墊可包括矽或類似者。在實施例中，在襯墊118的最薄點處，襯墊118的最小厚度T1可介於0.5nm 至5nm的範圍內。為了形成襯墊118，可形成且圖案化光阻劑以在第二區域100B中的第二半導體鰭116B及p井區域104上方延伸，而不在第一區域100A上方延伸。可使用CVD、爐管CVD、ALD、磊晶生長或類似者在介於350℃至500℃的範圍內的製程溫度下及介於0.5毫托至3毫托的範圍內的製程壓力下沈積襯墊118。可用於沈積襯墊118的前驅物包括矽烷(SiH4)、二矽烷(Si2H6)、其組合或類似者。襯墊118可形成為共形層，其中襯墊118可在襯墊118的最薄點處具有厚度變化，該厚度變化至多可為最小厚度T1的20%。在沈積襯墊118之後，可使用合適的光阻劑剝離技術(諸如化學溶劑清洗、電漿灰化、乾式剝離及/或類似者)移除光阻劑。第8B圖示出最小厚度T1相對於第二磊晶層114的鍺濃度變化的曲線圖。襯墊118的最小厚度T1根據第二磊晶層114的鍺濃度來選擇，使最小厚度T1自20%鍺原子濃度下的0.5nm增加至80%鍺原子濃度下的5nm。
在第9圖中，介電材料120形成於第一區域100A中的第一半導體鰭116A、襯墊118及n井區域102以及第二區域100B中的第二半導體鰭116B及p井區域104上方，從而填充第一半導體鰭116A與第二半導體鰭116B之間的開口。介電材料120可過度填充第一半導體鰭116A與第二半導體鰭116B之間的開口，使得介電材料120的一部分在第一半導體鰭116A及第二半導體鰭116B的頂表面上方延伸。在一些實施例中，介電材料120 可包括氧化矽、碳化矽、氮化矽、類似者或其組合，且可使用可流動化學氣相沈積(flowable chemical vapor deposition，FCVD)、旋塗、CVD、ALD、高密度電漿化學氣相沈積(high-density plasma chemical vapor deposition，HDPCVD)、低壓化學氣相沈積(low pressure chemical vapor deposition，LPCVD)、類似者或其組合來形成。在沈積介電材料120之後，可進行退火/固化步驟，這可將可流動的介電材料120轉化為固體的介電材料。在進行退火步驟的實施例中，可在介於400℃至700℃的範圍內的製程溫度下進行退火步驟。在退火步驟期間，襯墊118的一部分被介電材料120氧化及消耗，從而導致將襯墊118的厚度減小至厚度T2。在實施例中，厚度T2可比最小厚度T1小了介於0.3nm至2nm的範圍內的值。
在第10圖中，將平坦化製程應用於介電材料120。在一些實施例中，平坦化製程包括化學機械研磨(chemical mechanical polish，CMP)、回蝕製程、其組合或類似者。如第10圖中所說明，平坦化製程可曝露第一半導體鰭116A及第二半導體鰭116B的頂表面。第一半導體鰭116A及第二半導體鰭116B的部分亦可由平坦化製程平坦化。第一半導體鰭116A、第二半導體鰭116B及介電材料120的頂表面在平坦化製程完成之後齊平。
在第11圖中，使介電材料120凹陷以形成淺溝 槽隔離(shallow trench isolation，STI)區域124。介電材料120的凹陷使得第一區域100A中第一半導體鰭116A包括第二磊晶層114的部分及第二區域100B中第二半導體鰭116B包括第一磊晶層106的部分自相鄰的淺溝槽隔離區域124之間突出。可使用可接受的蝕刻製程(諸如對淺溝槽隔離區域124的材料具有選擇性的蝕刻製程)來使淺溝槽隔離區域124凹陷。舉例而言，可使用化學氧化物移除，其使用了無電漿氣體蝕刻製程(例如使用氟化氫(hydrogen fluoride，HF)氣體、氨(NH3)氣或類似者的蝕刻製程)、遠端電漿輔助乾式蝕刻製程(例如使用氫氣(H2)、三氟化氮(NF3)及氨副產物或類似者)或稀氫氟酸(dilute hydrofluoric，dHF)。
在第12A圖及第12B圖中，使用可接受的蝕刻製程來移除在淺溝槽隔離區域124上方的第一半導體鰭116A的頂表面及側壁上的襯墊118的頂部部分。蝕刻製程可包括濕式蝕刻製程，此濕式蝕刻製程包括稀氫氟酸(dilute hydrofluoric acid，dHF)、臭氧(O3)、氫氧化銨(NH4OH)或類似者，進行濕式蝕刻製程以移除襯墊118的頂部部分。在實施例中，亦在移除襯墊118的頂部部分的蝕刻製程期間蝕刻在淺溝槽隔離區域124上方的第一半導體鰭116A的側壁及/或頂表面的部分，使得第一半導體鰭116A在淺溝槽隔離區域124的頂表面上方具有第一寬度W1。第一寬度W1小於第一半導體鰭116A位在淺溝槽隔離區域124下方的部分所具有的第二寬度W2。 在實施例中，在每一第一半導體鰭116A在淺溝槽隔離區域124下方的部分及襯墊118在淺溝槽隔離區域124下方的部分的位置處具有最小組合寬度，最小鰭寬度W3。淺溝槽隔離區域124下方的最小鰭寬度W3(其亦可稱為最小鰭臨界尺寸(critical dimension，CD)W3)可等於第一半導體鰭116A在淺溝槽隔離區域124的頂表面下方的寬度W2與襯墊118在第一半導體鰭116A的每一側壁上的厚度T2之和。第一半導體鰭116A在淺溝槽隔離區域124下方的部分(該部分具有比第一半導體鰭116A在淺溝槽隔離區域124上方的部分更大的寬度W2)允許第一半導體鰭116A的穩定性提高及克服潛在鰭彎曲或搖晃問題的能力。此外，可調整第一半導體鰭116A在淺溝槽隔離區域124上方的部分的寬度，從而允許相應地調整裝置效能。在實施例中，亦在移除襯墊118的頂部部分的蝕刻製程期間蝕刻第二半導體鰭116B在淺溝槽隔離區域124上方的側壁及/或頂表面的部分，使得第二半導體鰭116B在淺溝槽隔離區域124的頂表面上方具有第四寬度W4。第四寬度W4小於第二半導體鰭116B在淺溝槽隔離區域124下方的部分所具有的第五寬度W5。
第12B圖示出第12A圖的區域121，在移除襯墊118位於淺溝槽隔離區域124上方的頂部部分之後。第一區域100A中的第一半導體鰭116A的部分可自相鄰的淺溝槽隔離區域124之間突出且可包括第二磊晶層114。在實施例中，襯墊118的頂部部分高於第一磊晶層106及 n井區域102的最頂表面。在實施例中，襯墊118的頂部部分高於淺溝槽隔離區域124的最頂點。在實施例中，淺溝槽隔離區域124的最頂點處於襯墊118的最頂表面的平面與第二磊晶層114的最底表面的平面之間的平面。在實施例中，淺溝槽隔離區域124的最頂點與襯墊118實體接觸。在實施例中，接近襯墊118的側壁的淺溝槽隔離區域124的高度H2大於遠離襯墊118的側壁的淺溝槽隔離區域124的高度H3。在實施例中，第一半導體鰭116A在襯墊118的最頂表面上方的部分可具有介於35nm至65nm的範圍內的高度H4。在實施例中，在第一半導體鰭116A在淺溝槽隔離區域124下方的部分及襯墊118在淺溝槽隔離區域124下方的部分的位置處具有最小組合寬度，最小鰭寬度W3。淺溝槽隔離區域124下方的最小鰭寬度W3(其亦可稱為最小鰭臨界尺寸(critical dimension，CD)W3)可等於第一半導體鰭116A在淺溝槽隔離區域124的頂表面下方的寬度W2與襯墊118在第一半導體鰭116A的每一側壁上的厚度T2之和。因此，最小鰭寬度W3包括第一半導體鰭116A在淺溝槽隔離區域124的頂表面下方(參考寬度W2)、襯墊118在第一半導體鰭116A的第一側壁上(參考T2)及襯墊118在第一半導體鰭116A的第二側壁上(參考T2)的組合寬度及厚度。最小鰭寬度W3可介於6nm至15nm的範圍內。在實施例中，第一半導體鰭116A可在淺溝槽隔離區域124的頂表面上方具有第一寬度W1。第一半導體鰭116A在淺溝槽隔離 區域124下方的部分及襯墊118在淺溝槽隔離區域124下方的部分具有組合最小鰭寬度W3，最小鰭寬度W3大於第一半導體鰭116A在淺溝槽隔離區域124上方的部分的第一寬度W1，使第一半導體鰭116A的穩定性提高及具有克服潛在鰭彎曲或搖晃問題的能力。此外，可使用上面在第12A圖中描述的蝕刻製程調整第一半導體鰭116A在淺溝槽隔離區域124上方的部分的第一寬度W1，從而允許相應地調整裝置效能。
第12C圖示出最小鰭寬度W3相對於第二磊晶層114的鍺濃度的曲線圖。最小鰭寬度W3亦可稱為鰭的最小臨界尺寸(critical dimension，CD)W3。最小鰭寬度W3與第二磊晶層114的鍺濃度成正比，使得最小鰭寬度W3自20%的鍺原子濃度下的6nm增加至80%的鍺原子濃度下的15nm。在實施例中，最小鰭寬度W3的值可使用下式計算：W3=(2＊T1)-(2＊(T1-T2))+W6其中(2＊(T1-T2))為氧化(消耗)的襯墊118的厚度，且W6為第一半導體鰭116A用於克服鰭彎曲或搖晃問題的最小鰭寬度。在實施例中，氧化(消耗)的襯墊118的厚度(2＊(T1-T2))為約1nm，且第一半導體鰭116A用於克服鰭彎曲或搖晃問題的最小鰭寬度W6為約6nm。
由於在第一半導體鰭116A的側壁及頂表面上方形成襯墊118而可實現優勢，其中襯墊118的最小厚度T1(例如可介於0.5nm至5nm的範圍內)與第一半導 體鰭116A中的鍺的原子百分比濃度(例如可介於20%至80%的範圍內)成正比。這些優勢包括在對形成於第一半導體鰭116A及襯墊118上方的介電材料120進行後續的退火製程期間抑制第一半導體鰭116A的氧化，使第一半導體鰭116A形成為具有較高的鍺原子百分比濃度，而不具有顯著的氧化效應，且第一半導體鰭116A具有改善的接線端粗糙度(line end roughness，LER)。因此，裝置效能由於鍺的較高百分比濃度而引起載流子遷移率增加而改善。
在第13A圖及第13B圖中，虛擬介電層(dummy dielectric layer)128形成於淺溝槽隔離區域124上方以及第一半導體鰭116A及第二半導體鰭116B的頂表面及側壁上方。虛擬介電層128可為例如氧化矽、氮化矽、其組合或類似者，且可由CVD、PVD或類似者沈積。在實施例中，虛擬介電層128可根據可接受的技術而熱生長。虛擬閘極層130形成於虛擬介電層128上方，且遮罩層132形成於虛擬閘極層130上方。虛擬閘極層130可沈積於虛擬介電層128上方，然後由諸如CMP進行平坦化。遮罩層132可沈積於虛擬閘極層130上方。虛擬閘極層130可為導電材料且可選自由非晶矽、多晶矽(聚矽)、多晶矽鍺(聚SiGe)、金屬氮化物、金屬矽化物、金屬氧化物及金屬所組成的群組。虛擬閘極層130可由物理氣相沈積(physical vapor deposition，PVD)、CVD、濺射沈積或此項技術中已知且用於沈積導電材料的其他技術來沈 積。遮罩層132可包括例如SiN、SiON或類似者，且可由PVD、CVD或類似者沈積。在此實例中，單個虛擬閘極層130及單個遮罩層132跨越形成第一半導體鰭116A及第二半導體鰭116B的區域而形成。在一些實施例中，可在形成第一半導體鰭116A的區域及形成第二半導體鰭116B的區域中形成單獨虛擬閘極層130及單獨遮罩層132。
在第14A圖及第14B圖中，可使用可接受的光微影技術及蝕刻技術圖案化遮罩層132以形成遮罩133。可藉由可接受的蝕刻技術將遮罩133的圖案轉移至虛擬閘極層130以形成虛擬閘極131。在一些實施例中，遮罩133的圖案亦可轉移至虛擬介電層128。虛擬閘極131覆蓋第一半導體鰭116A及第二半導體鰭116B的各別通道區。遮罩133的圖案可用於將虛擬閘極131中的每一者與鄰近的虛擬閘極131實體分離。虛擬閘極131亦可具有與第一半導體鰭116A及第二半導體鰭116B的縱向方向基本上垂直的縱向方向。
如第14B圖中進一步所說明，閘極密封間隙物134可形成於虛擬閘極131、遮罩133及/或第一半導體鰭116A及第二半導體鰭116B的曝露側壁上。接續非等向性蝕刻的熱氧化或沈積可用於形成閘極密封間隙物134。儘管在第14B圖中僅說明一個閘極密封間隙物134，但閘極密封間隙物134可包括複數層。
在形成閘極密封間隙物134之後，可進行用於輕 摻雜源極/汲極(lightly doped source/drain，LDD)區域(未明確圖示)的注入。在具有不同裝置類型的實施例中，諸如光阻劑的遮罩可形成於第一區域100A上方，同時曝露第二區域100B，且可將適當類型(例如n型)雜質注入至第二區域100B中曝露的第二半導體鰭116B。然後可移除遮罩。隨後，諸如光阻劑的遮罩可形成於第二區域100B上方，同時曝露第一區域100A，且可將適當類型(例如p型)雜質注入至第一區域100A中曝露的第一半導體鰭116A。然後可移除遮罩。n型雜質可為磷、砷或類似者，而p型雜質可為硼、BF2或類似者。輕摻雜源極/汲極區可具有自約1015cm-3至約1016cm-3的雜質濃度。退火可用於激活注入的雜質。
在第15A圖及第15B圖，閘極間隙物136沿著虛擬閘極131及遮罩133的側壁形成於閘極密封間隙物134上。可藉由共形地沈積材料且隨後非等向性地蝕刻此材料來形成閘極間隙物136。閘極間隙物136的材料可為氮化矽、SiCN、其組合或類似者。閘極間隙物136可包括單層或多層。
在第16A圖至第16D圖中，磊晶源極/汲極區域138形成於第一半導體鰭116A及第二半導體鰭116B中。磊晶源極/汲極區域138形成於第一半導體鰭116A及第二半導體鰭116B中，使得每一虛擬閘極131設置於各別相鄰的一對磊晶源極/汲極區域138之間。在一些實施例中，磊晶源極/汲極區域138可延伸至第一半導體鰭116A及 第二半導體鰭116B中。在一些實施例中，閘極間隙物136用於將磊晶源極/汲極區域138與虛擬閘極131分隔開適當的橫向距離，使磊晶源極/汲極區域138不會使隨後形成的閘極在最終的FinFET中短路。
第一區域100A(例如PMOS區)中的磊晶源極/汲極區域138可藉由遮罩第二區域100B(例如NMOS區)且蝕刻第一區域100A中的第一半導體鰭116A的源極/汲極區來形成，以在第一半導體鰭116A中形成凹槽。然後，第一區域100A中的磊晶源極/汲極區域138在凹槽中磊晶生長。在一些實施例中，磊晶源極/汲極區域138可延伸穿過第二磊晶層114及第一磊晶層106並進入第一區域100A中的n井區域102。磊晶源極/汲極區域138可包括適用於p型FinFET的任何可接受的材料。舉例而言，第一區域100A中的磊晶源極/汲極區域138可包括SiGe、SiGeB、Ge、GeSn或類似者。第一區域100A中的磊晶源極/汲極區域138可由具有比第二磊晶層114的晶格常數更大的晶格常數的材料形成，從而在通道區中產生壓縮應力(compressive stress)以增加PMOS裝置的電洞遷移率。第一區域100A中的磊晶源極/汲極區域138可具有自第一半導體鰭116A的各別表面抬高的表面且可具有刻面(facet)。
第二區域100B(例如NMOS區)中的磊晶源極/汲極區域138可藉由遮罩第一區域100A(例如PMOS區)且蝕刻第二區域100B中的第二半導體鰭116B的源極/ 汲極區來形成，以在第二半導體鰭116B中形成凹槽。然後，第二區域100B中的磊晶源極/汲極區域138在凹槽中磊晶生長。磊晶源極/汲極區域138可包括諸如適用於n型FinFET的任何可接受的材料。舉例而言，第二區域100B中的磊晶源極/汲極區域138可包括矽、SiC、SiCP、SiP或類似者。第二區域100B中的磊晶源極/汲極區域138可由具有比第一磊晶層106的晶格常數更小的晶格常數的材料形成，從而在通道區中產生拉伸應力(tensile stress)以增加NMOS裝置的電子遷移率。第二區域100B中的磊晶源極/汲極區域138亦可具有自第二半導體鰭116B的各別表面抬高的表面且可具有刻面。
磊晶源極/汲極區域138及/或第一半導體鰭116A及第二半導體鰭116B可注入摻雜劑以形成源極/汲極區，類似於先前論述的用於形成輕摻雜源極/汲極區的製程，接著進行退火。源極/汲極區可具有在約1019cm-3與約1021cm-3之間的雜質濃度。源極/汲極區的n型及/或p型雜質可為先前論述的雜質中的任一者。在一些實施例中，磊晶源極/汲極區域138可在生長期間原位摻雜。
由於用於在第一區域100A及第二區域100B中形成磊晶源極/汲極區域138的磊晶製程，磊晶源極/汲極區域138的上表面具有橫向向外擴展超過第一半導體鰭116A及第二半導體鰭116B的側壁的刻面。在一些實施例中，這些刻面使第一半導體鰭116A中鄰近源極/汲極區域138合併，如第16C圖所說明。在其他實施例中，第一 半導體鰭116A中相鄰的源極/汲極區域138在磊晶製程完成之後保持分離，如第16D圖所說明。類似地，第二半導體鰭116B中相鄰的源極/汲極區域138可在磊晶製程完成之後合併或保持分離。
在第17A圖及第17B圖中，第一層間介電質(interlayer dielectric，ILD)140設置於第16A圖及第16B圖中所說明的結構上方。第一層間介電質140可由介電材料或半導體材料形成，且可由諸如CVD、電漿增強CVD(plasma-enhanced CVD，PECVD)或可流動CVD(flowable CVD，FCVD)的任何合適的方法沈積。介電材料可包括磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、硼摻雜的磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)、未經摻雜的矽酸鹽玻璃(ndoped silicate glass，USG)或類似者。半導體材料可包括非晶矽(amorphous silicon，a-Si)、矽鍺(SixGe1-x，其中x可在大約0與1之間)、純鍺或類似者。可使用由任何可接受的製程形成的其他絕緣或半導體材料。在一些實施例中，接觸蝕刻終止層(contact etch stop layer，CESL，未單獨圖示)設置於第一層間介電質140與磊晶源極/汲極區域138、遮罩133及閘極間隙物136之間。
在第18A圖及第18B圖中，可進行諸如CMP的平坦化製程以使第一層間介電質140的頂表面與虛擬閘極 131的頂表面齊平。平坦化製程亦可移除虛擬閘極131上的遮罩133以及沿著遮罩133的側壁的閘極密封間隙物134及閘極間隙物136的部分。在平坦化製程之後，虛擬閘極131、閘極密封間隙物134、閘極間隙物136及第一層間介電質140的頂表面為齊平的。因此，虛擬閘極131的頂表面經由第一層間介電質140曝露。
在第19A圖及第19B圖中，在蝕刻步驟中移除虛擬閘極131及直接位於虛擬閘極131之下的虛擬介電層128的部分，以形成凹槽142。在一些實施例中，虛擬閘極131由非等向性乾式蝕刻製程移除。舉例而言，蝕刻製程可包括使用選擇性地蝕刻虛擬閘極131而不蝕刻第一層間介電質140或閘極間隙物136的反應氣體的乾式蝕刻製程。每一凹槽142曝露各別的第一半導體鰭116A或第二半導體鰭116B的通道區域。每一通道區域設置於相鄰的一對磊晶源極/汲極區域138之間。在移除期間，當蝕刻虛擬閘極131時，虛擬介電層128可用作蝕刻終止層。然後可在移除虛擬閘極131之後移除虛擬介電層128。
在第20A圖及第20B圖中，形成閘極介電層144及閘極電極146以用於替換閘極。閘極介電層144共形地沈積於凹槽142中，諸如在第一半導體鰭116A及第二半導體鰭116B的頂表面及側壁上以及在閘極密封間隙物134/閘極間隙物136的側壁上。閘極介電層144亦可形成於第一層間介電質140的頂表面上。根據一些實施例，閘極介電層144包括氧化矽、氮化矽或其多層。在一些實 施例中，閘極介電層144為高k介電材料，且在這些實施例中，閘極介電層144可具有大於約7.0的k值且可包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb及其組合的金屬氧化物或矽酸鹽。閘極介電層144的形成方法可包括分子束沈積(molecular beam deposition，MBD)、ALD、PECVD及類似者。
閘極電極146沈積於閘極介電層144上方且填充凹槽142的剩餘部分。閘極電極146可為含有金屬的材料，諸如TiN、TaN、TaC、Co、Ru、Al、其組合或其多層。閘極電極146可包括一或多層導電材料，諸如功函數層147及填充材料148。在填充閘極電極146之後，可進行諸如CMP的平坦化製程以移除閘極介電層144及閘極電極146的過量部分，這些過量部分位於第一層間介電質140的頂表面上方。閘極電極146及閘極介電層144的剩餘部分因此形成最終FinFET的替換閘極。閘極電極146及閘極介電層144可統稱為「閘極」或「閘極堆疊體」。閘極及閘極堆疊體可沿著第一半導體鰭116A及第二半導體鰭116B的通道區域的側壁延伸。
第一區域100A及第二區域100B中的閘極介電層144的形成可同時發生，使得每一區域中的閘極介電層144由相同材料形成，且閘極電極146的形成可同時發生，使得每一區域中的閘極電極146由相同材料形成。在一些實施例中，每一區域中的閘極介電層144可由不同製程形成，使得閘極介電層144可為不同材料，及/或每一區域中 的閘極電極146可由不同製程形成，使得閘極電極146可為不同材料。當使用不同製程時，可使用各種遮罩步驟來遮罩及曝露適當的區域。
在第21A圖及第21B圖中，第二層間介電質150沈積於第一層間介電質140上方。在實施例中，第二層間介電質150為由可流動CVD方法形成的可流動膜。在一些實施例中，第二層間介電質150由諸如PSG、BSG、BPSG、USG或類似者的介電材料形成，且可由諸如CVD及PECVD的任何合適的方法沈積。
在第22A圖及第22B圖中，閘極接觸152及源極/汲極接觸154經由第二層間介電質150及第一層間介電質140形成。用於源極/汲極接觸154的開口(未單獨圖示)經由第二層間介電質150及第一層間介電質140形成，且用於閘極接觸152的開口(未單獨圖示)經由第二層間介電質150形成。可使用可接受的光微影技術及蝕刻技術形成開口。視情況地，在形成閘極接觸152及源極/汲極接觸154之前，可形成矽化物接觸(未單獨圖示)。矽化物接觸可包括鈦、鎳、鈷或鉺，且可用於降低閘極接觸152及源極/汲極接觸154的肖特基(Schottky)阻障層高度。然而，亦可使用其他金屬，諸如鉑、鈀及類似者。矽化可藉由適當金屬層的毯覆沈積來進行，接著為使金屬與下伏曝露的矽反應進行退火步驟。然後移除未反應的金屬，諸如經由選擇性蝕刻製程。
閘極接觸152及源極/汲極接觸154可由諸如Al、 Cu、W、Co、Ti、Ta、Ru、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi、這些的組合或類似者的導電材料形成，雖然任何合適的材料亦可使用。可使用諸如濺射、化學氣相沈積、電鍍、無電電鍍或類似者的沈積製程將閘極接觸152及源極/汲極接觸154的材料沈積於第二層間介電質150及第一層間介電質140中的開口中，以填充及/或過度填充開口。一旦經填充或過度填充，便可使用諸如化學機械研磨(chemical mechanical polishing，CMP)的平坦化製程移除開口外部的任何沈積材料。
閘極接觸152實體地且電性地連接閘極電極146，且源極/汲極接觸154實體地且電性地連接磊晶源極/汲極區域138。第22A圖及第22B圖以相同的橫截面說明閘極接觸152及源極/汲極接觸154；然而，在其他實施例中，閘極接觸152及源極/汲極接觸154可設置於不同橫截面中。另外，第22A圖及第22B圖中的閘極接觸152及源極/汲極接觸154的位置僅僅為說明性的，不意欲以任何方式作為限制。舉例而言，閘極接觸152可如所說明的與第一半導體鰭116A中的一者垂直對準，或可設置於閘極電極146上的不同位置處。此外，可在形成閘極接觸152之前，與其同時或在其之後形成源極/汲極接觸154。
本揭露的實施例具有一些有利特徵。實施例包括在半導體鰭的側壁及頂表面上方形成矽襯墊，接著在半導體鰭及矽襯墊上方形成絕緣材料。半導體鰭至少部分地由矽鍺形成。然後對絕緣材料進行退火製程，且然後使絕緣材 料凹陷以形成包圍半導體鰭的淺溝槽隔離(shallow trench isolation，STI)區域。矽襯墊的最小厚度與半導體鰭中的鍺的原子百分比濃度成正比。本文中所揭示的一或多個實施例可包括在退火製程期間抑制半導體鰭的氧化。使形成的半導體鰭具有較高的鍺原子百分比濃度，而不具有半導體鰭的顯著的氧化效應，及改善接線端粗糙度(line end roughness，LER)。因此，裝置效能由於鍺的較高百分比濃度所引起的載流子遷移率的增加而得以改善。
根據實施例，一種形成半導體裝置之方法包括：形成自基板延伸的鰭；沈積襯墊於鰭的頂表面及複數個側壁上方，其中襯墊的最小厚度根據鰭的第一鍺濃度來選擇；形成鄰近於鰭的淺溝槽隔離(shallow trench isolation，STI)區域；移除襯墊在鰭的這些側壁上的第一部分，襯墊的第一部分位於淺溝槽隔離區域的最頂表面上方；以及在鰭的複數個側壁及頂表面上形成閘極堆疊體，其中閘極堆疊體與襯墊實體接觸。在實施例中，鰭包括矽鍺。在實施例中，襯墊包括矽，且其中襯墊包括介於0.5nm至5nm的範圍內的第一厚度。在實施例中，沈積襯墊在介於350℃至500℃的範圍內的製程溫度下及介於0.5毫托至3毫托的範圍內的製程壓力下發生。在實施例中，方法進一步包括蝕刻位於淺溝槽隔離區域的最頂表面上方的鰭的複數個部分。在實施例中，鰭包括淺溝槽隔離區域的最頂表面上方的第一部分及淺溝槽隔離區域的最頂表面下 方的第二部分，其中第一部分包括矽鍺且第二部分包括矽。在實施例中，淺溝槽隔離區域的最頂點所處的平面位於襯墊的最頂表面所處的平面與鰭的第一部分的最底表面所處的平面之間。
根據實施例，一種形成半導體裝置之方法包括：圖案化基板，使得半導體鰭自基板的主表面突出，其中半導體鰭包括第一部分及位於該第一部分下方的第二部分，其中半導體鰭的第一部分的第一材料與半導體鰭的第二部分的第二材料不同；沿著半導體鰭的第一部分且沿著半導體鰭的第二部分沈積半導體襯墊於基板上方；沈積介電材料於半導體襯墊、基板及半導體鰭上方；凹陷介電材料以形成鄰近於半導體鰭的淺溝槽隔離(shallow trench isolation，STI)區域，其中在凹陷之後，半導體鰭的第一部分在淺溝槽隔離區域的頂表面上方突出；以及自半導體鰭的第一部分的複數個側壁蝕刻半導體襯墊。在實施例中，第一材料為矽鍺且第二材料為矽。在實施例中，半導體鰭的第二部分在淺溝槽隔離區域的頂表面下方延伸。在實施例中，沈積半導體襯墊包括沈積矽層，矽層在其於橫截面圖中的最薄點處具有介於0.5nm至5nm的範圍內的最小厚度。在實施例中，最小厚度根據半導體鰭的第一部分的第一鍺濃度來選擇。在實施例中，半導體鰭的第一部分的第一鍺濃度介於20原子百分比至80原子百分比的範圍內。在實施例中，淺溝槽隔離區域接近於半導體襯墊的側壁的第一高度大於淺溝槽隔離區域遠離於半導體襯墊 的側壁的第二高度。
根據實施例，一種半導體裝置包括：半導體鰭，自基板延伸；半導體鰭包括：第一部分；以及位於第一部分下方的第二部分，其中第一部分包括矽鍺，且第二部分包括矽；半導體襯墊，位於半導體鰭的第二部分的側壁上；以及淺溝槽隔離(shallow trench isolation，STI)區域，鄰近於半導體鰭，其中淺溝槽隔離區域的最頂點所處的平面位於半導體襯墊的最頂表面所處的平面與半導體鰭的第一部分的最底表面所處的平面之間。在實施例中，半導體鰭的第一部分的鍺濃度介於20原子百分比至80原子百分比的範圍內。在實施例中，半導體鰭的第二部分的第一寬度、半導體襯墊在半導體鰭的第二部分的第一側壁上的第二寬度及半導體襯墊在半導體鰭的第二部分的第二側壁上的第三寬度之總和介於6nm至15nm的範圍內。在實施例中，半導體鰭的第二部分的第一寬度大於半導體鰭的第一部分的第四寬度。在實施例中，半導體襯墊包括矽。在實施例中，淺溝槽隔離區域的最頂點及淺溝槽隔離區域的最底表面實體接觸半導體襯墊。
前述內容概述了若干實施例的特徵，使得本領域通常知識者可更佳地理解本揭露的各個態樣。本領域通常知識者應瞭解，他們可容易地使用本揭露作為設計或修改以用於實現本文中所引入的實施例的相同目的及/或達成相同優勢的其他製程及結構的基礎。本領域通常知識者應認識到，此類等效構造並不脫離本揭露的精神及範疇，且在 不脫離本揭露的精神及範疇的情況下可在本文中進行各種改變、替換及變更。
100:基板
116:半導體鰭
124:隔離區域
138:源極/汲極區域
144:閘極介電層
146:閘極電極
A-A、B-B、C-C:橫截面

Claims (10)

  1. 一種形成半導體裝置之方法，包括：形成自一基板延伸的一鰭；沈積一矽襯墊於該鰭的一頂表面及複數個側壁上方，其中該矽襯墊的一最小厚度根據該鰭的一第一鍺濃度來選擇，該矽襯墊的該最小厚度與該鰭中的該第一鍺濃度成正比；形成鄰近於該鰭的一淺溝槽隔離區域；移除該矽襯墊在該鰭的該些側壁上的一第一部分，該矽襯墊的該第一部分位於該淺溝槽隔離區域的一最頂表面上方；以及形成一閘極堆疊體在該鰭的複數個側壁及一頂表面上，其中該閘極堆疊體與該矽襯墊實體接觸。
  2. 如請求項1所述之方法，其中該矽襯墊包括矽，且其中該矽襯墊包括介於0.5nm至5nm的一範圍內的一第一厚度。
  3. 如請求項1所述之方法，其中該鰭包括該淺溝槽隔離區域的該最頂表面上方的一第一部分及該淺溝槽隔離區域的該最頂表面下方的一第二部分，其中該第一部分包括矽鍺且該第二部分包括矽。
  4. 一種形成半導體裝置之方法，包括：圖案化一基板，使得一半導體鰭自該基板的一主表面突 出，其中該半導體鰭包括一第一部分及位於該第一部分下方的一第二部分，其中該半導體鰭的該第一部分的一第一材料與該半導體鰭的該第二部分的一第二材料不同；沿著該半導體鰭的該第一部分且沿著該半導體鰭的該第二部分沈積一半導體矽襯墊於該基板上方，該半導體矽襯墊的一最小厚度與該半導體鰭中的一第一鍺濃度成正比；沈積一介電材料於該半導體矽襯墊、該基板及該半導體鰭上方；凹陷該介電材料以形成鄰近於該半導體鰭的一淺溝槽隔離區域，其中在凹陷之後，該半導體鰭的該第一部分在該淺溝槽隔離區域的一頂表面上方突出；以及自該半導體鰭的該第一部分的複數個側壁蝕刻該半導體矽襯墊。
  5. 如請求項4所述之方法，其中沈積該半導體矽襯墊包括沈積一矽層，該矽層在其於一橫截面圖中的一最薄點處具有介於0.5nm至5nm的一範圍內的該最小厚度。
  6. 如請求項5所述之方法，其中該最小厚度根據該半導體鰭的該第一部分的該第一鍺濃度來選擇。
  7. 如請求項6所述之方法，其中該半導體鰭的該第一部分的該第一鍺濃度介於20原子百分比至80原子 百分比的一範圍內。
  8. 一種半導體裝置，包括：一半導體鰭，自一基板延伸，該半導體鰭包括：一第一部分；以及一第二部分，位於該第一部分下方，其中該第一部分包括矽鍺，且該第二部分包括矽；一半導體矽襯墊，位於該半導體鰭的該第二部分的複數個側壁上，該半導體矽襯墊的一最小厚度與該半導體鰭中的一鍺濃度成正比；以及一淺溝槽隔離區域，鄰近於該半導體鰭，其中該淺溝槽隔離區域的一最頂點所處的一平面位於該半導體矽襯墊的一最頂表面所處的一平面與該半導體鰭的該第一部分的一最底表面所處的一平面之間。
  9. 如請求項8所述之半導體裝置，其中該半導體鰭的該第一部分的該鍺濃度介於20原子百分比至80原子百分比的一範圍內。
  10. 如請求項9所述之半導體裝置，其中該半導體鰭的該第二部分的一第一寬度、該半導體矽襯墊在該半導體鰭的該第二部分的一第一側壁上的一第二寬度及該半導體矽襯墊在該半導體鰭的該第二部分的一第二側壁上的一第三寬度的一總和介於6nm至15nm的一範圍內。
TW111124099A 2021-07-09 2022-06-28 半導體裝置及其形成方法 TWI827115B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163219890P 2021-07-09 2021-07-09
US63/219,890 2021-07-09
US17/737,766 2022-05-05
US17/737,766 US20230019633A1 (en) 2021-07-09 2022-05-05 Semiconductor method and device

Publications (2)

Publication Number Publication Date
TW202308041A TW202308041A (zh) 2023-02-16
TWI827115B true TWI827115B (zh) 2023-12-21

Family

ID=83687152

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124099A TWI827115B (zh) 2021-07-09 2022-06-28 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20230019633A1 (zh)
CN (1) CN217655884U (zh)
TW (1) TWI827115B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202008433A (zh) * 2018-07-31 2020-02-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9607878B2 (en) * 2013-11-04 2017-03-28 Taiwan Semiconductor Manufacturing Company Limited Shallow trench isolation and formation thereof
US10867862B2 (en) * 2018-08-31 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor method and device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202008433A (zh) * 2018-07-31 2020-02-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Also Published As

Publication number Publication date
TW202308041A (zh) 2023-02-16
US20230019633A1 (en) 2023-01-19
CN217655884U (zh) 2022-10-25

Similar Documents

Publication Publication Date Title
US10867862B2 (en) Semiconductor method and device
US10879355B2 (en) Profile design for improved device performance
US20220302116A1 (en) Semiconductor Device and Method
US20230378261A1 (en) Semiconductor Device and Method of Forming Same
US20220367241A1 (en) Spacers for Semiconductor Devices Including Backside Power Rails
US11923432B2 (en) Semiconductor device and method
TWI826836B (zh) 半導體裝置與其形成方法
US20240177998A1 (en) Transistor Gate Structure and Method of Forming
US11456209B2 (en) Spacers for semiconductor devices including a backside power rails
TW202230528A (zh) 半導體元件及其製造方法
TWI827115B (zh) 半導體裝置及其形成方法
TW202145566A (zh) 電晶體及其形成方法
US12021116B2 (en) Semiconductor gates and methods of forming the same
TWI789779B (zh) 電晶體及形成源極/汲極區域的方法
US11557518B2 (en) Gapfill structure and manufacturing methods thereof
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
US20240021619A1 (en) Finfet device and method
US20230155004A1 (en) Transistor source/drain contacts and methods of forming the same
US20230064457A1 (en) Nanostructure Device and Method of Forming Thereof
US20230274977A1 (en) Self-Aligned Interconnect Structures and Methods of Forming the Same
TW202410163A (zh) 奈米結構場效電晶體及其製造方法
CN115424982A (zh) 半导体器件及其形成方法