CN101295662A - 金属硅化物阻挡结构的形成方法及半导体器件 - Google Patents
金属硅化物阻挡结构的形成方法及半导体器件 Download PDFInfo
- Publication number
- CN101295662A CN101295662A CNA2007100402387A CN200710040238A CN101295662A CN 101295662 A CN101295662 A CN 101295662A CN A2007100402387 A CNA2007100402387 A CN A2007100402387A CN 200710040238 A CN200710040238 A CN 200710040238A CN 101295662 A CN101295662 A CN 101295662A
- Authority
- CN
- China
- Prior art keywords
- area
- layer
- auxiliary layer
- barrier layer
- metal silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种金属硅化物阻挡结构的形成方法,包括步骤:提供衬底;在所述衬底上沉积阻挡层;在所述阻挡层上沉积辅助层;利用光刻胶在所述辅助层上定义出第一区域和第二区域;刻蚀所述第一区域的所述辅助层;去除所述光刻胶;湿法腐蚀所述第一区域的所述阻挡层,形成位于所述第二区域上的阻挡结构。本发明的形成方法可以令阻挡层的刻蚀结果均匀一致,避免损伤衬底;同时辅助层的引入可以避免利用光刻胶作为湿法腐蚀的掩膜,消除了光刻胶在酸槽中脱落的风险。利用本发明的金属硅化物阻挡结构的形成方法制作的半导体器件,在制作工艺及器件性能的均匀性方面都可以得到改善。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种金属硅化物阻挡结构的形成方法及半导体器件。
背景技术
集成电路的金属硅化物制作工艺中,需在大部分区域的有源区(表面为硅材料的区域)形成金属硅化物,但也有部分区域的有源区是不能形成金属硅化物的,如高阻多晶硅区、隔离有源区等区域,因此,在制作金属硅化物之前,要先在这部分区域形成金属硅化物阻挡层(SAB,Salicide block layer),以防止其形成金属硅化物。
申请号为20041008921.5的中国专利申请公开了一种SAB层的制作方法,该方法结合光刻、刻蚀和湿法腐蚀技术形成了金属硅化物阻挡结构。
图1A至1E为说明现有的SAB层形成方法的器件剖面图,图1A为沉积SAB层之前的器件剖面图,如图1A所示,首先,提供衬底101,且所述衬底上已形成多个栅极结构110、120和130,每一个栅极结构都包括栅氧化层103、多晶硅栅极104和栅极侧壁层105。若这一结构的衬底直接进入形成金属硅化物的工艺步骤,则图中所示的表面为硅材料的区域(各器件的硅衬底表面和多晶硅栅极表面)都会形成硅化物,为避免一些高阻区域表面的硅材料也形成硅化物,需在其上生长阻挡层进行隔离保护。
图1B为沉积SAB层后的器件剖面图,如图1B所示,在所述衬底上沉积了一层阻挡层140,该层通常由富含硅的氧化硅材料(SRO)形成。
图1C为光刻SAB层后的器件剖面图,如图1C所示,光刻后,衬底表面形成了第一区域和第二区域,第一区域为在表面为硅材料之处需要形成金属硅化物的区域,第二区域为在表面为硅材料之处不能形成金属硅化物的区域,图中器件110和120所在区域为第一区域,器件130所在区域为第二区域。光刻后,第一区域表面的阻挡层曝露,而第二区域表面的阻挡层被光刻胶150覆盖保护。
图1D为刻蚀SAB层后的器件剖面图,如图1D所示,利用刻蚀工艺刻蚀第一区域的阻挡层,本步刻蚀工艺中,由于器件密集区与疏散区的刻蚀速率不相同,密集区的刻蚀速率较快,在器件密集区易出现过刻蚀的现象,如图中160所示,该部分的刻蚀速率较快,下层的硅衬底在刻蚀过程中会被损伤,导致器件性能的下降。
图1E为去除光刻胶后的器件剖面图,如图1E所示,在刻蚀SAB层后,利用氢氟酸溶液漂去余下的薄阻挡层140-1,然后去除光刻胶,形成了仅在第二区域上方保留有阻挡层的器件结构。
可以看到,现有的SAB形成方法中,因同一衬底上器件的密集度各不相同,其刻蚀SAB层的速率也会有所差异,这一差异会导致SAB层刻蚀的均匀性较差,有的区域还余有较厚的阻挡层,有的区域已发生了过刻蚀现象,损伤到了衬底。随着超大规模集成电路的迅速发展,芯片的集成度越来越高,元器件的尺寸越来越小,对半导体工艺制作的要求也越来越高,SAB层刻蚀造成的衬底损伤的问题变得更加突出,对器件性能的影响也更加明显,必须加以解决。
发明内容
本发明提供一种金属硅化物阻挡结构的形成方法及半导体器件,该阻挡结构为堆栈式结构,可以改善现有的阻挡层刻蚀均匀性较差,易损伤衬底的问题。
本发明提供的一种金属硅化物阻挡结构的形成方法,包括步骤:
提供衬底;
在所述衬底上沉积阻挡层;
在所述阻挡层上沉积辅助层;
利用光刻胶在所述辅助层上定义出第一区域和第二区域;
刻蚀所述第一区域的所述辅助层;
去除所述光刻胶;
湿法腐蚀所述第一区域的所述阻挡层,形成位于所述第二区域上的阻挡结构。
其中,所述湿法腐蚀是利用氢氟酸溶液实现。
本发明具有相同或相应技术特征的一种半导体器件,包括衬底和金属硅化物阻挡结构,所述衬底分为第一区域和第二区域,所述金属硅化物阻挡结构仅形成于所述衬底的第二区域上,其特征在于:所述金属硅化物阻挡结构包括阻挡层和辅助层,且所述辅助层位于所述阻挡层之上。
本发明具有相同或相应技术特征的另一种金属硅化物阻挡结构的形成方法,包括步骤:
提供衬底;
在所述衬底上沉积辅助层;
在所述辅助层上沉积阻挡层;
利用光刻胶在所述阻挡层上定义出第一区域和第二区域;
刻蚀所述第一区域的所述阻挡层;
去除所述光刻胶;
湿法腐蚀所述第一区域的所述辅助层,形成位于所述第二区域上的阻挡结构。
其中,所述湿法腐蚀是利用热磷酸溶液实现。
本发明具有相同或相应技术特征的另一种半导体器件,包括衬底和金属硅化物阻挡结构,所述衬底分为第一区域和第二区域,所述金属硅化物阻挡结构仅形成于所述衬底的第二区域上,其特征在于:所述金属硅化物阻挡结构包括阻挡层和辅助层,且所述阻挡层位于所述辅助层之上。
与现有技术相比,本发明具有以下优点:
本发明的金属硅化物阻挡结构的形成方法,形成了堆栈式的金属硅化物阻挡结构,除了包含一层阻挡效果较好的SRO层外,还加入了另一层刻蚀速率与SRO层不同的辅助层,该辅助层的加入可以令阻挡层的刻蚀结果均匀一致,防止在金属硅化物阻挡层的刻蚀过程中损伤衬底,从而避免了器件性能因此衰退的问题。
本发明的金属硅化物阻挡结构的形成方法,不再需要利用光刻胶为掩膜进行湿法腐蚀,可以在利用酸溶液进行湿法腐蚀前就将光刻胶去除,只是利用阻挡层和辅助层间腐蚀速率的不同,就可以进行选择性的湿法腐蚀形成阻挡结构,避免了原有方法中因光刻胶在酸溶液中易受损而导致的阻挡层变形的问题。
本发明的金属硅化物阻挡结构的形成方法具有操作简单,实现方便,可控性强的特点。利用本发明的金属硅化物阻挡结构的形成方法制作的半导体器件,在制作工艺及器件性能的均匀性方面均有明显改善。
附图说明
图1A至1E为说明现有的SAB层形成方法的器件剖面图;
图2A至2G为说明本发明第一实施例的SAB结构形成方法的器件剖面图;
图3为本发明第一实施例的SAB结构形成方法的流程图;
图4A至4G为说明本发明第二实施例的SAB结构形成方法的器件剖面图;
图5为本发明第二实施例的SAB结构形成方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可被广泛地应用到许多应用中,并且可利用许多适当的材料制作,下面是通过较佳的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示器件结构的剖面图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
图2A至2G为说明本发明第一实施例的SAB结构形成方法的器件剖面图,图3为本发明第一实施例的SAB结构形成方法的流程图,下面结合图2A至2G和图3对本发明的第一实施例进行详细介绍。
首先,提供衬底(S301),图2A为提供的衬底的器件剖面图,如图2A所示,在衬底上已形成多个栅极结构110、120和130,每一个栅极结构都包括栅氧化层103、多晶硅栅极104和栅极侧壁层105。若直接进入形成金属硅化物的步骤,则图中所示的各器件的表面为硅材料的区域都会形成硅化物,本实施例中,假设栅极结构130所在区域为高阻的区域,要求其表面为硅材料的部分不能形成金属硅化物,为此,需在该区域上生长阻挡层,本实施例中,采用了由两层以上介质层组成的堆栈式的阻挡结构对该类区域进行隔离。
为形成阻挡结构,先在该衬底上沉积一层阻挡层(S302),图2B为沉积阻挡层后的器件剖面图,如图2B所示,在衬底上依其形貌生长了一层阻挡层201,该阻挡层201通常采用富含硅的氧化硅材料SRO,其阻挡隔离效果较好,且可以有效防止有源区的硅损失。本实施例中,该阻挡层是由化学气相沉积方法形成(CVD,Chemical VaporDeposition),由于该阻挡层在后续工艺中的去除是单纯利用湿法腐蚀的工艺实现,其生长厚度最好不要太厚,但为了达到一定的阻挡效果,其厚度也不能太薄,例如可以设置在50至150之间,如为100
接着,在该阻挡层上再沉积一层辅助层(S303),图2C为沉积辅助层后的器件剖面图,如图2C所示,在阻挡层201上再生长了一层辅助层202,该层可以是由CVD的方法形成的介质层,具体材料可以为氮化硅或氮氧化硅,其在刻蚀速率上需要与阻挡层201明显不同。其生长厚度可以设置在200至400之间,如为300
再接着,利用光刻胶在该辅助层上定义出第一区域和第二区域(S304),图2D为光刻后的器件剖面图,如图2D所示,利用光刻技术将衬底分为第一区域和第二区域,第一区域为在表面为硅材料之处需要形成金属硅化物的区域,第二区域为在表面为硅材料之处不能形成金属硅化物的区域,图中器件110和120所在区域为第一区域,器件130所在区域为第二区域。光刻后,第一区域的表面曝露,而第二区域的表面被光刻胶150覆盖保护。
定义出第一和第二区域后,刻蚀未被光刻胶保护的第一区域的辅助层(S305),图2E为刻蚀辅助层后的器件剖面图,如图2E所示,本实施例中,由于辅助层202与其下的阻挡层201的刻蚀速率不同,前者要快于后者,本步刻蚀可以较好地停止于阻挡层201处,不会出现因密集度不同而引起的各器件间的刻蚀不均匀的现象,避免了因过刻蚀而损伤衬底表面的问题。本步刻蚀的工艺条件设置为本领域的普通技术人员所熟知,在此不再赘述。
刻蚀辅助层后,去除衬底上的光刻胶(S306)。图2F为去除光刻胶后的器件剖面图,如图2F所示,将光刻胶去除后,衬底上的第一区域表面为阻挡层201,第二区域的阻挡层201上则还覆盖有辅助层202。
本发明的SAB形成方法,可以避免传统的SAB形成方法中光刻胶和酸溶液直接接触。因为有许多光刻胶在酸溶液(特别是氢氟酸)中容易受损和脱落,要发现一种适合保护的光刻胶需要花费大量的时间和成本,在工艺制作中希望能尽量避免光刻胶入酸槽。尤其在制作小尺寸器件时,通常要使用深紫外线(DUV)光刻胶,该类光刻胶在酸溶液中会受到损伤,不能很好地保护其下层结构,因此,采用原有的单层的SRO阻挡层结构时,在以光刻胶为掩膜进行湿法腐蚀去除剩余的SRO阻挡层的步骤中,常会因光刻胶在酸槽中受损、脱落,令本应受保护的第二区域的SRO阻挡层直接曝露于酸溶液中,从而导致最终形成的阻挡层不完整。而采用本发明的堆栈式的阻挡结构后,在第二区域的SRO阻挡层201上方覆盖有辅助层202,因该辅助层与阻挡层的腐蚀速率不同,可以将该辅助层202直接作为掩膜使用,不需要再利用光刻胶为掩膜,避免了原有的以光刻胶为掩膜的方法中,因光刻胶变形或脱落而引发的阻挡层不完整等问题。
最后,以第二区域上的辅助层202为掩膜,对第一区域的阻挡层进行腐蚀处理(S307)。图2G为腐蚀阻挡层201后的器件剖面图,如图2G所示,将表面没有辅助层202覆盖保护的第一区域的阻挡层201湿法腐蚀去除,本实施例中,阻挡层201为SRO材料,辅助层202为氮化硅材料,可以选用氢氟酸(HF)为选择性腐蚀液,去除表面曝露的第一区域的阻挡层201——至此,形成了金属硅化物阻挡结构。
该金属硅化物阻挡结构仅形成于衬底的第二区域上,使得该区域表面没有曝露的硅材料,在后面工艺中也不会在其上形成金属硅化物;同时,在衬底的第一区域上并没有形成阻挡结构,其表面为硅材料之处仍可以在后面工艺中形成低阻的金属硅化物。
利用本发明第一实施例的金属硅化物阻挡结构的形成方法形成的半导体器件,包括衬底和金属硅化物阻挡结构,且衬底可分为第一区域和第二区域,第一区域为在表面为硅材料之处需要形成金属硅化物的区域,第二区域为在表面为硅材料之处不能形成金属硅化物的区域,所述金属硅化物阻挡结构仅形成于衬底的第二区域上,其中,金属硅化物阻挡结构包括阻挡层和辅助层,且辅助层位于阻挡层之上。
图4A至4G为说明本发明第二实施例的SAB结构形成方法的器件剖面图,图5为本发明第二实施例的SAB结构形成方法的流程图,下面结合图4A至4G和图5对本发明的第二实施例进行详细介绍。
首先,提供衬底(S501),图4A为提供的衬底的器件剖面图,如图4A所示,在衬底上已形成多个栅极结构110、120和130,每一个栅极结构都包括栅氧化层103、多晶硅栅极104和栅极侧壁层105。
然后,在该衬底上沉积一层辅助层(S502),图4B为沉积辅助层后的器件剖面图,如图4B所示,在衬底上依其形貌生长了一层辅助层401,该辅助层401可以是由CVD的方法形成的介质层,具体材料可以为氮化硅或氮氧化硅,该辅助层在后面要作为刻蚀停止层使用,为确保停止效果,其厚度不能过薄,但由于该辅助层在后续工艺中的去除是单纯利用湿法腐蚀的工艺实现,其生长厚度也最好不要太厚,可以将其设置在50至150之间,如为100本实施例中,虽然该辅助层选用的氮化硅或氮氧化硅材料与器件直接相邻,一方面可能会在器件中引入应力,另一方面其与器件间的连接质量也不如SRO与器件相连的质量,但因其厚度很小,其引入的应力及对连接质量的影响都很有限,对器件的性能及生产质量不会有明显影响。
接着,在该辅助层上再沉积一层阻挡层(S503),图4C为沉积阻挡层后的器件剖面图,如图4C所示,在辅助层401上再生长了一层阻挡层402,该层可以是富含硅的氧化硅材料SRO,其阻挡隔离效果较好,且可以有效防止有源区的硅损失。其生长厚度可以设置在200至400之间,如为300本实施例中,该SRO阻挡层较厚,阻挡隔离效果更为优越。
再接着,利用光刻胶在该阻挡层上定义出第一区域和第二区域(S504),图4D为光刻后的器件剖面图,如图4D所示,利用光刻技术将衬底分为第一区域和第二区域,第一区域为在表面为硅材料之处需要形成金属硅化物的区域,第二区域为在表面为硅材料之处不能形成金属硅化物的区域,图中器件110和120所在区域为第一区域,器件130所在区域为第二区域。光刻后,第一区域的表面曝露,而第二区域的表面被光刻胶150覆盖保护。
定义出第一和第二区域后,刻蚀未被光刻胶保护的第一区域的阻挡层(S505),图4E为刻蚀阻挡层后的器件剖面图,如图4E所示,本实施例中,由于阻挡层402与其下的辅助层401的刻蚀速率不同,本步刻蚀可以较好地停止于辅助层401处,不会出现因密集度不同而引起的各器件间的刻蚀不均匀的现象,避免了因过刻蚀而损伤衬底表面的问题。本步刻蚀的工艺条件设置为本领域的普通技术人员所熟知,在此不再赘述。
刻蚀阻挡层后,可以将衬底上的光刻胶去除(S506),图4F为去除光刻胶后的器件剖面图,如图4F所示,此时,衬底上的第一区域表面为辅助层401,第二区域的辅助层401上则还覆盖有阻挡层402。
最后,直接以第二区域上的阻挡层402为掩膜,腐蚀位于第一区域表面的辅助层401(S507)。图4G为形成阻挡结构后的器件剖面图,如图4G所示,利用热磷酸溶液将由氮化硅或氮氧化硅材料组成的辅助层401腐蚀去除,形成仅位于第二区域上的阻挡结构。该金属硅化物阻挡结构将第二区域上原本曝露的硅材料保护起来,防止其在后面工艺中形成低阻的金属硅化物。
本实施例中的金属硅化物阻挡结构的形成方法不仅可以令刻蚀结果均匀一致,避免损伤衬底;同时还可以避免以光刻胶为湿法腐蚀的掩膜,消除了光刻胶在酸槽中脱落的风险,提高了金属硅化物阻挡结构的形成质量。
利用本发明第二实施例的金属硅化物阻挡结构的形成方法形成的半导体器件,包括衬底和金属硅化物阻挡结构,且衬底可分为第一区域和第二区域,第一区域为在表面为硅材料之处需要形成金属硅化物的区域,第二区域为在表面为硅材料之处不能形成金属硅化物的区域,所述金属硅化物阻挡结构仅形成于衬底的第二区域上,其中,金属硅化物阻挡结构包括阻挡层和辅助层,且该阻挡层位于辅助层之上。
利用本发明的金属硅化物阻挡结构的形成方法制作的半导体器件,在制作工艺及器件性能的均匀性方面均有所改善。
本发明的上述实施例,只列举了两层的堆栈式的金属硅化物阻挡结构,在本发明的其他实施例中,还可以形成两层以上的多层堆栈式的阻挡结构,只要其中一层可以作为刻蚀停止层使用,提高了刻蚀SAB层的刻蚀均匀性,就应该落入了本发明的保护范围内。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (16)
1、一种金属硅化物阻挡结构的形成方法,包括步骤:
提供衬底;
在所述衬底上沉积阻挡层;
在所述阻挡层上沉积辅助层;
利用光刻胶在所述辅助层上定义出第一区域和第二区域;
刻蚀所述第一区域的所述辅助层;
去除所述光刻胶;
湿法腐蚀所述第一区域的所述阻挡层,形成位于所述第二区域上的阻挡结构。
2、如权利要求1所述的形成方法,其特征在于:所述阻挡层由富含硅的氧化物形成,所述辅助层由氮化硅或氮氧化硅形成。
4、如权利要求1所述的形成方法,其特征在于:所述湿法腐蚀是利用氢氟酸溶液实现。
5、一种半导体器件,包括衬底和金属硅化物阻挡结构,所述衬底分为第一区域和第二区域,所述金属硅化物阻挡结构仅形成于所述衬底的第二区域上,其特征在于:所述金属硅化物阻挡结构包括阻挡层和辅助层,且所述辅助层位于所述阻挡层之上。
6、如权利要求5所述的半导体器件,其特征在于:所述阻挡层由富含硅的氧化物形成,所述辅助层由氮化硅或氮氧化硅形成。
9、一种金属硅化物阻挡结构的形成方法,包括步骤:
提供衬底;
在所述衬底上沉积辅助层;
在所述辅助层上沉积阻挡层;
利用光刻胶在所述阻挡层上定义出第一区域和第二区域;
刻蚀所述第一区域的所述阻挡层;
去除所述光刻胶;
湿法腐蚀所述第一区域的所述辅助层,形成位于所述第二区域上的阻挡结构。
10、如权利要求9所述的形成方法,其特征在于:所述阻挡层由富含硅的氧化物形成,所述辅助层由氮化硅或氮氧化硅形成。
12、如权利要求9所述的形成方法,其特征在于:所述湿法腐蚀是利用热磷酸溶液实现。
13、一种半导体器件,包括衬底和金属硅化物阻挡结构,所述衬底分为第一区域和第二区域,所述金属硅化物阻挡结构仅形成于所述衬底的第二区域上,其特征在于:所述金属硅化物阻挡结构包括阻挡层和辅助层,且所述阻挡层位于所述辅助层之上。
14、如权利要求12所述的半导体器件,其特征在于:所述阻挡层由富含硅的氧化物形成,所述辅助层由氮化硅或氮氧化硅形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100402387A CN101295662A (zh) | 2007-04-24 | 2007-04-24 | 金属硅化物阻挡结构的形成方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100402387A CN101295662A (zh) | 2007-04-24 | 2007-04-24 | 金属硅化物阻挡结构的形成方法及半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101295662A true CN101295662A (zh) | 2008-10-29 |
Family
ID=40065827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100402387A Pending CN101295662A (zh) | 2007-04-24 | 2007-04-24 | 金属硅化物阻挡结构的形成方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101295662A (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102185045A (zh) * | 2011-04-06 | 2011-09-14 | 晶能光电(江西)有限公司 | 半导体发光器件制造过程中SiO2层的表面处理方法 |
CN102427066A (zh) * | 2011-12-05 | 2012-04-25 | 上海先进半导体制造股份有限公司 | Cmos一次性可编程只读存储器及其制造方法 |
CN102487003A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 辅助侧墙的形成方法 |
CN102569073A (zh) * | 2010-12-07 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN104752606A (zh) * | 2013-12-26 | 2015-07-01 | 华邦电子股份有限公司 | 电阻式存储器的形成方法 |
CN102185045B (zh) * | 2011-04-06 | 2016-12-14 | 晶能光电(江西)有限公司 | 半导体发光器件制造过程中SiO2层的表面处理方法 |
CN107403754A (zh) * | 2016-05-18 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
CN108235203A (zh) * | 2017-12-11 | 2018-06-29 | 钰太芯微电子科技(上海)有限公司 | 一种自适应跟踪偏置电压的方法及麦克风装置 |
CN109103138A (zh) * | 2018-07-13 | 2018-12-28 | 上海华力集成电路制造有限公司 | 自对准金属硅化物的制造方法 |
CN109461651A (zh) * | 2018-11-05 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 改善硅化物阻挡层刻蚀缺陷的方法 |
CN112582408A (zh) * | 2020-12-09 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件及其制作方法 |
-
2007
- 2007-04-24 CN CNA2007100402387A patent/CN101295662A/zh active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102487003A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 辅助侧墙的形成方法 |
CN102569073A (zh) * | 2010-12-07 | 2012-07-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102569073B (zh) * | 2010-12-07 | 2014-11-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
CN102185045B (zh) * | 2011-04-06 | 2016-12-14 | 晶能光电(江西)有限公司 | 半导体发光器件制造过程中SiO2层的表面处理方法 |
CN102185045A (zh) * | 2011-04-06 | 2011-09-14 | 晶能光电(江西)有限公司 | 半导体发光器件制造过程中SiO2层的表面处理方法 |
CN102427066A (zh) * | 2011-12-05 | 2012-04-25 | 上海先进半导体制造股份有限公司 | Cmos一次性可编程只读存储器及其制造方法 |
CN104752606A (zh) * | 2013-12-26 | 2015-07-01 | 华邦电子股份有限公司 | 电阻式存储器的形成方法 |
CN104752606B (zh) * | 2013-12-26 | 2018-06-22 | 华邦电子股份有限公司 | 电阻式存储器的形成方法 |
CN107403754A (zh) * | 2016-05-18 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
CN107403754B (zh) * | 2016-05-18 | 2020-10-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
CN108235203A (zh) * | 2017-12-11 | 2018-06-29 | 钰太芯微电子科技(上海)有限公司 | 一种自适应跟踪偏置电压的方法及麦克风装置 |
CN109103138A (zh) * | 2018-07-13 | 2018-12-28 | 上海华力集成电路制造有限公司 | 自对准金属硅化物的制造方法 |
CN109461651A (zh) * | 2018-11-05 | 2019-03-12 | 武汉新芯集成电路制造有限公司 | 改善硅化物阻挡层刻蚀缺陷的方法 |
CN112582408A (zh) * | 2020-12-09 | 2021-03-30 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101295662A (zh) | 金属硅化物阻挡结构的形成方法及半导体器件 | |
US7709396B2 (en) | Integral patterning of large features along with array using spacer mask patterning process flow | |
CN101542685B (zh) | 减小半导体装置的临界尺寸的方法和具有减小的临界尺寸的部分制造的半导体装置 | |
US8343875B2 (en) | Methods of forming an integrated circuit with self-aligned trench formation | |
US4272308A (en) | Method of forming recessed isolation oxide layers | |
CN101114571A (zh) | 半导体器件及其制造方法 | |
CN100539072C (zh) | 通孔的形成方法 | |
US4462846A (en) | Semiconductor structure for recessed isolation oxide | |
CN103390551B (zh) | 半导体装置图案化结构的制作方法 | |
CN101577250A (zh) | 在sonos产品中制备ono结构的方法 | |
KR20000021503A (ko) | 플래쉬 메모리 소자의 제조방법 | |
CN101996938B (zh) | 制作存储器的字线方法 | |
CN101740512A (zh) | 一种改善的氮氧化硅去除的方法 | |
CN111785683A (zh) | 半导体器件形成方法及版图结构 | |
CN215527720U (zh) | 一种低压铝栅器件 | |
CN108538779A (zh) | 双大马士革工艺方法 | |
CN102005376A (zh) | 构造浮栅的方法 | |
KR100244577B1 (ko) | 반도체메모리셀의실리사이드제조방법 | |
CN100590809C (zh) | 自对准硅化合金阻挡层集成优化的方法 | |
KR940004253B1 (ko) | 반도체 소자 분리방법 | |
KR100253268B1 (ko) | 반도체 소자 절연방법 | |
KR100578231B1 (ko) | 다마신 게이트공정에서의 평탄화를 위한 반도체소자의제조 방법 | |
US20060148200A1 (en) | Method of forming isolation oxide layer in semiconductor integrated circuit device | |
KR100353830B1 (ko) | 반도체소자의 제조 방법 | |
KR100994396B1 (ko) | 이이피롬 셀의 게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081029 |