CN104752606A - 电阻式存储器的形成方法 - Google Patents

电阻式存储器的形成方法 Download PDF

Info

Publication number
CN104752606A
CN104752606A CN201310730652.6A CN201310730652A CN104752606A CN 104752606 A CN104752606 A CN 104752606A CN 201310730652 A CN201310730652 A CN 201310730652A CN 104752606 A CN104752606 A CN 104752606A
Authority
CN
China
Prior art keywords
layer
opening
stop
resistance
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310730652.6A
Other languages
English (en)
Other versions
CN104752606B (zh
Inventor
李书铭
李彦德
陈宏生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201310730652.6A priority Critical patent/CN104752606B/zh
Publication of CN104752606A publication Critical patent/CN104752606A/zh
Application granted granted Critical
Publication of CN104752606B publication Critical patent/CN104752606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电阻式存储器的形成方法。上述方法包括于一基板上形成一下电极层。于基板上形成一停止层，且停止层覆盖下电极层。于停止层内形成一开口，以露出下电极层。于基板上顺应性地形成一绝缘层。于绝缘层上形成一导电层，并填满开口。以停止层为停止层，移除部分绝缘层及部分导电层，以于开口中形成一电阻转换层及一上电极层。之后，去除停止层。本发明所提供的电阻式存储器的形成方法，可避免在现有的电阻式存储器工艺中，电阻转换层受到离子轰击而在内部累积电荷，进而造成装置可靠度下降的问题。

Description

电阻式存储器的形成方法
技术领域
本发明有关一种存储器，且特别有关一种电阻式存储器的形成方法。
背景技术
在更小的装置中容纳更多的存储器是业界常见的要求。对此，已有许多心力开始投入在电阻式存储器(resistive memory)上，其可作为在更狭隘的空间中制造更多存储器的一种办法。电阻式存储器使用一电阻式元件(resistive element)，其可根据所施加的电性条件来改变与维持其电阻值。此类电阻式元件的一范例为金属─绝缘层─金属结构。
当特定电性条件形成穿过绝缘层的电流路径时，电阻式存储器可被设为低电阻态。或者，当所施加的特定电性条件破坏此路径时，电阻式存储器则可被设为高电阻态。实际上重要的是，一电阻式存储器可用以表示多个逻辑值。举例来说，高电阻态可用以代表逻辑值“0”，而低电阻态可用以代表逻辑值“1”。
一般而言，上述金属─绝缘层─金属结构是通过干式等离子体蚀刻来定义其形貌(profile)。然而，使用等离子体蚀刻工艺容易因离子轰击而在金属─绝缘层─金属结构侧壁所露出的绝缘层内累积电荷，进而导致装置的可靠度下降。
因此，业界亟需新颖的电阻式存储器形成方法，以期能解决或减轻上述问题。
发明内容
本发明要解决的技术问题是：提供一种电阻式存储器的形成方法，以解决或改善现有技术中存在的上述问题。
本发明的实施例提供一种电阻式存储器的形成方法，其包括：提供一基板；于基板上形成一下电极层；于基板上形成一停止层，停止层覆盖下电极层；于停止层内形成一开口，以露出下电极层；于基板上顺应性地形成一绝缘层；于绝缘层上形成一导电层，并填满开口；以停止层为停止层，移除部分绝缘层及部分导电层，以于开口中形成一电阻转换层及一上电极层；以及移除停止层。
本发明的另一实施例提供一种电阻式存储器的形成方法，其包括：提供一基板；于基板上形成一下电极层；于基板上形成一介电层并覆盖下电极层；于介电层上形成一停止层；于停止层内形成一第一开口，并经由第一开口于介电层内形成一第二开口，以露出下电极层；于基板上顺应性地形成一绝缘层；于绝缘层上形成一导电层，并填满第一开口及第二开口；以停止层为停止层，移除部分绝缘层及部分导电层，以于第一开口及第二开口中形成一电阻转换层及一上电极层；以及移除停止层。
本发明所提供的电阻式存储器的形成方法，可避免在现有的电阻式存储器工艺中，电阻转换层受到离子轰击而在内部累积电荷，进而造成装置可靠度下降的问题。
附图说明
图1A至图1J为根据本发明一实施例的电阻式存储器的形成方法剖面示意图。
图2A至图2D为根据本发明另一实施例的电阻式存储器的形成方法剖面示意图。
图3A至图3F为根据本发明又一实施例的电阻式存储器的形成方法剖面示意图。
主要元件标号说明
100基板；
102、112介电层；
103、118导电层；
104、114、115、117开口；
106下电极层；
110停止层；
116绝缘层；
120电阻转换层；
122上电极层；
h绝缘层高度。
具体实施方式
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
以下说明本发明实施例的电阻式存储器形成方法及其结构。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。再者，在本发明实施例的图式及说明内容中是使用相同的标号来表示相同或相似的部件。
图1A至图1J为根据本发明一实施例的电阻式存储器的形成方法剖面示意图。参照图1A，提供一基板100。在一实施例中，基板100可为半导体基板，例如块状(bulk)硅基板、绝缘层覆硅(silicon-on insulator,SOI)基板或任何适合的半导体基板。在本实施例中，基板100内可包括各种不同的主动式元件，例如二极管及/或晶体管(未绘示)，其电连结至后续形成的下电极层106(见图1D)。
接着，继续参照图1A，于基板100上形成一介电层102。在一实施例中，介电层102可为内连线结构中的层间介电层(interlayer dielectric,ILD)或金属间介电层(intermetal dielectric,IMD)，其内部可包括一或多层的金属内连线结构，例如导线、介层/接触窗或其组合(未绘示)。在本实施例中，介电层102可由一或多层的介电材料所构成，例如氧化硅(SiO2)、碳氧化硅(SiOC)、低介电常数材料如多孔隙氧化物或其他合适的介电材料。在本实施例中，介电层102的厚度为25nm至80nm，其可通过如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或任何适当的沉积工艺形成。
参照图1B，于介电层102内形成一开口104，以露出基板100的上表面。在本实施例中，开口104可由任何适当的方法形成。举例来说，可于介电层102上施加一光刻胶材料(未绘示)。接着，通过一掩膜将光刻胶材料暴露于一光源。被暴露的光刻胶材料可于其后以显影方式去除。接着，利用标准的蚀刻工艺，于未被剩余光刻胶材料保护到的区域形成开口104。
参照图1C，于介电层102上形成一导电层103并填入开口104。在本实施例中，导电层103可由各种适当的电极材料所构成，其包括但不限于氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、钨(W)、铜(Cu)、铂(Pt)、铱(Ir)或上述组合。接着，如图1D所示，以介电层102为停止层，移除部分导电层103，以露出介电层102并于开口104内形成下电极层106。移除部分导电层103的方法可以是进行一研磨工艺(例如物理刷磨或化学机械研磨)，或是进行一干蚀刻工艺。
参照图1E，于下电极层106上形成一停止层110。停止层110可为任何适当的停止层材料，例如氮化硅(Si3N4)、碳化硅(SiC)、氮氧化硅(SiON)。在本实施例中，停止层110的厚度为5nm至30nm，其可通过如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或任何适当的沉积工艺形成。
接着，如图1F所示，可选择性地于停止层110上形成一介电层112，例如氧化硅(SiO2)。在本实施例中，介电层112的厚度为10nm至70nm，其可通过如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或任何适当的沉积工艺形成。上述介电层112的形成于后续部分绝缘层116及部分导电层118的移除时可作为缓冲，有利于部分绝缘层116及部分导电层118的移除(见图1I)。
接着，为了方便说明，以下以存在介电层112来作范例说明。如图1G所示，于介电层112内形成开口114，并经由开口114于停止层110内形成开口115，以露出下电极层106。开口114及开口115可通过与上述开口104相似的方法形成，在此不加以赘述。
参照图1H，于基板100上顺应性地(conformally)形成一绝缘层116。接着，于绝缘层116上形成一导电层118，导电层118覆盖绝缘层116并填满开口114与开口115。在本实施例中，绝缘层116可为任何具有电阻转态(Resistive Switching)性质的绝缘材料，其包括但不限于氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化钽(Ta2O5)、氧化钛(TiO)、掺杂金属的氧化硅(Metal-Doped SiO2)、钛酸锶(SrTiO3)、锆酸锶(SrZrO3)或上述组合。导电层118可由各种适当的电极材料所构成，其包括但不限于氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、钨(W)、铜(Cu)、铂(Pt)、铱(Ir)或上述组合。
参照图1I，以停止层110为停止层，移除部分导电层118、部分绝缘层116以及介电层112，以露出停止层110并于开口115内形成上电极层122及电阻转换层120。移除部分导电层118、部分绝缘层116以及介电层112的方法可以是进行一研磨工艺(例如物理刷磨或化学机械研磨)，或是进行一干蚀刻工艺。
接着，参照图1J，去除停止层110以露出介电层102，完成本实施例的电阻式存储器的制作。在本实施例中，可通过调整停止层110的厚度来得到所需的电阻转换层120高度h。
图2A至2D为根据本发明另一实施例的电阻式存储器的形成方法剖面示意图，其中相同于上述实施例的部件使用相同标号并省略其说明。参照图2A，提供一基板100，并于基板100上形成一导电层103。在本实施例中，导电层103的厚度为25nm至60nm。接着，参照图2B，图案化导电层103，以形成下电极层106。在本实施例中，可以任何适当的方法图案化导电层103。举例来说，可于导电层103上施加一光刻胶材料(未绘示)。接着，通过一掩膜将光刻胶材料暴露于一光源。被暴露的光刻胶材料可于其后以显影方式去除。接着，利用标准的蚀刻工艺，去除导电层103中未被剩余光刻胶材料保护到的区域，形成下电极层106。
参照图2C，于基板100上形成介电层102并覆盖下电极层106。接着，以下电极层106停止层，移除部分介电层102以露出下电极层106，形成如图1D的结构。移除部分介电层102的方法可以是进行一研磨工艺(例如物理刷磨或化学机械研磨)，或是进行一湿蚀刻工艺。
在本实施例中，于移除部分介电层102以露出下电极层106之后，进行如前述实施例的图1E至1J所绘示的步骤(在此不加以赘述)，而形成相同于图1J所绘示的电阻式存储器结构，如图2D所示。
图3A至3F为根据本发明又一实施例的电阻式存储器的形成方法剖面示意图，其中相同于上述实施例的部件使用相同标号并省略其说明。首先，请参照图3A，如第二实施例的图2A至图2C所述步骤，提供一基板100，并于基板100上形成一导电层103。接着，图案化导电层103以形成下电极层106，并于基板100上形成介电层102并覆盖下电极层106。之后，不实施上述实施例中所述的移除部分介电层102的步骤，而直接于介电层102上形成停止层110，如图3A所示。
参照图3B，类似前述实施例，可选择性地于停止层110上形成一介电层112。接着，为了方便说明，以下以存在介电层112来作范例说明。参照图3C，于介电层112内形成开口114，并经由开口114于停止层110内形成开口115，再经由开口114及开口115于第一介电层内形成开口117，以露出下电极层106。
参照图3D，于基板100上顺应性地形成一绝缘层116。接着，于绝缘层116上形成一导电层118，导电层118覆盖绝缘层116并填满开口114、开口115与开口117。接着，参照图3E，以停止层110为停止层，移除部分导电层118、部分绝缘层116以及介电层112，以露出停止层110并于开口115及开口117内形成上电极层122及电阻转换层120。移除部分导电层118、部分绝缘层116以及介电层112的方法可以是进行一研磨工艺(例如物理刷磨或化学机械研磨)，或是进行一干蚀刻工艺。
接着，参照图3F，去除停止层110以露出介电层102，完成本实施例的电阻式存储器的制作。在本实施例中，可通过调整停止层110或是介电层102的厚度来获得所需的电阻转换层120高度h。相较于前述实施例，本实施例在工艺上更具有弹性。
在上述实施例的电阻式存储器形成方法中，电阻转换层120的图案是由开口115或是开口115与开口117所定义，其无需使用到干式等离子体蚀刻工艺。因此，本发明的实施例可避免在现有的电阻式存储器工艺中，电阻转换层受到离子轰击而在内部累积电荷，进而造成装置可靠度下降的问题。
虽然本发明已以数个较佳实施例揭露如上，然而，其并非用以限定本发明。任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作任意的更动与润饰。因此本发明的保护范围当视申请专利范围所界定者为准。

Claims (12)

1.一种电阻式存储器的形成方法，其特征在于，所述方法包括：
提供一基板；
于该基板上形成一下电极层；
于该基板上形成一停止层，该停止层覆盖该下电极层；
于该停止层内形成一第一开口，以露出该下电极层；
于该基板上顺应性地形成一绝缘层；
于该绝缘层上形成一第一导电层，并填满该第一开口；
以该停止层为停止层，移除部分该绝缘层及部分该第一导电层，以于该第一开口中形成一电阻转换层及一上电极层；以及
移除该停止层。
2.如权利要求1所述的电阻式存储器的形成方法，其特征在于，移除部分该绝缘层及部分该第一导电层的方法包括进行物理刷磨、化学机械研磨或干蚀刻。
3.如权利要求1所述的电阻式存储器的形成方法，其特征在于，所述方法还包括：
在形成该第一开口前，于该停止层上形成一第一介电层；以及
于该第一介电层内形成一第二开口，以经由该第二开口来形成该第一开口。
4.如权利要求1或3所述的电阻式存储器的形成方法，其特征在于，形成该下电极层的步骤包括：
于该基板上形成一第二介电层；
于该第二介电层内形成一第三开口；
于该第二介电层上形成一第二导电层，并填满该第三开口；以及
以该第二介电层为停止层，移除部分该第二导电层，以于该第三开口内形成该下电极层。
5.如权利要求4所述的电阻式存储器的形成方法，其特征在于，移除部分该第二导电层的方法包括物理刷磨、化学机械研磨或干蚀刻。
6.如权利要求1或3所述的电阻式存储器的形成方法，其特征在于，形成该下电极层的步骤包括：
于该基板上形成一第二导电层；以及
图案化该第二导电层，以形成该下电极层。
7.如权利要求6所述的电阻式存储器的形成方法，其特征在于，所述方法还包括：
于该基板上形成一第二介电层并覆盖该下电极层；以及
以该下电极层为停止层，移除部分该第二介电层，以露出该下电极层。
8.如权利要求7所述的电阻式存储器的形成方法，其特征在于，移除部分该第二介电层的方法包括物理刷磨、化学机械研磨或湿蚀刻。
9.一种电阻式存储器的形成方法，其特征在于，所述方法包括：
提供一基板；
于该基板上形成一下电极层；
于该基板上形成一第一介电层并覆盖该下电极层；
于该第一介电层上形成一停止层；
于该停止层内形成一第一开口，并经由该第一开口于该第一介电层内形成一第二开口，以露出该下电极层；
于基板上顺应性地形成一绝缘层；
于该绝缘层上形成一第一导电层，并填满该第一开口及该第二开口；
以该停止层为停止层，移除部分该绝缘层及部分该第一导电层，以于该第一开口及该第二开口中形成一电阻转换层及一上电极层；以及
移除该停止层。
10.如权利要求9所述的电阻式存储器的形成方法，其特征在于，移除部分该绝缘层及部分该第一导电层的方法包括物理刷磨、化学机械研磨或干蚀刻。
11.如权利要求9所述的电阻式存储器的形成方法，其特征在于，所述方法还包括：
在形成该第一开口前，于该停止层上形成一第二介电层；以及
于该第二介电层内形成一第三开口，以经由该第三开口来形成该第一开口。
12.如权利要求9所述的电阻式存储器的形成方法，其特征在于，形成该下电极层的步骤包括：
于该基板上形成一第二导电层；以及
图案化该第二导电层，以形成该下电极层。
CN201310730652.6A 2013-12-26 2013-12-26 电阻式存储器的形成方法 Active CN104752606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310730652.6A CN104752606B (zh) 2013-12-26 2013-12-26 电阻式存储器的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310730652.6A CN104752606B (zh) 2013-12-26 2013-12-26 电阻式存储器的形成方法

Publications (2)

Publication Number Publication Date
CN104752606A true CN104752606A (zh) 2015-07-01
CN104752606B CN104752606B (zh) 2018-06-22

Family

ID=53591982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310730652.6A Active CN104752606B (zh) 2013-12-26 2013-12-26 电阻式存储器的形成方法

Country Status (1)

Country Link
CN (1) CN104752606B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834523A (zh) * 2019-04-18 2020-10-27 南亚科技股份有限公司 存储器元件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295662A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 金属硅化物阻挡结构的形成方法及半导体器件
JP2010027753A (ja) * 2008-07-17 2010-02-04 Panasonic Corp 不揮発性記憶素子およびその製造方法
CN101924068A (zh) * 2009-06-11 2010-12-22 中芯国际集成电路制造(上海)有限公司 电阻存储器、含有电阻存储器的集成电路的制作方法
CN101969100A (zh) * 2010-09-01 2011-02-09 中国科学院物理研究所 一种非易失性阻变存储器及其制备方法
CN102683585A (zh) * 2011-03-18 2012-09-19 中国科学院微电子研究所 集成标准cmos工艺的电阻存储器及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295662A (zh) * 2007-04-24 2008-10-29 中芯国际集成电路制造(上海)有限公司 金属硅化物阻挡结构的形成方法及半导体器件
JP2010027753A (ja) * 2008-07-17 2010-02-04 Panasonic Corp 不揮発性記憶素子およびその製造方法
CN101924068A (zh) * 2009-06-11 2010-12-22 中芯国际集成电路制造(上海)有限公司 电阻存储器、含有电阻存储器的集成电路的制作方法
CN101969100A (zh) * 2010-09-01 2011-02-09 中国科学院物理研究所 一种非易失性阻变存储器及其制备方法
CN102683585A (zh) * 2011-03-18 2012-09-19 中国科学院微电子研究所 集成标准cmos工艺的电阻存储器及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834523A (zh) * 2019-04-18 2020-10-27 南亚科技股份有限公司 存储器元件及其制造方法

Also Published As

Publication number Publication date
CN104752606B (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
US10510953B2 (en) Top electrode for device structures in interconnect
TWI686926B (zh) 電阻性隨機存取記憶體裝置及其形成方法
US9825224B2 (en) RRAM device
TWI728205B (zh) 電阻式隨機存取記憶體裝置、記憶體裝置及其形成方法
CN104425715B (zh) 可变电阻存储器结构及其形成方法
KR102146761B1 (ko) Rram 성능을 향상시키기 위한 리캡층 스킴
CN1306561C (zh) 最小化非平面性效应的晶体管金属栅结构及制作方法
TWI695498B (zh) 積體晶片及其形成方法
US20180351099A1 (en) Step height reduction of memory element
TW201740552A (zh) 半導體結構及其製造方法
US10475998B2 (en) Resistive random access memory structure
CN103715353B (zh) 可变电阻存储结构及其形成方法
CN111276509B (zh) 集成电路含可变电阻式存储器单元及电阻单元及形成方法
TWI517467B (zh) 電阻式記憶體的形成方法
CN104752606B (zh) 电阻式存储器的形成方法
US10128184B2 (en) Antifuse structure in via hole in interplayer dielectric
TWI521576B (zh) 電阻式記憶體及其製造方法
CN113380899A (zh) 半导体结构、晶体管和形成晶体管器件的方法
KR101100764B1 (ko) 엠아이엠 캐패시터의 제조 방법
US11882773B2 (en) Resistive random access memory and manufacturing method thereof
TWI636491B (zh) 記憶元件及其製造方法
WO2024125228A1 (en) EMBEDDED ReRAM WITH BACKSIDE CONTACT
CN109801938B (zh) 接触开口结构与制作方法及其应用
CN113675231A (zh) 存储器件以及形成存储器件的方法
KR20080098823A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant