CN1194382C - 硅半导体衬底及其制造方法 - Google Patents

硅半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1194382C
CN1194382C CNB021431809A CN02143180A CN1194382C CN 1194382 C CN1194382 C CN 1194382C CN B021431809 A CNB021431809 A CN B021431809A CN 02143180 A CN02143180 A CN 02143180A CN 1194382 C CN1194382 C CN 1194382C
Authority
CN
China
Prior art keywords
semiconductor substrate
less
silicon
silicon semiconductor
void
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021431809A
Other languages
English (en)
Other versions
CN1405841A (zh
Inventor
立川昭义
石坂和纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1405841A publication Critical patent/CN1405841A/zh
Application granted granted Critical
Publication of CN1194382C publication Critical patent/CN1194382C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种空洞型结晶无瑕疵区达到更深处及制造时间缩短的硅半导体衬底及其制造方法。所述的衬底是一种由佐奇拉斯基法或施加磁场佐奇拉斯基法(Czochralski)所生长的硅单晶体制得的，该硅半导体衬底是(1)利用一满足关系式0.2≥V/S/R的硅半导体衬底，其中V代表空洞型缺陷的体积，S代表其表面积，R代表假设具有与具有体积V的空洞型缺陷同样体积的球状缺陷的半径，及(2)在1150℃度上将该衬底加以热处理而制得。

Description

硅半导体衬底及其制造方法
                      技术领域
本发明涉及一硅半导体衬底及其制造方法。更具体地说，本发明涉及一硅半导体衬底，该硅半导体衬底是源自一经适当成形的硅半导体衬底，利用热处理可轻易消除空洞型缺陷，而在空洞型产品内制得一无瑕疵区，经过后续热处理，该区形成一深无瑕疵表面层，其设备特性极佳且具有满意的吸气性能；本发明还涉及一种制造上述硅半导体衬底的方法。
                        背景技术
迄今为止，在半导体衬底表层无瑕疵程度的改良方面，日本特许公开JP-A-06-252，154中曾报道：在温度1200℃的氢气环境中对某一半导体衬底实施热处理不低于1小时的技术，可导致一无氧沉淀物缺陷的无瑕疵层扩大至距表层10μm深度。可使空洞型缺陷消除至1至3μm深度的该技术已经公开。最近，日本专利特许公开JP-A-11-135，511及JP-A-2000-256，092中曾报道：由于添加氮，在高密度情况下减低空洞型缺陷的大小，可使空洞型缺陷的消除达到距表层更深区的技术。在最近的发明中，据报道：空洞型缺陷形状的改变引起大家的兴趣，而且在一适当形状的缺陷内添加氮经证实亦属有效。
上述现有技术仅仅公开揭示了添加氮对空洞型缺陷所显现形状改变的影响。在为影响空洞型缺陷消除所实施的热处理作用方面，未曾对有效氮浓度、氧浓度、及抽拉中硅单晶体通过一1100℃温度带时所用的冷却速率(以下将简称为“冷却速率”)施加任何限制。特别是，在空洞型缺陷内，在通过热处理实施空洞型缺陷消除期间，这些属于点缺陷的空洞经扩散穿过空洞型缺陷的表面。在此情况下的扩散作用是与形成空洞型缺陷周边部分的表面积成正比。仅述及形状变化的影响不应认为对空洞型缺陷消除施加必要的限制。
事实上，现有技术所实施的热处理作用仅能将这些缺陷的消除显示出在距表层0.5μm深处的残留比至百分之几的程度。此种情形并未对空洞型缺陷施加足够的限制而使这些空洞型缺陷的消除达到某种密度，以致对在工业生产力优异的生产情况下的设备制造工作将不会造成不良影响。
由于目前对制造增大直径的硅单晶体的需求非常殷切，根据相关制造情况而定，这些空洞型缺陷可能获得过度成长。就这一事实来说，除非氮的添加量适当，现有技术所显现的效果值得怀疑。所以，就容许制造商用硅半导体衬底需将空洞型缺陷消除达到距表层深处的观点而言，现有技术仍有缺乏条件限制方面的缺点。
                         发明概述
所以，针对上述现有技术的缺点，本发明的目的是提供一新颖硅半导体衬底及其制造方法。
更具体一点讲，本发明可将空洞型缺陷消除至距表层深处，此特点是现有技术未曾获得的，就热处理作用的某一固定温度而言，本发明可获得的空洞型缺陷消除所达到的区域远比现有技术为深。
本发明旨在提供一种制造方法，该方法可使通过实施热处理以制造具有所需深度的无瑕疵层硅半导体衬底所需的时间，比现有技术在固定深度形成无瑕疵层所需的时间为短。
                     发明详述
上述各目的由下列1至10项发明内容而实现。
(1)一种由佐奇拉斯基法或施加磁场佐奇拉斯基法所生长的硅单晶体制得的硅半导体衬底，该硅半导体衬底的特征为：满足0.2≥V/S/R的关系，其中V代表空洞型缺陷的体积，S代表其表面积，R代表假设具有与具有体积V的空洞型缺陷同样体积的球状缺陷的半径。
(2)如以上第(1)项所述的硅半导体衬底，该衬底的含氮浓度不低于1×1014个原子/cm3且不超过1×1016个原子/cm3。
(3)如以上第(1)项所述的硅半导体衬底，其中该硅半导体晶体内空洞型缺陷的氧浓度不超过9.5×1017个原子/cm3及氮浓度不低于5×1014个原子/cm3且不超过1×1016个原子/cm3，如果假设该空洞具有球形体积，其半径R可满足R≤30nm。
(4)如以上第(1)项所述的硅半导体衬底，其中该硅半导体衬底内空洞型缺陷的氧浓度不超过8.5×1017个原子/cm3及氮浓度不低于1×1015个原子/cm3且不超过1×1016个原子/cm3，如果假设该空洞型缺陷具有球形体积，其半径R可满足≤75nm。
(5)一种制造硅半导体衬底的方法，其特征在于使如以上第(1)项所述的硅半导体衬底衍生自由佐奇拉斯基法或施加磁场佐奇拉斯基法所生长的硅单晶体，这种方法所用的冷却速率不低于1℃/min，而在抽拉中的硅单晶体是通过一温度1100℃的区带，在温度不低于1150℃的非氧化环境中施以热处理，历时不低于1小时。
(6)一种制造硅半导体衬底的方法，其特征在于使如以上第(2)项所述的硅半导体衬底衍生自由佐奇拉斯基法或施加磁场佐奇拉斯基法所生长的硅单晶体，这种方法所用熔融硅含有的氮浓度不低于1×1017个原子/cm3及不高于1.5×1019个原子/cm3，且所用冷却速率不低于1℃/min，而在抽拉中的硅单晶体是通过一温度1100℃的区带，在温度不低于1150℃的非氧化环境中施以热处理，历时不低于1小时。
(7)一种制造硅半导体衬底的方法，其特征在于使如以上第(3)项所述的硅半导体衬底衍生由佐奇拉斯基法或施加磁场佐奇拉斯基法所生长的硅单晶体，这种方法所用熔融硅含有的氮浓度不低于5×1017个原子/cm3及不高于1.5×1019个原子/cm3，且所用冷却速率不低于5℃/min，而在抽拉中的硅单晶体是通过一温度1100℃的区带，在温度不低于1150℃的非氧化环境中施以热处理，历时不低于1小时。
(8)一种制造硅半导体衬底的方法，其特征在于使如以上第(4)项所述的硅半导体衬底衍生由佐奇拉斯基法或施加磁场佐奇拉斯基法所生长的硅单晶体，这种方法所用熔融硅含有的氮浓度不低于1×1018个原子/cm3及不高于1.5×1019个原子/cm3，且所用冷却速率不低于1℃/min及低于5℃/min，而在抽拉中的硅单晶体是通过一温度1100℃的压带，在温度不低于1150℃的非氧化环境中施以热处理，历时不低于1小时。
(9)一种制造硅半导体衬底的方法，其特征在于：在一温度不低在1200℃的非氧化环境中，将如以上第(3)项所述的硅半导体衬底加以热处理，从而使该半导体衬底：(1)在距其中心表面1μm深度处获得一不超过6×1016个原子/cm3的氧浓度，(2)获得一源自氮分聚的局部浓化部分，在利用次级离子质量分析法(SIMS)测定氮浓度时，该部分显示一浓度不低于硅衬底深度中心处平均信号强度的两倍高，(3)在距表面至少不小于5μm及小于12μm深处获得一表面无瑕疵薄层及(4)在硅衬底中央部分深度中心处获得一不低于1×109颗/cm3的氧沉淀物密度。
(10)一种制造硅半导体衬底的方法，其特征在于：在一温度不低于1200℃的非氧化环境中，将如以上第(4)项所述的硅半导体衬底加以热处理，因而使该半导体衬底：(1)在距其中心表面1μm深度处获得一不超过5×1016个原子/cm3的氧浓度，(2)获得一源自氮分聚的局部浓化部分，在利用次级离子质量分析法(SIMS)测定氮浓度时，该部分显示一浓度不低于硅晶体深度中心处平均信号强度的两倍高，(3)在距表面至少不小于5μm及小于12μm深处获得一表面无瑕疵薄层及(4)在硅晶体中央部分深度中心处获得一不低于5×108颗/cm3的氧沉淀物密度。
                       发明详述
本发明硅半导体衬底是将来自佐奇拉斯基法(以下简称为“CZ法”)或施加磁场佐奇拉斯基法(以下简称为“施加磁场CZ法”)所生长的硅单晶体规定厚度的一段加以切片而制得。
更明确一点，该CZ法包括：通过使一晶种接触容纳于一石英坩埚内的多晶硅原料熔融体并同时保持转动的情况下，缓缓向上抽拉而生长一所需直径的硅单晶棒。通过将氮化物预先置于石英坩埚内，或将该氮化物注入熔融硅内，或在开始时使晶体生长现场的环境气体内含有氮，在抽拉期间将该晶体掺以氮。在此情况下，混入晶体的掺质数量可通过调节氮化物的量、氮气的浓度、或注入时间的长短加以控制。施加磁场CZ法与CZ法相同，但不同的是：在施加磁场CZ法实施抽拉晶体棒时，连续施加磁场于石英坩蜗的内部。如此，当硅单晶体是呈晶片形态时，氮浓度可容易地控制在1×1014至1×1016个原子/cm3的范围内，或者当硅单晶体是呈熔融体形态时，可控制在1×1017至1.5×1019个原子/cm3的范围内。
再者，在以CZ法或施加磁场CZ法生长掺氮单晶体棒的过程中，本发明优选将硅单晶体内的氧浓度控制在6×1017至1×1018个原子/cm3范围内。
在硅单晶体棒生长过程中，为将该晶体棒内的氧密度减至上述等级范围所必需的事项可由任何前此普遍采用的方法完成。利用适当的方法，例如减低坩埚转动频率、增加引进气体的流速、降低大气压力、及调节熔融硅内的温度分布及对流，可以轻易将氧浓度调节至上述范围。
再者，在以CZ法或施加磁场CZ法生长掺氮硅单晶体棒时，本发明优选将生长中晶体的冷却速率控制在1至15℃/min范围内。举例言之，实际上，通过调节晶体的抽拉速率，因而增加或减低晶体的生长速率，亦可达到制造晶体所需的这些条件的实现。另外，在CZ法或施加磁场CZ法制造硅单晶体器具的腔室内安装一可以任意冷却速率冷却晶体的装置亦可达到这些条件的实现。就此类冷却装置而言，通过鼓吹一种冷却气体可冷却某一晶体，或采用一种方法，在熔融硅表面上一固定部位配置一适于环绕该生长中晶体的水冷式圆环均可满足要求。在此情况下，利用上述冷却方法及调节抽拉生长中晶体的速率，将冷却速率限制在上述范围内亦属可能。
因此，在CZ法及施加磁场CZ法中，可制得掺以所需浓度氮、含有所需浓度氧、及在所需冷却速率下生长的硅单晶体棒。随后用一适当切割装置，例如：内周刀片切片器或钢丝锯将该硅单晶体棒加以切片，并施以倒角、搭接、蚀刻、及研磨等步骤，以制造一硅单晶体晶片。当然，将这些步骤列举出来仅是为了说明。各种其他步骤，例如清洗，也是可能的。为适应最终产品的用途目的，这些步骤的顺序可能加以变更或部分步骤加以适当省略。
如以上所述制得的硅半导体晶体晶片容许制造一硅半导体衬底，该硅半导体衬底满足0.2≥V/S/R的关系，其中V代表空洞型缺陷(以下有时称作“空洞型缺陷”)的体种，S代表其表面积，R代表假设具有与具有体积V的空洞型缺陷同样体积的球状缺陷的半径，。随后将该硅半导体衬底施以吸气热处理和/或制造一装置所需的热处理，如此可能减低表面层的空洞型缺陷，将操作效率提高至极佳程度而免除所制装置内发生缺陷。
本发明曾将空洞型缺陷的体积加以界定。体积V及表面积S是在相关实验内通过倾斜透射型电子显微镜试样及三维测量原样空洞型缺陷所得的数值。半径R是由计算关系式V＝4πR3/3而求得，其中V代表通过透射型电子显微镜目视观察到的体积。
根据次级离子质量分析法(SIMS)的氮分析所测定的结果，本发明预期的硅半导体晶体衬底，其氮浓度降至1×1014个原子/cm3至1×1016个原子/cm3。之后，如以下特别描述，根据抽拉中硅单晶体通过1100℃温度区时因添加而增加的氮浓度及所用冷却速率而定，硅单晶体内的空洞型缺陷的形状由八面体变成薄片及进而由薄片及/或大比例形状变化的类似薄片变成氧沉淀物(整个氧化感应叠层缺陷区)。在该区内，因八面体以外形状的空洞型缺陷的表面积比传统八面体空洞型缺陷大，随后实施的热处理将促进点缺陷的空洞扩散面形成一无瑕疵表层。就薄片状及其他薄片状及/或棒状空洞型缺陷(这些缺陷的表面比八面体空洞型缺陷大)体积及表面积比例的范围而言，通过其热处理前的状态即足以控制其形状可满足关系式0.2≥V/S/R的空洞型缺陷。当该关系式获得满足时，后续热处理将可容易地消除空洞型缺陷。之后，满足该条件所需添加的氮量必须至少能满足本发明的条件，亦即1×1014个原子/cm3-1×1016个原子/cm3的范围。
在一非氧化环境中，例如在选自氢、氮、氩、及氦的一种气体或两种或更多种气体的混合物所形成的环境中，实施热处理之前，当冷却速率不低于5℃/min，优选硅半导体衬底(其空洞型缺陷已受热处理作用的影响变得更容易消除)的氧浓度不超过9.5×1017个原子/cm3及氮浓度在5×1014至1×1016个原子/cm3范围内。当冷却速率不低于1℃/min及低于5℃/min，优选氧浓度为不超过8.5×1017个原子/cm3及氮浓度为1×1015至1×1016个原子/cm3。之后，当硅半导体衬底(氮浓度已经加以控制，如前所述)内的空洞型缺陷为经假设具有球形体积，当冷却速率不低于5℃/min，该球形体积的半径R优选满足R≤30nm的条件，当冷却速率不低于1℃/min及低于5℃/min，该半径R优选满足R≤75nm的条件。
此处，利用冷却速率不低于1℃/min及低于5℃/min的情况与利用冷却速率不低于5℃/min的情况有所区别，因为氮浓度(该氮浓度可导致空洞型缺陷形状自八面体经平板形及棒形的变化)越过冷却速率约5℃/min为界线而有所变化，对固定氮添加量而言，前者冷却速率增加的表面积比后者冷却速率更大，而且即使这些空洞型缺陷的尺寸较大，通过后续热处理也可对空洞型缺陷的消除产生较大效果。所以，在利用较缓冷却速率的前述情况中，容许半径R(该半径R是假设空洞型缺陷具有球形体积时本发明所预期的)具有较大的数值。
依冷却速率的高低以区别氧浓度范围的理由是：冷却速率减低，空洞型缺陷内壁生长氧化硅薄膜的容易度增高，为消除空洞型缺陷，第一步内壁氧化物薄膜必须完全扩散直至消除。所以，当冷却速率缓慢，需要减低内壁氧化物薄膜的厚度。更明白一点，在热处理作用(其实施是为消除空洞型缺陷)以前，硅半导体晶体内的氧浓度必须加以控制至比冷却速率快时更低的程度。实际上，热处理前硅半导体衬底的氧浓度优选限制在本发明所预期的范围内，以下将特别加以说明。
在利用冷却速率超过1℃/min(优选在1至15℃/min范围内)、由CZ法或施加磁场CZ法所生长的硅单晶体制得的硅半导体衬底中，将实施本发明预期热处理作用前可满足关系式0.2≥V/S/R的硅半导体衬底，在上述非氧化环境内、温度超过1150℃(优选在1150至1250℃)、历时超过1小时(当最高最终温度为1150℃，优选2至4小时；当最高最终温度在1200至1250℃范围内时，优选在1至2小时范围内)施以热处理，以制造一具有表层不含空洞型缺陷的无瑕疵层及最适于制造设备的硅半导体衬底。
实现满足条件0.2≥V/S/R的目的，因其形状容许容易消除空洞型缺陷因而制得一硅半导体衬底(该硅半导体衬底已经消除本发明所预期硅半导体衬底表层内的空洞型缺陷)，在热处理作用以前，该硅半导体衬底只需含有的氮浓度在1×1014至1×1016个原子/cm3范围内。为使该硅半导体衬底含有上述浓度的氮，在抽拉操作过程中，并在熔融硅含氮浓度在2×1017至1.5×1019个原子/cm3的情况下，足可采用CZ法或施加磁场CZ法抽拉熔融硅。当抽拉中的硅单晶体通过1100℃温度带时，所用冷却速率仅需超过1℃/min。更优选通过分别界定氮浓度及冷却速率，继旨在消除空洞型缺陷的热处理作用之后，将空洞型缺陷自硅衬底表面消除的效果可抵达更深处。当冷却速率不低于1℃/min及低于5℃/min，硅半导体衬底内的氮浓度优选在1×1015至1×1016个原子/cm3范围内，及在抽拉过程中在熔融硅内优选在1×1018至1.5×1019个原子/cm3范围内，以达到上述混合的氮浓度。当冷却速率不低于5℃/min，硅半导体衬底内的氮浓度优选在5×1014至1×1016个原子/cm3范围内，及在抽拉过程中在熔融硅内优选在2×1017至1.5×1019个原子/cm3范围内，以达到上述混合的氮浓度。由在上述情况下所生长的硅单晶体制造的硅半导体衬底，在上述非氧化环境内，在超过1150℃温度下(优选在1150至1250℃范围内)实施热处理超过1小时(当最高最终温度为1150℃，优选在2至4小时范围内；当最高最终温度在1200至1250℃范围内，优选在1至2小时范围内)以制造一表层内不含空洞型缺陷及极适于制造设备的半导体衬底。
如上所述，空洞型缺陷的内壁氧化物薄膜需要加以控制。如果抽拉操作过程中的冷却速率不低于1℃/min及低于5℃/min，热处理前的氧浓度优选不超过8.5×1017个原子/cm3。如果冷却速率不低于5℃/min，热处理前的氧浓度优选不超过9.5×1017个原子/cm3。
依照本发明，在上述非氧化环境中，在温度超过1200℃(优选在1200至1250℃范围内)的情况下，将一具有半径R且满足R≤30nm条件的硅半导体衬底加以热处理可制得一硅半导体衬底，在距半导体衬底中心表面1μm深度处的氧浓度不超过6×1016个原子/cm3，其源自氮分聚的局部浓化部分，在利用次级离子质量分析法(SIMS)测定氮浓度时，该部分显示一浓度不低于硅衬底深度中心处平均信号强度的两倍高，该制得的硅半导体衬底在距表面至少不小于5μm及小于12μm深处具有一表面无瑕疵薄层，获得满意的设备产率，使得该硅衬底中央部分的深度中心处氧沉淀物密度不低于1×109颗/cm3，而且吸气性能极佳。
再者，依照本发明，在上述非氧化环境中，在温度超过1200℃(优选在1200至1250℃范围内)的情况下，将一具有半径R且满足R≤75nm条件的硅半导体衬底加以热处理可制得一硅半导体衬底，在距半导体衬底中心表面1μm深度处的氧浓度不超过5×1016个原子/cm3，其源自氮分聚的局部浓化部分，在利用次级离子质量分析法(SIMS)测定氮浓度时，该部分显示一浓度不低于硅衬底深度中心处平均信号强度的两倍高，该制得的硅半导体衬底在距表面至少不小于5μm及小于12μm深处具有一表面无瑕疵薄层，获得满意的设备产率，使该硅衬底中央部分的深度中心处氧沉淀物密度不低于5×108颗/cm3，而且吸气性能极佳。
                        具体实施例
现在，参考所列举的工作实验例及比较例将本发明作更详细说明如下。应注意的是，本发明的范围并非局限于这些实施例。
在氮浓度、氧浓度、平均晶种升降速率及冷却速率不同的情况下，用CZ法，将多晶硅原料置于：一18英寸坩埚内以制造直径6英寸晶片、一22英寸坩埚内以制造的直径8英寸晶片、一24英寸坩埚内以制造直径12英寸晶片及直径分别为6英寸、8英寸或12英寸，晶体定向为<100>及比电阻在8.5至11.5Ω·cm范围内的P型硅单晶体棒。
通过使原料预先混以具有规定量的氮化硅薄膜的硅晶片可控制所用的掺氮量。通过调节抽拉操作过程中坩埚的转动速率可控制氧浓度。改变抽拉单晶体棒的速率因而改变晶体生长速率可控制冷却速率。测试所得硅单晶体棒的各种性能。测试结果如表1所示。
                                           表1
锭     熔融液内氮浓度(个原子/cm3)   冷却速率(℃/min)     氧浓度(个原子/cm3)   平均晶种升降速率(cm/min)   晶片直径(英寸)
  A(实施例)     5×1017   11     8.5-9.5×1017   2.2   6
  B(实施例)     3×1017   5.5     8.5-9.5×1017   1.5   6
  C(实施例)     5×1017   7     8.0-9.0×1017   1.8   6
  D(比较例)     0   11     8.5-9.5×1017   2.2   6
  E(比较例)     0   7     8.5-9.5×1017   1.8   6
  F(比较例)     1×1017   11     8.5-9.5×1017   2.2   6
  G(比较例)     1×1017   5.5     8.5-9.5×1017   1.5   6
  H(实施例)     1×1018   4.5     7.5-8.5×1017   1.4   8
  I(实施例)     1×1018   2.5     7.0-8.0×1017   1.1   8
  J(实施例)     1×1018   2     7.0-8.0×1017   0.8   8
  K(比较例)     0   4.5     8.5-9.5×1017   1.4   8
  L(比较例)     0   2.5     8.5-9.5×1017   1.1   8
  M(比较例)     0   2     8.5-9.5×1017   0.8   8
  N(比较例)     2×1017   2.5     7.0-8.0×1017   1.1   8
  O(实施例)     1×1018   2.2     7.0-8.0×1017   0.8   12
  P(比较例)     0   2.2     8.5-9.5×1017   0.8   12
  Q(实施例·比较例)     5×1017   1.5     8.0-9.0×1017   0.8   6
  R(实施例·比较例)     5×1017   1.5     8.0-9.0×1017   0.8   6
利用钢丝锯，将上述制得的单晶体棒切片成为晶片。除所用掺氮量、氧浓度及冷却速度不同外，在几乎相同的情况下，将这些晶片施以精研、蚀刻及镜面磨削等步骤，以制造包括许多硅单晶体镜面晶片的各批产品。
将所得硅单晶体晶片施以旨在消除空洞型缺陷的热处理并实施吸气处理。在由20％体积比氢及80％体积比氩组成的环境中，在800至1000℃迅度范围内，温度增加速率8℃/min；在1000至1100℃温度范围内，温度增加速率4℃/min；在1100至1150℃温度范围内，温度增加速率1℃/min；在1150至1200℃温度范围内，温度增加速率1℃/min；当最高最终温度为1150℃，将经加热的晶片保温4小时或8小时；当最高最终温度为1200℃，将其保温30分钟至2时；之后，在1200至1150℃范围内，温度减低速率1℃/min；在1150至1100℃温度范围内，温度减低速率1℃/min；及在1100至800℃温度范围内，温度减低速率4℃/min的情况下，将一硅单晶体晶片加热以实施热处理作用。即使氩及氢的体积百分比有所改变，用以实施热处理作用的非氧化环境的性状仍保持不变。在一极端情况中，氩浓度可达100％体积比。
之后，测试该硅单晶体衬晶片的无瑕疵层深度。为评价无瑕疵层的深度，将该晶片的表面再加以研磨以制备经研磨自表面移除不同数量材料的晶片。之后，在一SC-1混合液内[由氨水(NH4OH)、过氧化氢水溶液(H2O2)，及超纯水以1∶1∶20的比例混合而成]，在约80℃温度下将这些晶片加以洗涤1小时以观察微细的结晶起因微粒(COP)。利用一KLA/Tencor公司出品及以产品编码SPI销售的微粒测试装置检查晶片表面上粒径不小于0.10μm的结晶起因微粒(COP)数目。之后，用SC-1混合液将一试样重复洗涤最多10次，由洗涤前的数目和洗涤10次后的数目求得COP增加的数目，再利用SC-1混合液蚀刻所移除的体积除以该增加的数目以测定COP体积密度。将晶片壁移除到1、3、5、7、10及12μm的不同深处。
就无瑕疵层的深度而言，经研磨作用自表面移除不同数量的晶片是以所显示耐压氧化物薄膜的品质加以评定等级的。氧化物薄膜的耐压品质是以零时介电击穿(TZDB)的C模式产率予以评价的。更明白一点，掺磷多硅电极(其氧化物薄膜的厚度为25nm及电极面积为20mm2)是以100mA/cm2为介电击穿电场的参考电流而制备及测试的。显示值超过11mV/cm的电极则列为合格试样。晶片表面内的所有电极均经测试以测定有效百分率。
               实施例1(直径6英寸的晶片)
满足发明内容1所述的空洞型缺陷形状的关系式0.2≥V/S/R的
实施例数据如表2。
虽然由单晶体Q所制晶片的空洞型缺陷(以下简称为“空洞”)的体积略大，但由于这些空洞形状变化的比例(V/S/R)较高，在这些晶片经确认在5μm深处的合格零时介电击穿比较高(显示介电击穿电场超过11mV/cm的光电管与在施加100毫安培电流的情况下衬底内所有光电管之比)。此一事实可证明一项推理正确：通过将空洞形状变化控制在如发明内容1所界定空洞形状变化比例的范围内，可使制作晶片后所实施的热处理的容易性影响空洞型缺陷的消除。
               实施例2(直径6英寸的晶片)
利用没有经过施以如发明内容3所界定(亦满足发明内容1及2)的热处理及满足如发明内容7(亦满足如发明内容5及6)条件的晶片所制硅半导体衬底工作实施例如下表3所示。
因这些工作实施例的氮浓度、氧浓度及冷却速率均分别在本发明预期的范围内，这些试样均能满足如发明内容1所述的空洞形状变化的关系式0.2≥V/S/R，且同时达到无瑕疵层的深度容许空洞型缺陷出现(表中以结晶起因微粒无缺陷区域COP DZ表示的)在比以往所能达到的更大的区域。顺便一提的是，这些COP DZ层并无氧沉淀物缺陷的明显迹象。
COP DZ的定义是：经以SC-1混合液重复洗涤后所得COP体积密度不超过2×105颗/cm3及在评价TZDB中施加100mA/cm2的情况下满足下限11mV/cm的区域不低于90％。
              比较例1(直径6英寸的晶片)
将利用不满足如发明内容3项(以及如发明内容1及2)且有待热处理的硅半导体衬底并在满足如发明内容7的条件下加以热处理所制硅半导体衬底加以检定以确认COP DZ。所得结果如表4所示。
经确认本比较例的试样迄今所具有的COP DZ通常比上述实验例2的试样小，因为它们的氮浓度不满足发明内容2及3。
             实施例3(直径8英寸的晶片)
利用有待发明内容4热处理(亦满足如发明内容1及2)及满足如发明内容8条件(亦满足如发明内容5及6)的晶片的硅半导体衬底实施例，在下表5中是以H锭及I锭(IG栏)表示，及满足如发明内容1的硅半导体衬底实施例是以O锭表示。
因为在实施本发明所界定的热处理之前，本实施例试样的氮浓度、氧浓度及冷却速率分别在本发明预期的范围内，这些试样均能满足代表如发明内容1所述的空洞形状变化的关系式0.2≤V/S/R，且同时达到无瑕疵层的深度容许空洞型缺陷出现(表中以结晶起因微粒无缺陷区域COP DZ表示的)在比上述表5数据内所示以往所能达到更大的区域。顺便一提的是，这些试样的COP DZ层并无氧沉淀物缺陷的明显迹象。H锭及I锭可满足如发明内容4内界定的氮浓度范围，而O锭不能满足该范围但仅能满足发明内容1项。这一事实证明一项推论正确：如果热处理作用历时不足时，COP DZ的深度浅。
            比较例2(直径8英寸及12英寸的晶片)
未能满足本发明所界定范围的比较例数据如下表6所示。因本比较例含有的氮浓度与本发明所预期的范围有差异，这些试样未能满足代表空洞形状变化的关系式0.2≥V/S/R。因本比较例属于现有技术发明的范畴，其COP DZ深度远比上述实施例3的试样为浅。
此处，M锭的直径为8英寸且所示冷却速率低。P锭的直径为12英寸，即使在前述非氧化环境内，在1150℃温度下经施以热处理8小时，该锭亦不易消除空洞，因为其空洞体积太大。这些数据说明：空洞体积增加，消除空洞的容易度依比例减低，而且其消除需要本发明的效果。
              比较例3(直径8英寸的晶片)
利用满足发明内容1、未满足发明内容4及仍有待热处理的硅半导体衬底并将其施以如发明内容8所述的热处理所得的试样数据如表7所示。
在上述情况下，这些空洞所发生的形状变化是在如发明内容1所界定的范围内，经施以热处理，这些空洞仍不易消除，这是因为空洞体积太大所导致的。这一结果说明：如实施例3所显示的，优选氮浓度应控制在如发明内容4所述的范围内。但COP DZ区域扩展的深度比以上所述比较例2内所显示、发明内容1所述的空洞形状变化尚未引起时更深(由热处理、未掺氮的材料所得的晶片)。
由上述工作实施例及比较例可清楚地看出：为达成制造一含COPDZ更深的硅半导体衬底，优选能满足本发明的如发明内容1，利用一氮浓度、氧浓度、及冷却速率在发明内容4所述的范围内且仍有待热处理的晶片，并在如发明内容8所述的情况下将该晶片施以热处理。
                     实施例5
(直径6、8、及12英寸的晶片及利用1200℃的最高最终温度)
本实施例是用以与本发明的发明内容9及10的发明作对比，而且旨在提供若干硅半导体衬底，使其COP DZ具有的可接近10μm的极深深度。再者，旨在实现COP DZ深度达到等于如发明内容7及8所述且同时实现缩短制造所需时间的试样，如表8所示。
如发明内容9及10所述，利用满足如发明内容3及4项且仍有待施以热处理作用的硅半导体衬底，并将这些衬底施以如发明内容9及10所述的热处理作用的技术，以制造COP DZ不小于5μm及小于12μm深度的硅半导体衬底。
参考表8，如果将标识为A锭及C锭、满足如发明内容3及有待热处理的硅半导体衬底施以发明内容9所述的热处理作用，其COPDZ深度一定不小于5μm及小于12μm。当依照次级离子质量分析法(SIMS)、在距表面1μm深处测试样的氧密度时，测得的氧浓度不超过6×1016个原子/cm3。利用表体微细缺陷(BMD)分析器测试这些试样的氧沉淀物密度(该氧沉淀物密度对杂质吸气有效)，所得密度值不超过1×109颗/cm3。
将标识为H锭、I绽及O锭、满足如发明内容4且仍有待热处理的硅半导体衬底施以发明内容10所述的热处理作用，COP DZ的深度一定不小于5μm及小于12μm。如果依照次级离子质量分析法(SIMS)，在距表面1μm深处测试这些试样的氧浓度，所得氧浓度不超过5×1016个原子/cm3。当利用BMD分析器测试这些试样的氧沉淀物密度(该氧沉淀物密度对杂质吸气有效)，所得密度值不超过1×109颗/cm3。
将表8的结果加以整理，以便可容易地与满足如发明内容7及8的试样加以比较。简言之，将如实验例1及2内在1150℃温度下实施热处理的情况与在1200℃温度下实施热处理的情况，以热处理时间的长短加以比较。所得结果如表9所示(在这些比值中，将1150℃×4小时当作1作为基准)。顺便一提的是：热处理的持续时间包括：直径6英寸晶片在800℃温度下、直径8英寸或12英寸晶片在700℃温度下在烘箱内插入试样所需时间，及增加温度至1150℃及1200℃及随后降低温度所需的时间。
                                                  表2
锭 [N]1014 [Oi]1017   冷却速率(℃/min)   OPP强度(V)  空洞体积(nm3)  空洞表面积(nm2)  球形空洞半径R(nm)   V/S/R   退火情况(℃×hr)   在5μm深处零时介电击穿合格比(％)
D 0 9.4   11   2.51  224800  19500  36.4   0.32   1150×4   0
E 0 9.3   7   3.16  327000  38000  41.2   0.21   1150×4   0
F 1.8 8.8   11   2.51  185600  20200  35.4   0.26   1150×4   61
G 8 9.1   1.5   6.3  397800  79300  45.6   0.11   1150×4   97
H 11 9.2   1.5   10  154700  51600  33.3   0.09   1150×4   99
当D锭及E锭的试样(表内IG栏)未显示氮局部浓化部分的迹象时，其他掺氮试样则显示一局部浓化部分的迹象。
                                                                   表3
锭   [N]1014   [Oi]1017   冷却速率(℃/min)   OPP强度(V)     空洞体积(nm3)   空洞表面积(nm2)   球形空洞半径R(nm)     V/S/R     退火情况(℃×hr)   在5μm深处零时介电击穿合格比(％)   氮的局部浓化部分
A   8.1   9.0   11   1.26     29400   11500   18.6     0.14     1150×4   7     有
A   12   8.6   11   1.79     7630   3400   11.9     0.18     1150×4   7     有
B   6.3   9.1   5.5   1.58     80750   19750   26     0.16     1150×4   5     有
B   3.2   9.1   5.5   1.99     35200   10960   19     0.16     1150×4   5     有
C   6.8   8.8   7   1.26     68000   17950   25.2     0.15     1150×4   6     有
C   12   8.1   7   0.79     12200   6590   14.3     0.13     1150×4   6     有
                                                                    表4
锭   [N]1014   [Oi]1017   冷却速率(℃/min)   OPP强度(V)   空洞体积(nm3)   空洞表面积(nm2)   球形空洞半径R(nm)   V/S/R   退火情况(℃×hr)   零时介电击穿合格比(％)   氮的局部浓化部分
D   0   9.4   11   2.51   224800   19500   36.4   0.32   1150×4   3     无
E   0   9.3   7   3.16   327000   38050   41.2   0.21   1150×4   2     无
F   1.1   8.9   11   1.26   103900   13700   29.2   0.26   1150×4   3     有
F   1.8   8.6   11   2.51   144000   11980   32.4   0.23   1150×4   3     有
                                                                   表5
  锭     [N]1014     [Oi]1017   冷却速率(℃/min)   OPP强度(V)   空洞体积(nm3)   空洞表而积(nm2)   球形空洞半径R(nm)   V/S/R   退火情况(℃×hr)   在5μm深处零时介电击穿合格比(％)   氮的局部浓化部分
  H     10.2     8.5   4.5   3.16   63000   13750   23.9   0.19   1150×4   4     有
  H     18     7.3   4.5   1.26   7070   3960   11.9   0.15   1150×4   5     有
  I     16     7.4   2.5   6.31   26900   13150   18.6   0.11   1150×4   5     有
  O     1.1     7.8   2.2   12.6   194900   41800   34.7   0.13   1150×4   4     有
  O     1.2     7.7   2.2   10   717000   171400   53.3   0.08   1150×4   4     有
                                                                  表6
  锭   [N]1014   [Oi]1017   冷却速率(℃/min)   OPP强度(V)   空洞体积(nm3)   空洞表而积(nm2) 球形空洞半径R(nm)     V/S/R   退火情况(℃×hr)   在5μm深处零时介电击穿合格比(％)   氮的局部浓化部分
  K   0   9.3   4.5   7.94   1038700   63600 62.8     0.26   1150×8   2     无
  L   0   8.8   2.5   12.6   2055300   108500 78.9     0.24   1150×8   1     无
  M   0   9.4   2   19.9   3090000   141300 86.4     0.25   1150×8   1     无
  P   0   9.2   2.2   15.9   2873000   125300 88.2     0.26   1150×8   1     无
                                                                 表7
  锭     [N]1014   [Oi]1017   冷却速率(℃/min)    OPP强度(V)   空洞体积(nm3)   空洞表面积(nm2)    球形空洞半径R(nm)     V/S/R   退火情况(℃×hr)   在5μm深处零时介电击穿合格比(％)   氮的局部浓化部分
  N     4   7.8   2.5    10   619000   78400     52.7     0.15   1150×8   3     有
  N     9   7.2   2.5    7.94   135800   34300     30.8     0.13   1150×8   4     有
  J     3   7.8   2    12.6   412000   90500     44.4     0.1   1150×8   4     有
                                           表8
    锭     [N]1014     [Oi]1017     冷却速率(℃/min)   OPP强度(V)     空洞体积(nm3)   空洞表面积(nm2)     球形空洞半径R(nm)     V/S/R   退火情况(℃×hr)     在5μm深处零时介电击穿合格比(％)  氮的局部浓化部分
    A     8.1     9.0     11   1.26     29400   11500     18.6     0.14   1200×0.5     7     有
    A     12     8.6     11   0.79     7630   3400     11.9     0.18   1200×0.5     7     有
    C     6.8     8.6     7   1.26     68000   17950     25.2     0.15   1200×0.5     6     有
    C     12     8.1     7   0.79     12200   6590     14.3     0.13   1200×0.5     6     有
    A     8.1     9.0     11   1.26     29400   11500     18.6     0.14   1200×1     10     有
    A     12     8.6     11   0.79     7630   3400     11.9     0.18   1200×1     11     有
    C     6.8     8.8     7   1.26     68000   17950     25.2     0.15   1200×1     9     有
    C     12     8.1     7   0.79     12200   6590     14.3     0.13   1200×1     10     有
    H     10.2     8.5     4.5   3.16     63000   13750     23.9     0.19   1200×1     8     有
    H     18     7.3     4.5   1.26     7070   3960     11.9     0.15   1200×1     11     有
    I     16     7.4     2.5   6.31     26900   13150     18.6     0.11   1200×1     9     有
    O     1.1     7.8     2.2   12.6     194900   41800     34.7     0.13   1200×1     6     有
    O     1.2     7.7     2.2   10     717000   171400     53.3     0.18   1200×1     5     有
                                                    表9
晶片直径 插入时温度(℃) 热处理情况   热处理持续时间比   结晶起因微粒无缺陷区域
6英寸     800   1150℃×4小时   1   6-7
6英寸     800   1200℃×0.5小时   0.68   6-7
6英寸     800   1200℃×1小时   0.68   9-11
8英寸     700   1150℃×8小时   1.4   6
8英寸     700   1200℃×1小时   1   8-11
12英寸     700   1150℃×8小时   1.4   4
12英寸     700   1200℃×1小时   1   5-6
如表5所述，当所用晶片的空洞表面积经发明内容1所述加以放大及空洞体积经发明内容3及4所述加以调整，随后在本发明界定的情况下，在1200℃温度下施以热处理，所制得的硅半导体衬底具有适当品质及多产性，使在晶片直径固定及退火步骤持续时间类似固定的情况下，COP DZ可加以放大，当有待实现的COP DZ的品质固定时，热处理持续时间可予以缩减。
即使晶片的直径已经放大及空洞体积已经放大，这些晶片也可完成具有足够深度的无瑕疵表面层(COP DZ)。
顺便一提的是，本说明书所用“COP DZ”一词是定义为：在相关深度处无缺陷度(经重复洗涤达到的COP体积密度不超过2×105颗/cm3及零时介电击穿合格比不低于90％)的出现。当然，该区域没有氧沉淀物(这些氧沉淀物对杂质的吸气作用有用)的明显迹象。
                     本发明的效果
如以上所述，本发明预期的硅半导体衬底仅须控制：氮添加量、氧浓度、及抽拉中硅单晶体的冷却速率，该晶体在上升期间通过特定范围内的1100℃温度区，通过退火材料容易消除空洞型缺陷，以利于制造显示满意装置产率及具有高品质的硅半导体衬底。另外，制造的时程亦可缩短。

Claims (3)

1.一种由佐奇拉斯基法或施加磁场佐奇拉斯基法所生长的硅单晶体制得的硅半导体衬底，其特征在于该硅半导体衬底内的氧浓度不超过9.5×1017个原子/cm3及氮浓度不低于5×1014个原子/cm3且不超过1×1016个原子/cm3，该硅半导体衬底含有空洞型缺陷，所述的空洞型缺陷满足0.2≥V/S/R的关系，其中V代表空洞型缺陷的体积，S代表其表面积，R代表假设具有与具有体积V的空洞型缺陷同样体积的球状缺陷的半径，并且半径R满足R≤30nm。
2、一种制造硅半导体衬底的方法，其特征在于提供如权利要求1所述的衍生自由佐奇拉斯基法或施加磁场佐奇拉斯基法所生长的硅单晶体的硅半导体衬底，该方法所用熔融硅含有的氮浓度不低于5×1017个原子/cm3及不高于1.5×1019个原子/cm3，且所用冷却速率不低于5℃/分钟，硅单晶体被抽拉通过一温度1100℃的区带，在温度不低于1150℃的非氧化环境中对所述的硅半导体衬底施以热处理，历时不低于1小时。
3、如权利要求2所述的方法，其特征在于：在一温度不低于1200℃的非氧化环境中进行所述的热处理，因而使该半导体衬底：(1)在距其中心表面1微米深度处获得不超过6×1016个原子/cm3的氧浓度，(2)获得一源自氮分聚的局部浓化部分，在利用次级离子质量分析法SIMS测定氮浓度时，该部分显示一不低于硅衬底深度中心处平均信号强度的两倍高的浓度，(3)在距表面不小于5微米及小于12微米深处获得一表面无瑕疵层，及(4)在硅衬底中央部分深度中心处获得一不低于1×109颗/cm3的氧沉淀物密度。
CNB021431809A 2001-09-14 2002-09-16 硅半导体衬底及其制造方法 Expired - Lifetime CN1194382C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001280460A JP4549589B2 (ja) 2001-09-14 2001-09-14 シリコン半導体基板およびその製造方法
JP280460/2001 2001-09-14

Publications (2)

Publication Number Publication Date
CN1405841A CN1405841A (zh) 2003-03-26
CN1194382C true CN1194382C (zh) 2005-03-23

Family

ID=19104455

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021431809A Expired - Lifetime CN1194382C (zh) 2001-09-14 2002-09-16 硅半导体衬底及其制造方法

Country Status (7)

Country Link
US (1) US6767848B2 (zh)
EP (1) EP1293591B1 (zh)
JP (1) JP4549589B2 (zh)
KR (1) KR100526427B1 (zh)
CN (1) CN1194382C (zh)
DE (1) DE60207657T2 (zh)
TW (1) TWI231548B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
EP1979934B1 (de) * 2006-01-20 2010-04-21 Infineon Technologies Austria AG Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
KR100851137B1 (ko) * 2006-10-10 2008-08-08 현대자동차주식회사 휠 너트의 종류 식별 및 안착용 지그장치
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
CN103855098B (zh) * 2012-12-04 2017-05-17 中芯国际集成电路制造(上海)有限公司 闪存的存储单元的形成方法
US9255343B2 (en) 2013-03-08 2016-02-09 Ut-Battelle, Llc Iron-based composition for magnetocaloric effect (MCE) applications and method of making a single crystal
CN105297140B (zh) * 2015-09-10 2019-10-25 上海超硅半导体有限公司 硅片及退火处理方法
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080501B2 (ja) * 1993-03-01 2000-08-28 東芝セラミックス株式会社 シリコンウェーハの製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US5930762A (en) * 1996-09-24 1999-07-27 Rco Software Limited Computer aided risk management in multiple-parameter physical systems
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3144631B2 (ja) * 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11135511A (ja) * 1997-10-29 1999-05-21 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6021397A (en) * 1997-12-02 2000-02-01 Financial Engines, Inc. Financial advisory system
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6078904A (en) * 1998-03-16 2000-06-20 Saddle Peak Systems Risk direct asset allocation and risk resolved CAPM for optimally allocating investment assets in an investment portfolio
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
JP4084902B2 (ja) * 1998-05-01 2008-04-30 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
WO2000012786A1 (fr) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette de silicium monocristallin et plaquette de silicium monocristallin
US6292787B1 (en) * 1998-09-11 2001-09-18 Financial Engines, Inc. Enhancing utility and diversifying model risk in a portfolio optimization framework
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6219649B1 (en) * 1999-01-21 2001-04-17 Joel Jameson Methods and apparatus for allocating resources in the presence of uncertainty
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
US6800132B1 (en) * 1999-08-27 2004-10-05 Komatsu Denshi Sinzoku Kabushiki Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP3601383B2 (ja) * 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2001220291A (ja) * 2000-02-01 2001-08-14 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法
US20020046145A1 (en) * 2000-05-30 2002-04-18 Korin Ittai Method and system for analyzing performance of an investment portfolio together with associated risk
US20020062271A1 (en) * 2000-10-13 2002-05-23 Peter Breuninger Method and system for managing portfolio accounts
US7536332B2 (en) * 2001-02-02 2009-05-19 Rhee Thomas A Real life implementation of modern portfolio theory (MPT) for financial planning and portfolio management
US20020198809A1 (en) * 2001-05-23 2002-12-26 Daley R. Michael System and method for managing investment accounts for a financial institution which provides investment assistance to individual client investors
US20020198811A1 (en) * 2001-06-12 2002-12-26 Adam Wizon System and method for monitoring the status of analyses performed on a portfolio of financial instruments

Also Published As

Publication number Publication date
KR100526427B1 (ko) 2005-11-08
CN1405841A (zh) 2003-03-26
JP4549589B2 (ja) 2010-09-22
EP1293591A3 (en) 2003-06-04
TWI231548B (en) 2005-04-21
JP2003086597A (ja) 2003-03-20
EP1293591A2 (en) 2003-03-19
EP1293591B1 (en) 2005-11-30
US20030134520A1 (en) 2003-07-17
DE60207657T2 (de) 2006-06-08
DE60207657D1 (de) 2006-01-05
KR20030023509A (ko) 2003-03-19
US6767848B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
CN101768777B (zh) 硅晶片及其制造方法
KR100461893B1 (ko) 실리콘 웨이퍼 및 이것에 사용되는 실리콘 단결정의제조방법
JP4670224B2 (ja) シリコンウェーハの製造方法
CN1194382C (zh) 硅半导体衬底及其制造方法
CN1881547A (zh) Igbt用硅晶片及其制备方法
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
CN100342503C (zh) 退火晶片及退火晶片的制造方法
CN101187058A (zh) 硅半导体晶片及其制造方法
KR100453850B1 (ko) 웨이퍼주변부에결정결함이없는실리콘단결정
CN1191608C (zh) 硅半导体基板及其制备方法
WO2002103091A1 (fr) Plaquette de monocristal de silicium presentant une zone denudee vide sur la surface et un diametre superieur a 300 mm et son procede de production
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
CN103237930B (zh) 制造退火晶片的方法
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
CN1668786A (zh) 外延生长用硅晶片及外延晶片及其制造方法
KR20170026386A (ko) 실리콘 단결정 웨이퍼의 열처리방법
KR20030052464A (ko) 실리콘 웨이퍼의 고온 열처리 방법
JPH0218398A (ja) 砒化ガリウム単結晶の製造方法
JP2002134514A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20050323

CX01 Expiry of patent term