TWI231548B - Silicon semiconductor substrate and preparation thereof - Google Patents

Silicon semiconductor substrate and preparation thereof Download PDF

Info

Publication number
TWI231548B
TWI231548B TW091120811A TW91120811A TWI231548B TW I231548 B TWI231548 B TW I231548B TW 091120811 A TW091120811 A TW 091120811A TW 91120811 A TW91120811 A TW 91120811A TW I231548 B TWI231548 B TW I231548B
Authority
TW
Taiwan
Prior art keywords
less
depth
silicon
wafer
concentration
Prior art date
Application number
TW091120811A
Other languages
English (en)
Inventor
Akiyoshi Tachikawa
Kazunori Ishisaka
Original Assignee
Wacker Siltronic Halbleitermat
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic Halbleitermat filed Critical Wacker Siltronic Halbleitermat
Application granted granted Critical
Publication of TWI231548B publication Critical patent/TWI231548B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1231548
五、發明說明G) 【0001】 【本發明所屬技術範疇】 。士發明之内容係:(1) 一石夕半導體晶圓及其製造方法 特別的是,本發明之内容係一矽半導體晶圓,該矽半 理S圓係源自-經適當成形之石夕半導體晶圓,俾藉熱處 ,细:除空:型缺陷’而於空洞型產品内製得—無瑕疵區 於熱處理,該區形成一深無瑕疲表面層,其適 作電子裝置之特性極佳且具有一滿意之吸 (2) 一種製造該矽半導體晶圓之方法。 【0002】 【既有技術】 ^今為止,有關半導體晶圓表層無瑕疵程度之改 U ” :6-252 1 54專利案中曾報導:於一溫度m(rc之 枯併衣兄.對某一半導體晶圓實施熱處理不低於1小時之 声二料:導致一全無氧沉澱物缺陷之無瑕疵層擴大至距表 二Iί深處。可使空洞型缺陷消除至1至3微米深度之誃 m經公開。最近,日本專利特開平1 1 1 355開乂 2 00-2560^ 〜矣爲f Γ ’同型缺失之大小,可使空洞型缺失之消除達到 L陷‘壯’木區之技術。纟最近之發明巾,據報導:空洞型 之改變引起大家之興趣而且於一 •當形 = 内添加鼠經證實亦屬有效。 、陷 【0003】 上述既有技術W公開揭示添加氮對空洞型缺陷所顯現 第4頁 1231548 五、發明說明(2) 形狀改變之影響。有關為影 處理作用,未曾對有效氮濃 體通過一 1 1 0 〇它溫度帶時所 "冷卻速率")施加任何限制< ,於藉熱處理作用實施空洞 缺陷之空洞經擴散穿過空洞 擴散作用係與形成空洞型缺 僅述及形狀變化之影響不應 必要之限制。 【00 04】 事實上’既有技術所實 陷之消除程度顯示出在距表 分之幾。此種情形並未對空 該等空洞型缺陷之消除達到 力優異之生產情況下之電子 良影響。 【0005】 由於目前對製造大直徑 相關製造情況而定,讀等空 就此事實而論,除非氮之添 效果值得懷疑。所以,就容 空洞型缺陷消除達到距表層 有缺乏條件限制方面之缺點 【〇〇〇6】 響空洞型缺陷消除所實施之熱 度、氧濃度、及抽拉中矽單晶 用之冷卻速率(以下將簡稱為 特別的是,在空洞型缺陷内 型缺陷消除期間,該等屬於點 型缺陷之表面。在此情況下之 陷週邊部分之表面積成正比。 認為係對空洞型缺陷消除施加 施之熱處理作用僅能將該等缺 層0·5微米深處之殘留比至百 >同型缺陷施加足夠之限制而使 某種密度,以致對在工業生產 裝置製造工作,將不會造成不 石夕單晶體之需求非常殷切,視 洞,缺陷可能贫、得過度成長。 加篁適當,既有技術所顯現之 許製造商用矽半導體晶圓需將 深處之觀點而言,既有技術仍 Η
麵 第5頁 1231548
【本發明待達成之任務】 所以,針對上述既有技術之缺點,本發明之内容係一 新穎矽半導體晶圓及其製造方法。 【0007】 更專精一點講,本發明可完成空洞型缺陷消除至距表 層朱處,此特點係既有技術未曾獲致者,就熱處理作用之 某一固定溫度而言,本發明可獲致之空洞型缺陷消除所達 到之區域遠較既有技術者為深。 【0008】
本發明旨在提供一種製造方法,該方法可使藉實施熱 $理作用以製造具有所需深度之無瑕疵層矽半導體晶圓所 需之時間,較既有技術於固定深度形成無瑕疵層所需者 短。 ’ 【00 09】 【達成任務之方法】 上述諸目標係由下列(1)至(1 〇 )項達成。 【0010】 (1) 一種自左科拉斯基法或施加磁場左科拉斯基法 =生長石夕單晶體製得之矽半導體晶圓,若V代表空洞型缺 陷之體積’ S代表其表面積,R代表假設具有與具有體積v ,空洞型缺陷同樣體積之球狀缺陷之半徑,該矽半導體晶 圓之特徵為:滿足〇· 2 g ν/S/R之關係。 【0011】 (2 ) 如以上第(1 )項所述之矽半導體晶圓,該晶圓之
1231548
1014個原子/立方公分且不超過J X 1 016 個 含氮濃度低於1 X 原子/立方公分。
LUU12 J (3)如以上第(1)項所述之矽半導體晶圓,复 半導體晶圓内空洞型缺陷之氧濃度不超過9 · 5 χ工〇1、7 = /、立方公分及氮濃度不低於5 χ } 〇H個原子/立方公 ^ 過l x 1(P個原子/iL方公分,若假設該空洞 t ,其半徑R可滿足R ‘ 30毫微米。 及形體積 【0013】
、…(4)如以上第(1)項所述之矽半導體晶圓,其中該石夕 半導體晶圓内空洞型缺陷之氧濃度不超過8 · 5 χ i 〇1、?個=子 /立方公分及氮濃度不低於1 x 10!5個原子/立方公分且不超 過1 X 1 016個原子/立方公分,若假設該空洞型缺陷具有球° 形體積,其半徑R可滿足$ 75毫微米。 ^ 【0014】 (5) 一種製造矽半導體晶圓之方法,其特徵係使如 以上第(1 )項所述矽半導體晶圓衍生自左科拉斯基法或施 加磁場左科拉斯基法所生長之矽單晶體,該等方法所用之 冷卻速率不低於1 c /分鐘,而在抽拉中之石夕單晶體係通過 一溫度11 00 °C之區帶,在溫度不低於1150 t:之非氧化環境 中施以熱處理,歷時至少不低於1小時。 【0015】 (6 ) 一種製造矽半導體晶圓之方法,其特徵係使如 以上第(2)項所述矽半導體晶圓衍生自左科拉斯基法或施
第7頁 1231548
五、發明說明(5) 加磁場左科拉斯基法所生長之矽單晶體,該等方法所用炫 融石夕含有之氮濃度不低於1 X 1〇17個原子/立方公分及不高 於1· 5 X 1019個原子/立方公分且所用冷卻速率不低於1 分鐘,而在抽拉中之矽單晶體係通過一溫度11〇〇艺之區帶 ’在溫度不低於1 1 50 °C之非氧化環境中施以熱處理,歷 至少不低於1小時。 &、 【0016】
(7) 一種製造矽半導體晶圓之方法,其特徵係使如 以上第(3)項所述矽半導體晶圓衍生自左科拉斯基法或施 加磁場左科拉斯基法所生長之矽單晶體,該等方法所用熔 融矽含有之氮濃度不低於5 X ι〇π個原子/立方公分及不高 =1 · 5 X 1 〇19個原子/立方公分且所用冷卻速率不低於$亡) 分鐘、,而在抽拉中之矽單晶體係通過一溫度u〇(rc之區帶 ,在溫度不低於1 1 50 t之非氧化環境中施以熱處理,歷 至少不低於1小時。 【0017】
(i ) 一種製造矽半導體晶圓之方法,其特徵係使如 二j =(4)項所述矽半導體晶圓衍生自左科拉斯基法或施 』I左科拉斯基法所生長之矽單晶體,該等方法所用义 =石夕/有之氮濃度不低於lx 1(p個原子/立方公分及不高 ^ Χίο個原子/立方公分且所用冷卻速率不低於11/ 二,於5 C /分鐘,而在抽拉中之石夕單晶體係通過一 ◦之區▼,在溫度不低於11 5 〇 °C之非氧化環境中;j 以”、、處理,歷時至少不低於丨小時。
IHM 第8頁 !231548 【0018】 (9 ) 一種製造矽半導體晶圓之方法,其特徵係:於 —溫度不低於1 20 0 °C之非氧化環境中,將如以上第(3)項 所述之矽半導體晶圓加以熱處理,因而使該半導體晶圓:
(1 )在距其中心表面1微米深度處獲得一不超過6 x 1 〇ie個原 子/立方公分之氧濃度,(2 )獲得一源自氮分離之局部濃化 部分’在藉二次離子質量分析法(SIMS)測定氮濃度時,該 部分顯示一濃度不低於矽晶圓深度中心處平均訊號強度之 兩倍高,(3)於距表面至少不低於5微米及低於12微米深處 獲得一表面無瑕疯薄層及(4)於石夕晶圓中央部分深度中心 處獲得一不低於lx 1〇9顆/立方公分 之氧沉澱物密度。 【0019】 (1 0) —種製造矽半導體晶圓之方法,其特徵係:於 一溫度不低於1 20 0 °C之非氧化環境中,將如以上第(4)項 所述之矽半導體晶圓加以熱處理,因而使該半導體晶圓:
(1)在距其中心表面1微米深度處獲得一不超過5 X 1 〇i6個原 子/立方公分之氧濃度,(2)獲得一源自氮分離之局部濃化 部分,在藉二次離子質量分析法(S I MS)測定氮濃度時,該 部分顯示一濃度不低於矽晶圓深度中心處平均訊號強度之 兩倍高,(3)於距表面至少不低於5微米及低於12微米深處 獲得一表面無瑕窥薄層及(4)於石夕晶圓中央部分深度中心 處獲得一不低於5 X 1 08顆/立方公分之氧沉澱物密度。 【0020】
第9頁 1231548 五 發明說明(7) 【具體實施本發明之方法通
"CZ體晶®1係將左科拉斯基法Ux下簡稱A cz法場左科拉斯基法(以下簡稱為"施加2 cz去生長矽單晶體依照規定厚 越~ 【0021】 刀月而製传。 石英以:二㈣法包括:藉使一種晶接觸容納於- 缓料熔融體並同時保持轉動之情況下 、、緩Π上抽拉而生長一所需直徑之矽單晶 置於石英坩堝内或將該氮化物注入熔融矽;或:ί 體,長現場之環境氣體内含有氮,於抽拉二 間將該a曰體掺以氮。在此情況下,混入晶體之掺質數 =節氮化物,量、氮氣之浪度、或注入時間之長短加以 控制。施加磁場CZ法與CZ法相同,但不同的是:在施加磁 場CZ法實施抽拉晶體棒時,連續施加磁場於石英坩堝之内 邛。如此,若矽單晶體係呈晶圓形態時,氮濃度可容易地 控制在lx 1(P至lx 10^個原子/立方公分之範圍内,若矽 單晶體係呈融體形態時,可控制在1 χ 1 〇π至丨· 5 x J 〇ig個原 子/立方公分之範圍内。 ' 【0022】 再者,在以CZ法或施加磁場cz法生長摻氮單晶體棒之 過程中,本發明以將矽單晶體内之氧濃度控制在6 χ i 〇1?至 1 X 1 018個原子/立方公分範圍内為佳。 【0023】 在矽單晶體棒生長過程中,為將該晶體棒内之氧濃度
第10頁 !231548 所必需之事項可由任何前此普遍採用之 適當之方法,例如:減低坩堝轉動頻率 流速、降低大氣壓力、及調節熔融矽内 ,將氧濃度調節至上述範圍可容易地達 五、發明說明(8) 減至上述等級範圍 方法達成。藉助於 '增加引進氣體之 之溫度分佈及對流 到。 【0024】 再者,在以CZ 時’本發明以將生 鐘範圍内為佳。舉 拉速率,因而增加 晶體所需該等條件 製造矽單晶體器具 晶體之裝置亦可達 言,利用一藉鼓吹 方法,於熔融矽表 中晶體之水冷式圓 述冷卻方法及調節 制在上述範圍内亦 【0025】 因此,在CZ法 度氮、含有所需濃 晶體棒。隨後用一 或鋼絲鋸將該矽單 研、#刻、及研磨 法或施加磁場CZ法生長 長中晶體之冷卻速率控 例言之,實際上,藉助 或減低晶體之生長速率 之實現。另外,於CZ法 之腔室内裝設一可以任 到該等條件之實現。就 一冷卻氣體可冷卻某一 面上一固定部位配置一 環均可滿足要求。在此 生長中抽拉晶體之速率 屬可能。 摻氮矽單晶體棒 制在1至1 5 °c /分 於调郎晶體之抽 ,亦可達到製造 或施加磁場CZ法 意冷卻速率冷卻 此類冷卻裝置而 晶體或採用一種 適於環繞該生長 情況下,利用上 ,將冷卻速率限 及施加磁場CZ法中,可製得摻以所需濃 度氧、及在所需冷卻速率下生長之矽單 適當切割裝置,例如:内周刀片切片器 晶體棒加以切片,並施以去角取面、精 等步驟,以製造一矽單晶體晶圓。自然 第11頁 1231548
,將該 如:清 步驟之 如 晶圓’ 之體積 空洞型 滿足〇 · 氣熱處 表面層 所製裝 Ϊ步::舉出來僅係為了說明。各種其他步驟,例 順痒^ @可能。為適應最終產品之用途目的,該等 ί 二ί加以變更或部分步驟加以適當省略。 :上所述製得之矽半導體晶圓容許製造一矽半導體 右ν代表空洞型缺陷(以下間或稱作"空洞型缺陷")
S代表其表面積,R代表假設具有與具有體積V之 缺陷同樣體積之球狀缺陷之半徑,該矽半導體晶圓 $ ν/S/R之關係。隨後將該矽半導體晶圓施以吸 理及/或製造一裝置所需之熱處理,如此可能減低 之空洞型缺陷,將操作效率提高至極佳程度而免除 置内發生缺陷。 【0027 】 本>發明冒將空洞型缺陷之體積加以界定。體積V及表 面,S係於相關實驗内藉傾斜透射型電子顯微鏡試樣及三 維量測原樣空洞型缺陷所得之數值。半徑R係由計算關係 式V = 4 7Γ R3/3而求得,其中v代表藉透射型電子顯微鏡目視 觀察到之體積。 【0028】 依照二次離子質量分析法(SIM S )内氮分析所測定結果 ’本發明預期之矽半導體晶圓,其氮濃度降至1 χ 1 〇u個原 子/立方公分至1 χ 1 〇16個原子/立方公分。之後,如以下特 別描述者,視抽拉中矽單晶體通過丨丨〇 0 t溫度區時因添加 而增加之氮濃度及所用冷卻速率而定,矽單晶體内之空洞
第12頁 五、發明說明(10) 型缺陷之形狀由八面體纒 例形狀變化之類似薄片變囊片及進而由薄片及/或大比 缺陷區)。在該區内,因成巩沉澱物(整個氧化感應疊層 表面積較傳統八面體空商刑面f以外形狀之空洞型缺陷之 將促進點缺陷之空洞擴散、陷者大,隨後實施之熱處理 及其他薄片狀及/或棒狀* :成一無瑕疵表層。就薄片狀 八面體空洞型缺陷者大陷(該等缺陷之表面積較 藉其熱處理前之狀“卩及/面積比例之範圍而言’ 2 ν/S/R之空洞型缺陷。 =」:足關係式〇. 2 處理將可容易地消除空洞;::係式獲传滿足時,後續熱 添加之氮量必須。之後,滿足該條件所需 原子/立方公分至心二足/子發 【00 29 】 個原子/立方公分之範圍。 於一非氧化環境中,例如:由選自氫、4、氬、及氦 所組族群之一種氣體或兩種或更多 ^ if it Φ ^ ^ ^ ^ J ^ ^更多種虱體之混合物所形成 實施熱處理之前,若冷卻速率不低於5t/分鐘, 最=石夕半導體晶圓(其空洞型缺陷業受熱處理作用之影塑 變得,容易消除)之氧濃度不超過95χ i『個原子/立方曰公 分及氮濃度在5x 1014至1X 1(p個原子/立方公分範圍内。 若冷卻速率不低於It/分鐘及低於5t/分鐘,最 為不超過8.5 x 1(F個原子/立方公分及氮濃度為1χΐ=^ lx 1〇16個原子/立方公分。之後’若矽半導體晶圓(其氮濃 度業經加以控制如前所述)内之空洞型缺陷業經假設具有 球形體積,若冷卻速率不超過51/分鐘,該球形體積之 1231548 五、發明說明(11) 徑R最好滿足R $30毫微米之條件,若冷卻速率不低於1 t/分鐘及低於5 1/分鐘,該半彳^最好滿足R < _毫 米之條件。 ~ 晃佩 【0030】 此處,利用冷卻速率不低分鐘及低於5口分鐘 之案例與利用冷卻速率不低於5它/分 蓋因氮濃度(該氮濃度可導致空洞型缺^形狀所£別’ 平板形*棒形之變化)越過冷卻速率約5。口分料界= 有所變化’對sm添加量而言’前者冷卻速^加 面積較後者冷卻速率更大,而且即 1之表 寸較大,藉後續熱處理作用亦可對型缺陷之尺 較大效果。所以,在利用較緩冷卻速率之前者=2產^ 所預期者)具有較大之數值/缺^具有球形體積本發明 【0031】 依冷卻速率之高低以區別氧澧 速率減低,空洞型缺陷内壁生長氧:=由是··冷卻 直至消除。戶“,若冷卻速率緩慢必須完全擴散 :膜之厚度。更明白一點,在熱處理;咸低内壁氧化物 ;空洞型缺陷)以,,石夕半導體晶圓内之施係為消 控制至較冷卻速率快時更低之程度。乳浪度必須加以 半導體晶圓之氧濃度最好限制在··以二^,熱處理前矽 本發明所預期之範圍内。 f特別加以說明、 第14頁 1231548 五、發明說明(12) 【0032】 在利用冷卻速率超過1 °C /分鐘(尤以在1至1 5。(: /分鐘 範圍内者更佳)、由CZ法或施加磁場CZ法所生長矽單晶體 製得之矽半導體晶圓中,將實施本發明預期熱處理作用前 可滿足關係式〇· 2 $ V/S/R之矽半導體晶圓,於上述非氧
化環境内、溫度超過1150 °C(尤以在11 50至1 250 °C更佳)、 歷時超過1小時(若最高最終溫度為丨15〇 t,尤以2至4小時 ,或最尚最終溫度在1 2 0 0至1 2 5 0 °C範圍内時,以在1至2小 時範圍内更佳)施以熱處理,以製造一具有表層不含空洞 型缺陷之無瑕疵層及最適於製造電子裝置之矽半導體晶圓 【0033】 —為達成滿足條件〇· 2 - ν/S/R之目的,因其形狀容許 谷易消除空洞型缺陷因而製得一矽半導體晶圓(該矽半 體晶圓業已消除本發明所預期矽半導體晶圓表層内之空洞 型,=)’在熱處理作用以前,該石夕半導體晶圓僅需含有 之氮》辰度在lx 1(P至1X 1〇16個原子/立方公分範圍内。 :該:半導體晶圓混以上述濃度之氮,在抽拉操作過程為 t j在溶融石夕含氮濃度在2x,至1.5χ 個原子/立 合二:5晴况了 ’ &可採用CZ法或施加磁場CZ法抽拉石夕。 二體通過UG(rC溫度帶時,所用冷卻速率 繼:ΐ匕C/分鐘。最好藉分別界定氮濃度及冷卻速率, “夕晶圓表面消除之效後,將空洞型缺陷 心欢果可抵達更深處。若冷卻速率不低
晒 ηι 第15頁 1231548 五、發明說明(13) 於1 C /分鐘及低於5 t /分鐘,矽半導體晶圓内之 ★:在5X -至lxl,個原子/立方公分範圍内及以 私二熔融矽内者最好在2 χ 1〇1?至丨· 5 χ 1〇19個原子/立 I::Ξ:ΐ ί到上述混合之氮濃度。由在上述情況下所 普在超過U5〇t溫度下(尤以在115〇至125〇。^化\兄内 實=理超,'時(若最高最終溫度為⑽t圍以= 時粑圍内或右最尚最終溫度在1 200至1 250 °C範圍内,以 幻至2小時範圍内更佳)以製造一表層内 圍内以 及極適於製造電子裝置之半導體晶圓。 门支缺失 【0034】 押制如:iL述你空洞型缺陷之内壁氧化物薄膜需要加以 分鐘及低 ™ ,ΤΛ75 x, 之軋浪,以不超過9.5χ 1〇17個原子/立方 【0035】 依照本發明,於上述非s 尤以在1 200至1 250。^/^化以中,在溫度超過1200 ,3 Γ^;Λ^ 理可製得一石夕半導體二η条件之石夕半導體晶圓加以熱處 米深卢_之Π : 在距半導體晶圓令心表面1微 (上二” ί:部*,在藉二次離子質量 、疋虱/辰又、該部分顯示一濃度不低於矽晶圓深 第16頁 1231548 五、發明說明(14) 度中心處平均訊號強度之兩倍高,該製得之石夕半導體晶圓 於距表面至少不低於5微米及低於12微米深處具有一表面 無瑕疵薄層,獲致一滿意之電子裝置產率,俾該石夕晶圓中 央部分之深度中心處氧沉澱物密度不超過1 χ 1〇9顆/立方 公分,而且吸氣性能極佳。 【0036】 再者,依照本發明,於上述非氧化環境中,在溫度超 過1200°0:(尤以在1 20 0至1 250。(:範圍内更佳)之情況;^將 一具有半徑R且滿足R $ 75毫微米條件之矽半導體晶圓加 以熱處理可製得一矽半導體晶圓,在距半導體晶圓中心表 面1、微米/罙度處之氧濃度不超過5 X 1016個原子/立方公分, 其源自氮为離之局部濃化部分,在藉二次離子質量分 ^疋氮濃度時,該部分顯示一濃度不低於矽晶圓深 ::::::訊號強度之兩倍高,該製得之矽半導體晶圓 ' 至ν不低於5微米及低於1 2微米深處具有一表面 無瑕疵薄層,雅立 ^ ^ ^ ^ 衣曲 央部分之、莱声二 滿思之電子裝置產率,俾該矽晶圓中 "ν 度中心處氧沉澱物密度不超過5 X 1〇8顆/立方 么为,而且吸氣性能極佳。 【0037 ] 【具體實施例】 作更=說日C:舉之工作實驗例及比較例將本發明 於該等實驗例。 主意的是,本發明之範圍並非局限 【0038】 第17頁 1231548
在氮濃度、氧濃度、平均晶種升降速率及冷卻速率不 同之情況下,用cz法,將多晶矽原料置於··一18吋掛禍内 以製造直徑6吋晶圓、一 2 2吋坩堝内以製造直徑8吋晶圓、 一 24吋坩堝内以製造直徑12吋晶圓及直徑分別為6吋、8吋 、或12吋,晶體定向為<i〇0>及比電阻在85至115歐姆· 公分範圍内之p型矽單晶體棒。 【0039】 氮化矽薄膜之晶圓可控 過程中坩堝之轉動速率 之速率因而改變晶體生 矽單晶體棒之各種性能 藉使原料預先混以具有規定量 制所用之摻氮量。藉調節抽拉操作 可控制氧濃度。改變抽拉單晶體棒 長速率可控制冷卻速率。測試所 。測試結果如表1所示。 [0040 ] 【表1】 1231548
第19頁 1231548 五、發明說明(17) 以 情況下,將該等晶圓施以精研、餘刻及鏡面研磨等步 製造包括許多矽單晶體鏡面晶圓之同批產品。 【0042】 將所得矽單晶體晶圓施以旨在消除空洞型缺陷之熱處 理並實施吸氣處理。於由20%體積比氫及80%體積比氬^二 之環境中,在800至1 00 0。(:溫度範圍内,溫度增加速率8 t /分鐘,在1000至1100 C溫度範圍内,溫度增加速率4 分鐘;在1100至1150 °C溫度範圍内,溫度增加速率it/分 鐘;在11 50至1 20 0 °c溫度範圍内,溫度增加速率1 分鐘 ,若最咼最終溫度為11 5 0 C,將經加熱之晶圓保溫4小時 或8小時,若最高最終溫度為12〇〇 °c,將其保溫3〇分鐘至2 時;之後,在1 20 0至1150 t範圍内,溫度減低速率lt/ 鐘;在11 50至1100 °C溫度範圍内,溫度減低速率厂^分 ;及在1100至800 溫度範圍内,溫度減低速率4t/分鐘 之情況下’將-石夕單晶體晶圓加熱以實施熱處理作用。即 使氬及氫之%體積比有所改變,用7窨 文 用以實施熱處理作用之非
氧化環境之性狀仍保持不變。在一极#奋a ^ A 文在極端案例中,氬濃度可 達100%體積比。 ^ I X j 【0043】 之後,測試該矽單晶體晶圓 圓l無瑕疫層深度。為評僧 無瑕疵層之深度,將該等晶圓夕主二$ 9木沒馬汁4貝 之後,於一SC-1混 内[由氨水(nh4oh)、過梟4 ^ i :i :2〇之比例混合而么化虱▲水溶液(H2〇2),及超純 饥麻ή I;欲闩鉍表面再加以研磨以製備經 研磨自表面移除不同數置材料之晶圓 合液 水以1 : JL : ·Ζ U之比例浥合而忐] 丄 战j ’在約8 0 °C溫度下將該等
1231548 五、發明說明(18) 晶圓加以洗條1小時以觀察微細之結晶起因微粒(C Q p )。利 用一 KLA/Tencor公司出品及以產品編碼sp I銷售之微粒測 試裝置檢查晶體表面以點存在晶圓表面及粒徑不小於〇. j 〇 微米之COP數目。之後’用SC-1混合液將一試樣重複洗條 高達1 0次。由洗滌前之數目至洗滌1 〇次後之數目,求得 COP增加之數目,再以用SC-1混合液蝕刻所移除之體積除 該增加之數目以測定COP體積密度。實施晶圓壁之移除係 達1、3、5、7、10及12微米不同之深處。 【0044】
就無瑕疵層之深度而言,經研磨作用自表面移除不戸 數量之晶圓係以所顯示耐壓氧化物薄膜之品質加以評定考 級者。氧化物薄膜之耐壓品質係以零時介電崩潰之c模/ ^率予以評價:m‘點,掺磷多石夕電極其氧化^ 薄膜之厚度為25毫微米及電極面積為2〇平方公厘)係以1〇 毫安培/_平方公分為介電崩潰電場參考電流而製備及測試 者。顯不值超過11毫伏/公分之電極則列為合格試樣。晶 圓表面内之所有電極均經測試以測定效率之百分 曰曰 【0045】 乃…
實驗例1 (直徑6吋之晶圓) 專利範圍第1項所述空洞型缺陷形狀0.2 > V/S/R關係式之試樣數據詳如[表2]。 — 雖然由單晶體Q所製晶圓之空洞型缺陷( ,,孪洞Μ夕触姓^ 1 ㈡、从r間稱馬 v/s/^Λ 由於該等空洞形狀變化之比例( )較尚,在該等晶圓經確認於5微米深處之合格零時
第21頁 1231548 五、發明說明(19) =崩潰比較高(顯示介電崩潰電場超過 極與在施加10。毫安培電流之情況下晶圓内=電:之之比^ 。此一事實可證明一項推理正告· 口 在申請專利範圍第i項所界定空田洞开f狀將^洞形狀,控制 ,可使製作晶圓後所實施之教處理^作 比例之1&圍内 缺陷之消除。 ‘、、、處理作用更容易影響空洞型 【0046】 實驗例2 (直徑6吋之晶圓) 利用非經施以如申請專利範圍第3項所界定(亦滿足申 =專利範圍第1及2項)及滿足申請專利範圍第7項(亦滿足 申凊專利範圍第5及6項)條件之晶圓所製矽半導體晶 本實驗例如以下[表3 ]所示。 日日 土
因該等基本實驗例之氮濃度、氧濃度及冷卻速率均分 別在本發明預期之範圍内,該等實例均能滿足代表如申請 專利範圍第1項所述空洞形狀變化之關係式〇· 2 ^ γ/s/R 且同時達到無瑕疵層之深度容許空洞型缺陷出現(表中以 結晶起因微粒無缺陷區域COP DZ表示之)在較以往所能達 到者更大之區域。順便一提的是,該等C〇p DZ層並無氧沉 澱物缺陷之明顯跡象。
【0047】 COP DZ之定義是:經以SC-1混合液重複洗滌後所得 COP密度不超過2 X 1〇5顆/立方公分及在評價TZDB中施加 1〇〇毫安培/平方公分之情況下滿足下限11毫伏/公分之區 域不低於9 0 %。
1231548
【0048】 比較例1 (直徑6吁之晶圓) 將利用不滿足申請專利範圍第3項(以及申請專利範圍 及2項)且有待熱處理之矽半導體晶圓並在滿足申請專 矛範圍第7項之條件下加以熱處理所製矽半導體晶圓加以 檢定以確認COP DZ。所得結果如[表4]所示。 【0049】 、、呈確 < 本比較例之試樣迄今所具有之⑶p Μ較上述實 =例2之试樣者小,蓋因其氮濃度未滿足申請專利範圍第i 及2項。 【0050】 實驗例3 (直徑8忖之晶圓) ^利用有待申請專利範圍第4項熱處理(亦滿足申請專利 祀圍第L及2項)及滿足申請專利範圍第8項條件(亦滿足申 請專利範圍第5及6項)之石夕半導體晶圓實例,在下列[表5] 中係以Η錠及ί錠(1(;欄)表示及滿足申請專利範圍第丨項之 石夕半導體晶圓實例係以〇錠表示。 【00 5 1】 ”實施=發明所界定之熱處理之前,本實驗例試樣 之亂/辰度、累^辰度及冷卻速率分別在本發明預期之範圍 内,該等實{列均能滿足代表#申請專利範圍⑻項所述空 之關係式0.2 s v/s/R且同時達到無瑕疲層之 Γ同型缺陷出現(表令以結晶起因微粒無缺陷區 域COP DZ表示之)在較上述表5數據内所示以往所能達到者 1231548 五、發明說明(21) 更大之區域。順便一提的是,該等實例之C〇p Dz層並盔氧 沉澱物缺陷之明顯跡象。Η錠及I錠可滿足如申請專利範圍 第4項内界定之氮濃度範圍,而〇錠不能滿足該範圍但僅能 滿足申請專利範圍第1項。該一事實證明一項推論正當: 若熱處理作用歷時不足,COP DZ之深度淺。 田 【0052】 比較例2 (直徑8吋及1 2吋之晶圓) 未能滿足本發明所界定範圍之比較例數據如下列[表 6 ]所不。因本比較例試樣之氮濃度與本發明所預期之範圍 有差異,該等試樣未能滿足代表空洞形狀變化之關係式 〇· 2 g V/S/R。因本比較例屬於既有技術發明之並 COP DZ深度遠較上述實驗例3之實例者為淺。 /、 【0053】 一此處Μ錠之直控為8对且所示冷卻速率低。p錠之 徑為12吋,即使於前述非氧化環境内,在1150t溫度下經 :::處小時’該錠亦不易消除空洞,蓋因其空洞體 =二口 ;體積增加,空洞之容易 仏阳且其消除需要本發明之效果。 【0054】 比較例3(直徑8吋之晶圓) 【0055】 利用滿足申古主奎& ^ 第4項及仍有待埶_ ]範圍第1項、未滿足申請專利範圍 利範圍第8項所‘述^之石夕半導體晶圓並將其施以申請專 4熱處理所得之試樣數據如[表7]所示。 1231548 五、發明說明(22) 【0056】 在上述情況下,該等空洞所發生之形狀變化係在申請 專利範圍第1項所界定之範圍内,但經施以熱處理,該等 空洞仍不易消除,蓋因空洞體積太大所致。該等結果乃暗 示:如實驗例3所示範者,最好氮濃度應控制在申請專利 範圍第4項所述之範圍内。但c〇p DZ區域擴展至之深度較 以上所述比較例2内所示範、申請專利範圍第1項所述空洞 形狀變化尚未引起時者更深(由經熱處理、未摻氮之材料 製得之晶圓)。 【00 57】 由上述基本實驗例及比較例可清楚地看出··為達成製 造一COP DZ更深之矽半導體晶圓,最好能滿足本發明之申 請專利範圍第1項,利用一氮濃度、氧濃度、及冷卻速率 在申請專利範圍第4項所述範圍内且仍有待熱處理之晶圓 ,並在申請專利範圍第8項所述情況下將該晶圓施以熱處 理。 【0058】 實驗例5(直徑6、8、及12吋之晶圓及利用12〇〇 t之最高最 終溫度) 本實驗例係用以與本發 發明作對比,而且旨在提供 DZ具有約可接近1〇微米之極 DZ深度達到等於申請專利範 縮短製造所需時間之試樣, 明申請專利範圍第9及1 0項之 若干矽半導體晶圓,使其COP 深深度。再者,旨在實現C〇p 圍第7及8項所述者及同時實現 如[表8 ]所示。
第25頁 1231548 五、發明說明(23) ---- 【0059】 々申明專利範圍第9及1 0項述及:利用滿足申請專利範 圍第3及4項且仍有待施以熱處理作用以製造COP DZ不低於 5微米及低於1 2微米深度之矽半導體晶圓,並將該等晶圓 施以申請專利範圍第9及丨〇項所述熱處理作用之技術。 【00 60】 >考[表8 ],右將標識為a鍵及鍵、滿足申請專利範 圍第3項及有待熱處理之矽半導體晶圓施以申請專利範圍 第9項所述熱處理作用,其c〇p DZ深度一定不低於5微米及 低於12微米。若依照二次離子質量分析& (SIMS)、於距表 面1微米深處測試氧濃度,測得之氧濃度不超過6 X 1 個 原,/立方公分。當藉助於表體微細缺陷(BMD)分析器測試 該等试樣之氧沉澱物密度(該氧沉澱物密度對雜質吸氣有 效)’所得密度值不超過1 X 1〇9顆/立方公分。 【0061】 將標識為Η錠、I錠及〇錠、滿足申請專利範圍第4項且 仍有待熱處理之矽半導體晶圓施以申請專利範圍第丨〇項所 述之熱處理作用,COP DZ之深度一定不低於5微米及低於 I/微米。若依照二次離子質量分析法⑺…”,於距表面1 微米/朱處測试該等試樣之氧濃度’因而所得氧濃度不超過 5 X 1 個原子/立方公分。當藉助於分析器測試該等試 樣之氧沉殿物密度(該氧沉澱物密度對雜質吸氣有效),所 得密度值不超過1 X 1〇9顆/立方公分。 【0062】
1231548 、發明說明(24) ^ 將表8之結果加以彙整,俾可容易地與滿足申請專利 範圍第7及8項之試樣者加以比較。簡言之,將如實驗例! 及2内在1 150 °C溫度下實施熱處理之案例與在1 2 0 0 °C溫度 下實施熱處理之案例,以熱處理時間之長短加以比較。所 得結果如[表9 ]所示(在該等比值中,將丨丨5 〇 °c X 4小時當 作1作為基準)。順便一提的是··熱處理之持續時間包括: 直徑6时晶圓在8〇〇艺溫度下、直徑8吋或12吋晶圓在700 °C 溫度下於烘箱内插入試樣所需時間及增加溫度至丨丨5〇及 1 2 0 0 C及隨後降低溫度所需之時間。
【0063】 【表2】 錠 [Ν] 1014 [〇i] 1017 冷卻 速率 (°C/ 分鐘) 紅外線干 涉法最大 訊號強度 空洞體積 (立方毫 微米) 空洞表 面積 (平方亳 微米〉 球形空 洞半徑 (毫微 米) V/S/R 退火情況 (〇C X 小 時) 於5 jC/m深走 零時介電崩 潰合格比 (%) D 0 9.4 11 27si~ 二 224800 19500 36.4 0.32 1150x4 0 E 0 9.3 7 3 · 16 ' ------ 327000 38000 41.2 0.21 1150x4 0 F 1.8 8.8 11 2.51 一 —----- 185600 20200 35.4 0.26 1150x4 61 G 8 9.1 Λ Λ 1 · W 1 C 397800 79300 45.6 0.11 1150x4 97 Η 11 9.2 1 · 5 To 154700 51600 33.3 0.09 1150x4 99 當D錠及E錠之^,士
^ 7 5式樣(表内IG攔)未顯示氮局部濃化部分 之跡象時,其他摻氣#接β h Λ ν 1 ^鼠试樣則顯示一局部濃化部分之跡象。
[ 0064 J 【表3】 1231548 五 、發明說明(25)
【0065】 表4】 錠 Γ\ [νΓ ίο14 Λ t〇i] 1017 冷卻 速率 (°C/ 分鐘) 紅外線干 涉法最大 訊號強度 (伏特> 空洞體積 (立方亳 微米) 空洞表 面積 (平方亳 微米〉 一 球形空 洞半徑 (亳微 米〉 V/S/R 退火情況 rc X小 時) 結晶起 因微粒 無缺陷 區域 氮之局 部濃化 部分 U 0 9·4 11 1.51 224800 19500 36.4 0.32 1150x4 3 無 Ε 0 — 9.3 7 3.16 327000 38050 41.2 0.21 1150x4 2 無 Ρ ι.Τ 1 ο 8.9 11 1.26 103900 13700 29· 2 0.26 1150x4 3 有 a 1 · 8 8.6 11 2.51 144000 11980 32.4 0.23 1150x4 3 有 【00 66 表5】 旋 TJ [νΓ ίο14 1 Λ A t〇i] 1〇17 冷卻 速率 (°C/ 分鐘) 紅外線干 涉法最大 訊號強度 (伏特> 空洞體積 <立方亳 微米〉 空洞表 面積 (平方毫 微米) 球形空 洞半徑 (毫微 米) V/S/R 退火情況 rc X小 時) 結晶起 因微粒 無缺陷 區域 部濃化 部分 η τι 10 · 2 1 ο 8.5 4.5 3.16 63000 13750 23.9 0.19 1150x4 4 有 ΓΧ τ 18 7.3 4.5 1.26 7070 3960 11.9 0.15 1150x4 5 有 丄 0 Γ\ 16 ΤΠΓ 7.4 — 2.5 6.31 26900 13150 18.6 0.11 1150x4 5 有 7.8 2.2 12.6 194900 41800 34.7 0.13 1150x4 4 有 U 1.2 7.7 ------ 2.2 10 717000 171400 53.3 0.08 1150x4 4 有 -----—_ 第28頁 Ϊ231548 五、發明說明(26) 【00 67
干大度} 線最強特94 外法號伏 一紅涉訊
【00 68 表7】 tN] 1014 t〇i] 1017 冷卻 速率 (°C/ 1Γ 分鐘) ~275~ Ν 9 3 ^772 2.5 2 紅外線干 涉法最大 訊號強度 丄伏特> 10
空洞體積
氮之局 部濃化 部分 (立方毫 微米) 空洞表 面積 (平方亳 微米) 球形空 洞半徑 (毫微 米) V/S/R退火情況p晶起 因微粒 無缺陷 區域
空洞體積 (立方毫 微米〉 619000 空洞表 面積 (平方亳 微米) 78400 球形空 洞半徑 (亳微 米> 52.7 V/S/R 0.15 退火情況 (〇C X 小 時) 1150x8 結晶起 因微粒 無缺陷 部濃化 部分 ------ 有 135800 34300 30.8 0.13 1150x8 4 412000 90500 44.4 0.1 1150x8 [ 00 69 表8】
11__ 1
1231548 五、發明說明(27) 錠 [N] 1014 [〇i] 1017 冷卻 速率 (°C/ 分鐘) 紅外線干 涉法最大 訊號強度 <伏特〉 空洞體積 (立方毫 微米) 空洞表 面積 (平方毫 微米) 球形空 洞半徑 (毫微 米) V/S/R 退火情況 (°C X 小 時) 結晶起 因微粒 無缺陷 區域 氮之局 部濃化 部分 A 8.1 9.0 11 1.26 29400 11500 18.6 0.14 1200x0.5 7 有 A 12 8.6 11 0.79 7630 3400 11.9 0.18 1200x0.5 7 有 C 6.8 8.8 7 1.26 68000 17950 25.2 0.15 1200x0.5 6 有 C 12 8.1 7 0.79 12200 6590 14.3 0.13 1200x0.5 6 有 A 8.1 9.0 11 1.26 29400 11500 18.6 0.14 1200X1 10 有 A 12 8.6 11 0.79 7630 3400 11.9 0.18 1200X1 11 有 C 6.8 8.8 7 1.26 68000 17950 25.2 0.15 1200X1 9 有 C 12 8.1 7 0.79 12200 6590 14.3 0.13 1200X1 10 有 H 10.2 8.5 4.5 3.16 63000 13750 23.9 0.19 1200X1 8 有 H 18 7.3 4.5 1.26 7070 3960 11.9 0.15 1200X1 11 有 I 16 7.4 2.5 6.31 26900 13150 18.6 0.11 1200X1 9 有 0 1.1 7.8 2.2 12.6 194900 41800 34.7 0.13 1200X1 6 有 0 1.2 7.7 2.2 10 717000 171400 53.3 0.18 1200X1 5 有 【00 70 表9】 晶圓直徑 插入時溫度 (°C) 熱處理情況 熱處理持 續時間比 結晶起因微粒 無缺陷區域 6吋 800 1150°C X 4 小時 1 6 — 7 6忖 800 1200°C X 0.5 小匙 0.68 6 - 7 6吋 800 1200〇C X 1 小時 0.88 9-11 8吋 700 1150°C X 8 小译 1.4 6 8吋 700 1200°C X 1 小時 1 8 — 11 12吋 700 1150°C X 8 小時 1.4 4 12吋 700 1200°C X 4 小時 1 5-6 ❿ 00 71
第30頁 1231548 五、發明說明(28) 如[表9]内所述,若所用晶圓之空 請f利範圍第1項所述加以放大及空洞體積業經如申請ί 利耗圍第3及4項所述加以調整,隨後在本發明界定之情況 下在1 2 0 0 C /皿度下施以熱處理,所製得之石夕半導體晶圓 具有適當品質及多產性,俾在晶圓直徑固定及退火步驟持 續時間類似固定之情況下,c〇p DZ可加以放大,若有待實 際感爻之COP DZ之品質固定熱處理持續時間可予以縮減。 【0072】 即使sa圓之直徑業已放大及空洞體積業已放大,該等 晶圓亦可完成具有足夠深度之無瑕疵表面層(c〇p DZ)。 【00 73】 順便一 ^的是,本說明書所用"C〇p DZ" —詞係定義為 •於相關永度處所出現無缺陷程度(經重複洗條達到C Q p體 積密度時所表現者)不超過2 X 1 〇5顆/立方公分及零時介電 崩潰合格比不低於9 0 %。自然,該區域無氧沉澱物(該等氧 沉澱物對雜質之吸氣作用有用)之明顯跡象。 【00 74】 【本發明之效果】 如以上所述,本發明預期之矽半導體晶圓僅須控制:氮添 加量、氧濃度、及抽拉中矽單晶體之冷卻速率,該晶體於 上升期間通過特定範圍内之1 100 °C溫度區,藉助於一退火 材料容易地消除空洞型缺陷,以製造顯示滿意裝置產率及 具有高品質之石夕半導體晶圓。再者,製造之時程亦可縮短

Claims (1)

1231548 六、申請專利範圍 tj.i一 - 93. it買 # 種自左科拉斯基法或施加磁場左科拉斯基法所生县 =曰曰,體製得之矽半導體晶® ’該半導體晶圓之氧濃度不 ° ^ Χ 1 〇17個原子/立方公分及氮濃度不低於5 X 1 〇!4個 原立方公分且不超過1 X 1 〇16個原子/立方公分,該半導 體曰曰圓包含空洞型缺陷,該空洞型缺陷可滿足2 v/s/R 之^係,其中V代表空洞型缺陷之體積,5代表其表面積, R代表假設具有與具有體積v之空洞型缺陷同樣體積之球狀 之半徑’該半杻可滿足R $ 3〇毫微米之關係。
2 ·> 一種製造石夕半導體晶圓之方法,其特徵為,提供一如 申清專利範圍第1項所述自左科拉斯基法或施加磁場左科 拉斯基法所生長之矽單晶體,所用熔融矽含有之氮濃度不 低於5 X 1(F個原子/立方公分及不高於15 χ 1〇19個原子/ 立=公分且所用冷卻、速率不低於5t:/分鐘,而在抽拉中之 矽單晶體係通過一溫度1100。(:之區帶,在溫度不低於115〇 °C之非氧化環境中施以熱處理,歷時至少不低於i小時。
3; 如申請專利範圍第2項之方法,其中於一不低於1200 °C溫度實施熱處理,因而使該半導體晶圓,在距其中心表 面1微米深度處獲得一不超過6 X ι〇ΐ6個原子/立方公分之 乳濃度’一源自氮分離之局部濃化部分,在藉二次離子質 篁分析法(SI MS )測定氮濃度時,該部分顯示一濃度不低於 矽晶圓深度中心處平均訊號強度之兩倍高,於距表面不低 於5微米及低於12微米深度獲得一表面無瑕疲層,及於碎 晶圓中央部分深度中心處獲得一不低於1 χ 1 〇9顆/立方公 分之氧沉殿物密度。
第32頁
TW091120811A 2001-09-14 2002-09-12 Silicon semiconductor substrate and preparation thereof TWI231548B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001280460A JP4549589B2 (ja) 2001-09-14 2001-09-14 シリコン半導体基板およびその製造方法

Publications (1)

Publication Number Publication Date
TWI231548B true TWI231548B (en) 2005-04-21

Family

ID=19104455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091120811A TWI231548B (en) 2001-09-14 2002-09-12 Silicon semiconductor substrate and preparation thereof

Country Status (7)

Country Link
US (1) US6767848B2 (zh)
EP (1) EP1293591B1 (zh)
JP (1) JP4549589B2 (zh)
KR (1) KR100526427B1 (zh)
CN (1) CN1194382C (zh)
DE (1) DE60207657T2 (zh)
TW (1) TWI231548B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
EP1979934B1 (de) * 2006-01-20 2010-04-21 Infineon Technologies Austria AG Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
KR100851137B1 (ko) * 2006-10-10 2008-08-08 현대자동차주식회사 휠 너트의 종류 식별 및 안착용 지그장치
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
CN103855098B (zh) * 2012-12-04 2017-05-17 中芯国际集成电路制造(上海)有限公司 闪存的存储单元的形成方法
US9255343B2 (en) 2013-03-08 2016-02-09 Ut-Battelle, Llc Iron-based composition for magnetocaloric effect (MCE) applications and method of making a single crystal
CN105297140B (zh) * 2015-09-10 2019-10-25 上海超硅半导体有限公司 硅片及退火处理方法
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Jx金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080501B2 (ja) * 1993-03-01 2000-08-28 東芝セラミックス株式会社 シリコンウェーハの製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US5930762A (en) * 1996-09-24 1999-07-27 Rco Software Limited Computer aided risk management in multiple-parameter physical systems
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3144631B2 (ja) * 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11135511A (ja) * 1997-10-29 1999-05-21 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6021397A (en) * 1997-12-02 2000-02-01 Financial Engines, Inc. Financial advisory system
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6078904A (en) * 1998-03-16 2000-06-20 Saddle Peak Systems Risk direct asset allocation and risk resolved CAPM for optimally allocating investment assets in an investment portfolio
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
JP4084902B2 (ja) * 1998-05-01 2008-04-30 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
WO2000012786A1 (fr) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette de silicium monocristallin et plaquette de silicium monocristallin
US6292787B1 (en) * 1998-09-11 2001-09-18 Financial Engines, Inc. Enhancing utility and diversifying model risk in a portfolio optimization framework
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6219649B1 (en) * 1999-01-21 2001-04-17 Joel Jameson Methods and apparatus for allocating resources in the presence of uncertainty
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
US6800132B1 (en) * 1999-08-27 2004-10-05 Komatsu Denshi Sinzoku Kabushiki Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP3601383B2 (ja) * 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2001220291A (ja) * 2000-02-01 2001-08-14 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法
US20020046145A1 (en) * 2000-05-30 2002-04-18 Korin Ittai Method and system for analyzing performance of an investment portfolio together with associated risk
US20020062271A1 (en) * 2000-10-13 2002-05-23 Peter Breuninger Method and system for managing portfolio accounts
US7536332B2 (en) * 2001-02-02 2009-05-19 Rhee Thomas A Real life implementation of modern portfolio theory (MPT) for financial planning and portfolio management
US20020198809A1 (en) * 2001-05-23 2002-12-26 Daley R. Michael System and method for managing investment accounts for a financial institution which provides investment assistance to individual client investors
US20020198811A1 (en) * 2001-06-12 2002-12-26 Adam Wizon System and method for monitoring the status of analyses performed on a portfolio of financial instruments

Also Published As

Publication number Publication date
KR100526427B1 (ko) 2005-11-08
CN1405841A (zh) 2003-03-26
JP4549589B2 (ja) 2010-09-22
EP1293591A3 (en) 2003-06-04
CN1194382C (zh) 2005-03-23
JP2003086597A (ja) 2003-03-20
EP1293591A2 (en) 2003-03-19
EP1293591B1 (en) 2005-11-30
US20030134520A1 (en) 2003-07-17
DE60207657T2 (de) 2006-06-08
DE60207657D1 (de) 2006-01-05
KR20030023509A (ko) 2003-03-19
US6767848B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
TWI480433B (zh) 矽晶圓
JP4670224B2 (ja) シリコンウェーハの製造方法
TWI231548B (en) Silicon semiconductor substrate and preparation thereof
WO2000012786A1 (fr) Procede de production de plaquette de silicium monocristallin et plaquette de silicium monocristallin
TWI577841B (zh) 單晶矽之成長方法及其製備之單晶矽錠(二)
KR20010090002A (ko) 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법
TW201025453A (en) Silicon wafer and method of manufacturing the same
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
JP4566478B2 (ja) シリコン半導体基板およびその製造方法
TWI284685B (en) Silicon semiconductor substrate and preparation thereof
JP3381816B2 (ja) 半導体基板の製造方法
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP3989122B2 (ja) シリコン半導体基板の製造方法
JP2018510492A (ja) エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法
KR20060040733A (ko) 웨이퍼의 제조방법
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
CN100437941C (zh) 一种获得洁净区的硅片快速热处理工艺方法及其产品
CN1312327C (zh) 外延生长用硅晶片及外延晶片及其制造方法
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
JP2021168382A (ja) シリコンウェーハ及びその製造方法
JP3800960B2 (ja) シリコンウエーハ

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent