KR20030023509A - 실리콘 반도체기판 및 그 제조방법 - Google Patents

실리콘 반도체기판 및 그 제조방법 Download PDF

Info

Publication number
KR20030023509A
KR20030023509A KR1020020054571A KR20020054571A KR20030023509A KR 20030023509 A KR20030023509 A KR 20030023509A KR 1020020054571 A KR1020020054571 A KR 1020020054571A KR 20020054571 A KR20020054571 A KR 20020054571A KR 20030023509 A KR20030023509 A KR 20030023509A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
silicon
silicon semiconductor
atoms
less
Prior art date
Application number
KR1020020054571A
Other languages
English (en)
Other versions
KR100526427B1 (ko
Inventor
다치가와아키요시
이시사카카쓰노리
Original Assignee
와커 실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와커 실트로닉 아게 filed Critical 와커 실트로닉 아게
Publication of KR20030023509A publication Critical patent/KR20030023509A/ko
Application granted granted Critical
Publication of KR100526427B1 publication Critical patent/KR100526427B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

보이드계결정의 무결함 영역을 보다 깊은 영역까지 실현함과 동시에, 제조시간을 단축할 수 있는 실리콘 반도체기판 및 그 제조방법을 제공한다.
초크랄스키법 또는 자장인가 초크랄스커법에 의해 성장한 실리콘단결정에서 얻은 실리콘 반도체기판에 있어서, 공공형(empty hole type)결함의 체적을 V, 표면적을 S, 체적 V를 가진 상기 공공형 결함과 동일한 체적을 가진 구형결함을 가정한 경우의 그 구형결함의 반경을 R로 했을때에 0.2≥V/S/R의 관계를 만족하는 실리콘 반도체기판을 사용하여 1150℃ 이상의 열처리를 실시한다.

Description

실리콘 반도체기판 및 그 제조방법{Silicon semiconductor substrate and method for production thereof}
본 발명은 실리콘 반도체기판 및 그 제조방법에 관한 것이다. 상세히는 보이드계 제품의 무결함 영역을 얻기 위하여, 그 보이드계를 열처리에 의해 소멸이 용이한 형상으로 한 실리콘 반도체기판을 사용하여, 그후의 열처리에 의해 표층무결함층이 깊으며, 장치특성이 우수하며, 또 양호한 게터링(gettering) 특성을 가진 실리콘 반도체기판 및 그 제조방법에 관한 것이다.
종래, 반도체기판의 표층무결함성의 개선에서는 수소분위기내에서 1200℃의 온도로 1시간 이상의 열처리를 실시하여, 표층에서 10㎛깊이까지 산소석출물 결함이 없는 무결함층이 넓혀져 있는 기술이 보고되어 있으며(특허출원 JP-A-06-252,154), 이때 1 ~ 3㎛의 깊이까지 공공형 결함이 소멸하고 있는 것이 알려져 있다.
최근에는 질소를 첨가함으로서, 공공형 결함을 고밀도로 작게하여 표층에서 깊은 영역까지 공공형 결함(empty hole type defects)을 고밀도로 작게하여 표층에서 깊은 영역까지 공공형 결함은 소멸시키는 기술도 보고되었다(특허문헌 JP-A-11-135,511 및 JP-A-2000-256,092). 그중의 후자의 발명에서는 공공형 결합의 형태의 변화에 착안하여 그의 형상에서 질소첨가효과를 기재하고 있다.
그러나, 상기의 종래기술은 질소첨가효과가 공공형 결합에 미치는 형태 변화효과를 기재했을 뿐이며, 공공형 결함을 소멸시키기 위해 실시되는 열처리에 대한 효과적인 질소농도, 산소농도 및 견인시의 1100℃의 온도영역을 통과시의 냉속온도 (이하, 냉각속도로만 기재)의 한정은 안되어 있다.
즉, 공공형 결함에서 열처리로 소멸하는 경우에 공공형 결함의 표면에서 점결함인 공공이 확산된다. 이때, 그 확산은 공공형 결함의 외주부분의 표면적에 비례하며, 공공형 결함소멸에 필요한 한정이 되었다고는 말할 수 없다.
실제, 종래기술에서는 열처리후의 결함도 표층에서 0.5㎛깊이로 결함잔존율이 퍼센트 서열까지만 소멸되지 않았으며, 공공형 결함을 공업적으로 생산성의 우세한 제조조건에서 장치제조에 영향없는 밀도까지 소멸시키는 충분한 제한이 안되어 있다.
또한, 종래기술에서는 현재 요구되고 있는 대구형화에 의해 공공형 결함이 그의 제조조건에 따라, 보다 대형의 공공형 결함으로 성장하는 것을 고려하면 적량의 질소첨가가 이루어지지 않으면 그 효과가 불충한 것이 예상되며, 표층에서 깊은 영역까지는 공공형 결함이 소멸한 공업적으로 유용한 실리콘 반도체 기판을 제조하는 점에서는 조건제한의 부족이란 결점을 구비하고 있다.
따라서, 본 발명의 목적은 이상과 같은 종래기술의 결점에 비추어, 새로운 실리콘 반도체기판 및 그 제조방법을 제공하는 것이다.
즉, 본 발명에서는 종래기술에 의해 얻을 수 없었던 표면에서 깊은 영역까지 공공형 결함을 소멸시키는 것이 가능하며, 동일 열처리 온도로 비교한 경우, 종래보다도 깊은 영역까지 공공형 결함을 소멸시킬 수가 있다.
또, 동일한 깊이의 무결함층을 형성하는데 종래기술에 비해, 보다 단시간의 열처리로 소망깊이의 무결함층을 가진 실리콘 반도체기판을 제조하는 제조방법을 제공하는 것이다.
상기의 목적은 다음 항 (1) ~ (10)에 의해 달성된다.
(1) 초크랄스키법 또는 자장인가 초크랄스키법에 의해 성장한 실리콘단결정에서 얻은 실리콘 반도체 기판이며, 공공형 결함의 체적을 V, 표면적을 S로 하여, 체적 V를 가진 그 공공형 결함과 동일한 체적을 가진 구형결함을 가정한 경우의 반경을 R로 하였을때, 0.2≥V/S/R의 관계를 충족하는 것을 특징으로 하는 실리콘 반도체기판.
(2) 질소를 1×1014atoms/㎝3이상, 1×1016atoms/㎝3이하로 함유한 것을 특징으로 하는 상기 (1)에 기재된 실리콘 반도체기판.
(3) 산소농도가 9.5×1017atoms/㎝3이하이며, 질소농도가 5×1014atoms/㎝3이상, 1×1016atoms/㎝3이하인 실리콘 반도체기판의 공공형 결함의 체적을 구형으로했을때에 그 반경 R이 R≤30nm을 충족하는 것을 특징으로 하는 상기 (1)에 기재된 실리콘 반도체기판.
(4) 산소농도가 8.5×1017atoms/cm3이하이며, 질소농도가 1×1015atoms/cm3이상, 1×1016atoms/cm3이하인 실리콘 반도체기판의 공공형 결함의 체적을 구형으로 했을때에 그 반경 R이 R≤75nm인 것을 특징으로 하는 상기 (1)에 기재된 실리콘 반도체기판.
(5) 초크랄스키법 또는 자장인가 초크랄스키법에 의해 냉각속도가 1℃/분 이상에서 성장된 실리콘단결정에서 얻은 상기 (1)에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1150℃ 이상의 온도로 최소한 1시간 이상 열처리하는 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
(6) 1×1017atoms/cm3이상, 1.5×1019atoms/cm3이하의 질소를 함유한 실리콘 융액을 사용하여, 초크랄스키법 또는 자장인가 초크랄스키법에 의해 냉각속도가 1℃/분 이상에서 성장한 실리콘단결정에서 얻은 상기 (2)에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1150℃의 온도로 최소한 1시간 이상 열처리하는 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
(7) 5×1017atoms/cm3이상, 1.5×1019atoms/cm3이하의 질소를 함유한 실리콘융액을 사용하여, 초크랄스키법 또는 자장인가 초크랄스키법에 의해 냉각속도 5℃/분 이상에서 성장한 실리콘단결정에서 얻은 상기 (3)에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1150℃ 이상의 온도로 최소한 1시간 이상 열처리하는 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
(8) 1×1018atoms/cm3이상, 1.5×1019atoms/cm3이하의 질소를 함유한 실리콘융액을 사용하여, 초크랄스키법 또는 자장인가 초크랄스키법에 의해 냉각속도 1℃/분 이상에서 성장한 실리콘단결정에서 얻은 상기 (4)에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1150℃의 온도로 최소한 1시간 이상 열처리하는 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
(9) 상기 (3)에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1200℃ 이상의 온도로 열처리에 의해, 반도체 기판중심의 표면에서 1㎛깊이에서의 산소농도가 6×1016atoms/cm3이하이며, 2차이온 질량분석법(SIMS)에 의한 질소농도측정에서 실리콘 기판 깊이중심에 평균신호강도의 2배 이상의 농도를 나타내는 질소편석에 의한 국소농화부를 가지며, 표면에서 최소한 5㎛ 이상 12㎛미만 깊이의 표층무결함층을 가지며, 또 산소석출물 밀도가 실리콘 기판중앙부의 깊이중심에서 1×109개 /cm3이상인 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
(10) 상기 (4)에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1200℃의 온도로 열처리를 행함으로써, 반도체 기판중심의 표면에서 1㎛ 깊이에 산소농도가 5×1016atoms/cm3이하이며, 2차이온 질량분석법(SIMS)에 의한 질소농도측정에서 실리콘 기판 깊이중심에 평균신호강도의 2배 이상의 농도를 나타내는 질소편석에 의한 국소농도부를 가지며, 표면에서 최소한 5㎛ 이상 12㎛ 미만의 깊이의 표층무결함층을 가지며, 또 산소석출물 밀도가 실리콘 기판중앙부의 깊이중심에서 5×108개 /cm3이상인 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
본 발명에 의한 실리콘 반도체기판은 초크랄스키법(이하, "CZ법" 이라함) 또는 자장인가 초크랄스키법(이하, "자장인가 CZ법" 이라함)에 의해 성장한 실리콘단결정봉을 소정의 두께로 슬라이스하여 얻어지는 것이다.
즉, CZ법은 석영도가니에 수용된 다결정 실리콘 원료의 융액에 종결정(seed crystal)을 접촉시켜, 그것을 회전시키면서 서서히 견인하여 소망직경의 실리콘단결정봉을 성장시키는 방법이나, 사전에 석영도가니내에 질화물을 넝어놓거나, 실리콘융액에 질화물을 투입하거나, 또는 분위기가스를 질소를 포함한 분위기로 함으로써, 견인결저에 질소를 도프(dope)할 수가 있다. 이 경우, 질화물의 양 또는 질소가스의 농도 또는 도입시간등을 조절함으로써, 결정내의 도프량을 제어할 수 있다. 또, 자장인가 CZ법의 경우에도, 석영도가니내에 자장을 인가시키면서 행하는 것 이외는 CZ법의 경우와 동일하다.
이와같이 하며, 실리콘단결정이 실리콘 웨이퍼의 상태에서 1×1014~1×1016atoms/cm3의 범위로, 또는 실리콘단결정이 실리콘융액의 상태에서 1×1017~1.5×1019atoms/cm3의 범위로 질소농도를 용이하게 제어할 수가 있다.
또, 본 발명에서는 CZ법 또는 자장인가 CZ법에 의해 질소를 도프하는 실리콘단결정봉을 성장시킬 경우에, 단결정봉에 포함되는 산소농도를 6×1017~1×1018atoms/cm3의 범위로 제어하는 것이 바람직하다.
실리콘단결정봉을 성장시키는 경우에 포함시키는 산소농도를 상기 범위로 저하시키는 방법은 종래부터 관용되고 있는 방법에 의하면 좋다. 예를들면, 도가니 회전수의 감소, 도입가스유량의 증가, 분위기압력의 저하, 실리콘융액의 온도분포 및 대류의 조정등의 수단에 의해 간단히 산소농도의 조정을 상기범위로 할 수가 있다.
또, 본 발명에서는 CZ법 또는 자장인가 CZ법에 의해 질소를 도프(dope)한 실리콘단결정봉을 성장시키는 경우에, 결정성장의 냉각속도를 1~15℃/분으로 제어하는 것이 바람직하다. 실제로 이와같은 결정제조조건을 실현하기 위하여는, 예로서 결정의 견인속도를 조정하여 결정의 성장속도를 증감시키는 방법에 의해 행하는 것이 가능하다.
또는 CZ법 또는 자장인가 CZ법에 의한 실리콘단결정 제조장치의 챔버내에서 결정을 임의의 냉각속도를 냉각할 수 있는 장치를 설치하면 된다. 이와같은 냉각장치로서는 냉각가스를 불어넣어 결정을 냉각할 수 있는 장치, 또는 실리콘융액면상의 일정위치에 결정을 둘러싸도록 수냉링(water-cooling ring)을 배치하는 등의 방법을 적용할 수가 있다. 이 경우, 상기 냉각방법을 사용함으로, 또 결정으 견인속도를 조정함으로서 냉각속도를 상기의 범위내의 할 수가 있다.
이와같이 하여, CZ법 또는 자장인가 CZ법으로, 소망농도의 질소가 도프되고, 소망농도의 산소를 함유하며, 소망의 냉각속도로 결정성장된 실리콘단결정봉을 얻을 수가 있다.
그 다음, 실리콘단결정봉은 내주블레이드슬라이서(inner peripheral blade slicer) 또는 와이어톱등의 절단장치로 슬라이스 된 후, 챔퍼링(chamfering), 래핑, 에칭, 연마등의 공정을 경유하여, 실리콘단결정웨이퍼로 가공된다. 물론, 이와같은 공정은 다만 예시열거되는 것이며, 그외에도 세정등 여러공정이 있을 수 있으며, 공정절차의 변경, 일부공정의 생략등 목적에 따라 적절하게 공정은 변경사용되고 있다.
이와같이 하여 얻은 실리콘단결정웨이퍼는 공공형 결함(이하, 보이드계 결함으로도 칭함)의 체적을 V, 표면적을 S로 하며, 체적 V를 가진 공공결함과 동일한 체적을 구비한 구형결함을 가정한 경우의 구형결함의 반경을 R로 하였을때에 0.2≥V/S/R의 관계를 만족하는 실리콘 반도체기판이 얻어진다. 그후에 게티링(get tering) 열처리 및/또는 디바이스(device) 제조열처리로 실리콘 반도체기판의 열처리를 실시함으로, 공업적으로 생산성이 우수하며, 또 디바이스불량을 발생시키지 않는 정도까지 표층의 보이드계 결함을 저감시킬수 있다.
본 발명에서 공공형 결함의 체적을 규정하고 있으나, 실시예에서는 체적 V 및 표면적 S는 TEM의 시료를 경사시켜, 3차원적으로 공공형 결함의 형상을 측정하여 구한 치이며, 또 반경 R은 TEM시찰에 의해 구한 체적을 V로 했을때에 V = 3의 관계식에서 계산에 의해 구한 것이다.
또, 본 발명에 의한 실리콘 반도체기판은 2차이온 분석법(SIMS)에 의한 질소분석에서 측정을 하여, 그 질소농도는 1×1014atoms/cm3~ 1×1016atoms/cm3였다.
그리고, 후술하는 것 같이, 실리콘단결정중의 공공형 결함은 첨가된 질소농도 견인시에 실리콘단결정이 1100℃의 온도영역을 통과할때의 냉각속도에 따라 그형체가 8면체에서 판상, 게다가 판 및/또는 판상의 변형율의 큰것부터 산소석출물(전면 OSF 영역)로 된다. 이 영역에서, 8면체 이외의 형태의 공공형 결함은 동일한 체적을 가진 종래의 8면체 공공형 결함계에 비하여 공공형 결함의 표면적이 크게 됨으로, 그 후의 열처리로 점결함인 공공의 확산이 촉진되어 표면의 무결함층을 발생시킨다.
따라서, 8면체 공공형 결함에 비하여 표면적이 증가한 판상 그리고 판 및/또는 봉상의 공공형 결함체적과 표면적의 비의 범위로서는 조건식 0.2≥S/R의 관계를 만족하는 형상의 공공형 결함으로 열처리전의 상태로 제어하면 좋으며, 상기 관계식을 만족하며는 그 후의 열처리에 의해 그 공공형 결함의 소멸을 용이하게 할 수 있다. 그리고, 최소한 본 발명의 조건을 만족시키기 위해 필요한 질소첨가량은 1×1014atoms/cm3~ 1×1016atoms/cm3의 영역에 있다. 또한 보이드계 결함을 열처리에 의해 소멸을 용이하게 한 실리콘 반도체기판은 비산화성 분위기에서, 예를들면 수소, 질소, 아르곤, 헬륨, 이들의 가스의 1종 또는 2종 이상의 혼합가스등의 분위기에서 열처리하기 이전에 냉각속도가 5℃/분 이상일때에는 산소농도가 9.5×1017atoms/cm3이하, 및 질소농도가 5×1014~ 1016atoms/cm3인 것이 바람직하다.
그리고, 상기와 같이 질소농도에 제어된 실리콘 반도체기판의 공공형 결함의 체적을 구형으로 했을때에 냉각속도가 5℃/분 이상일 경우에는 그의 반경 R이 R≤30nm, 냉각속도가 1℃/분 이상, 5℃/분 미만의 경우에는 그의 반경이 R≤75nm인 것이 바람직하다.
여기서, 냉각속도가 1℃/분 이상 5℃/분 미만과 냉각속도가 5℃/분 이상의 경우를 구별하고 있는 것은 냉각속도 5℃/분을 경계로 하여, 공공형 결함의 8면체에서 판상, 봉상을 경유하여, 형태변화를 일으키는 질소농도가 변화하여, 동일한 질소첨가량으로 본 경우, 전자의 쪽이 표면적을 보다 증가시키는 경향이 있으며, 보다 대형의 공공형 결함일지라도 그 후의 열처리에서의 공공형 결함의 소멸효과는 크게 된다. 그러므로, 본 발명에서 공공형 결함을 구형으로 가정한 경우의 반경 R은 전자의 느린 냉각속도의 경우쪽이 보다 큰치를 허용하게 된다.
또한, 산소농도범위를 냉각속도에 의해 구별하고 있는 것은 냉각속도가 느릴수록 공공형 결함의 내벽에 실리콘 산화막이 성장하기 쉬우며, 공공형 결함이 소멸하기 때문에, 초기단계로서 그 내벽산화막을 완전히 확산소멸시킬 필요가 있기 때문이다. 이 때문에, 냉각속도가 느린 경우에는 그 내벽산화막을 얇게 할 필요가 있다. 즉, 공공형 결함의 소멸을 위해 실시되는 열처리전에 실리콘 반도체기판의 산소농도를 냉각속도가 빠른 경우보다 낮게 제한할 필요가 있다. 실제에는 후술하는 본 발명의 범위로 열처리전에 실리콘 반도체기판의 산소농도를 제한하는 것이 바람직하다.
CZ법 또는 자장인가 CZ법에 의해 냉각속도가 1℃/분 이상, 바람직하게는 1 ~ 15℃/분에서 성장한 단결정에서 얻은 실리콘 반도체기판중, 본 발명기재의 열처리를 실시하기 전에 0.2≥V/S/R의 관계를 만족하는 실리콘 반도체기판은, 상기 비산화성 분위기중에서 1150℃ 이상, 바람직하게는 1150℃ ~ 1250℃의 온도에서 1시간 이상, 바람직하게는 최고도달온도가 1150℃에서는 2 ~ 4시간, 최고도달온도가 1200℃1250℃에서는 1 ~ 2시간 열처리를 함으로서, 표층에 공공형 결함이 없는 디바이스 수율이 우수한 무결함층을 가진 실리콘 반도체기판을 제조할 수가 있다.
본 발명의 목적으로 하는 실리콘 반도체기판 표층에서 공공형 결함을 소멸시킨 실리콘 반도체기판을 얻기 위해, 공공형 결함의 소멸하기 쉬운 형상인 조건 0.2≥V/S/R을 만족하기 위하여는 열처리전의 실리콘 반도체기판에 질소를 1×1014~ 1×1016atoms/cm3함유시키면 되어, 실리콘 반도체기판에 질소농도를 첨가시키기 위하여는 견인시에 2×1017~ 1.5×1019atoms/cm3의 질소를 함유하는 실리콘융액을 사용하여 CZ법 또는 자장인가법에 의해 견인하면 된다.
그리고, 그 실리콘단결정 견인시 1100℃의 온도영역을 통과시의 냉각속도는 1℃/분 이상이면 된다.
더욱 바람직하게는 질소농도와 냉각속도를 각각 한정하는 것이 공공형 결함의 소멸을 목적으로 한 열처리후에 실리콘 기판표면에서 공공형 결함의 소멸영역을보다 깊은 영역까지 확보할 수가 있다. 그 한정은 냉각속도가 1℃/분 이상 5℃/분 미만의 경우는, 실리콘 반도체기판의 질소농도가 1×1015~ 1×106atoms/cm3, 그 농도의 질소첨가를 위하여는 견인시의 실리콘융액에서는 1×1018~ 1.5×1019atoms /cm3인 것이 바람직하다. 또, 냉각속도가 5℃/분 이상의 경우는 실리콘 반도체기판으 질소농도가 5×1014~ 1×1016atoms/cm3, 그 농도의 질소첨가를 위하여는 견인시의 실리콘융액에서는 2×1017~ 1.5×1019atoms/cm3인 것이 바람직하다.
상기 조건에서 성장한 실리콘단결정에서 얻은 실리콘 반도체기판을 비산화성 분위기에서 1150℃ 이상, 바람직하게는 1150℃ ~ 1250℃의 온도에서 1시간 이상, 바람직하게는 최고도달온도가 1150℃에서는 2 ~ 4시간, 최고도달온도 1200 ~ 1250℃에서는 1 ~ 2시간 열처리함으로서 표층에 공공형 결함이 없는 디바이스 수율이 우수한 반도체기판을 얻을수 있다.
또, 상기한 것과 같이 공공형 결함의 내벽산화막도 제어할 필요가 있으며, 견인시에 냉각속도가 1℃/분 이상 , 5℃/분 미만의 경우는 열처리전의 산소농도가 8.5×1017atoms/cm3이하가 바람직하며, 냉각속도가 5℃/분 이상의 경우는 열처리전의 산소농도가 9.5×1017atoms/cm3이하인 것이 바람직하다.
본 발명에 의하면, 상기 반경 R이 R≤30nm인 실리콘 반도체기판을 비산화성 분위기에서 1200℃이상, 바람직하게는 1200 ~ 1250℃에서의 열처리를 하여, 그 열처리에 의해 반도체기판 중심의 표면에서 1㎛ 깊이에서의 산소농도가 6×1016atoms cm3이하이며, 2차이온 질량분석법(SIMS)에 의한 실리콘 기판 깊이중심에 평균신호강도 2배 이상 농도를 나타내는 질소편석에 의한 국부농화부를 가지도록 실리콘 반도체기판을 제조하는 경우, 표면에서 최소한 5㎛ 이상, 12㎛ 미만의 깊이의 표층무결함층을 가지며, 또 산소석출물 밀도가 실리콘 기판중앙부의 깊이 중심에서 1×1019개/cm3이상인 디바이스 수율이 좋으며, 게터링 특성에 탁월한 실리콘 반도체기판을 제조할 수 있다.
또, 본 발명에 의하면, 반경 R이 R≤75nm인 실리콘 반도체기판ㅇ르 비산화성 분위기에서 1200℃ 이상, 바람직하게는 1200 ~ 1250℃에서의 열처리를 하므로서, 반도체기판 중심의 표면에서 1㎛ 깊이에서의 산소농도가 6×1016atoms/cm3이하이며, 2차이온 질량분석법(SIMS)에 의한 질소농도 측정에서 실리콘 기판 깊이중심에 평균신호강도 2배 이상의 농도를 나타내는 질소편석에 이한 국부농화부를 가지도록 실리콘 반도체기판을 제조한 경우, 표면에서 최소한 5㎛ 이상, 12㎛ 미만의 깊이의 표층무결함층을 가지며, 또 산소석출물 밀도가 실리콘 기판중앙부의 깊이중심에서 1×109개/cm3이상인 디바이스 수율이 좋으며, 게터링 특성에 탁월한 실리콘 반도체기판을 제조할 수가 있다.
(실시예)
다음 본 발명을 실시예 및 비교예를 들어, 보다 구체적으로 설명하나, 본 발명은 여기에 한정되는 것이 아니다.
CZ법에 의해 직경 6인치웨이퍼의 제조에는 18인치, 8인치 웨이퍼의 제조에는 22인치, 12인체 웨이퍼의 제조에는 24인치의 석영도가니에 원료다결정 실리콘을 배치하고, 직경 6인치, 8인치, 12인치, 방위<100> 및 저항율 8.5 ~ 11.5Ωㆍcm의 P형 실리콘단결정봉을 질소농도, 산소농도, 평균SL 및 냉각속도의 조건을 변화하여 제조하였다.
질소도프량의 제어는 원료에 미리 소정량의 질화규소막을 구비한 실리콘 웨이퍼를 투입하여 놓음으로서 이루어졌다. 산소농도의 제어는 견인시 도가니회전을 제어함으로서 실시되었으며, 냉각속도의 제어는 단결정봉의 견인속도를 변화시켜, 결정의 성장속도를 변화시킴으로서 이루어졌다. 얻어진 실리콘 단결정의 측정치는 표 1에 나타낸 것과 같다.
이와같이 하여 얻어진 단결정봉에서, 와이어톱을 사용하여 웨이퍼를 떼어내고, 래핑, 에칭 및 변경연마가공을 실시하여, 질소의 도프량, 산소농도 및 냉각속도 이외에는 거의 동일한 조건하에 실리콘단결정 변경웨이퍼를 각각 복수개 제작하였다.
그리고, 이와같이 하여 얻어진 실리콘단결정 웨이퍼에 공공형 결함소멸 및 게터링열처리를 목적한 열처리를 실시하였다.
이 경우의 열처리는 실리콘단결정 웨이퍼를 수소 20vol.%와 아르곤 80vol.%로 이루어진 분위기하에서 800 ~ 1000℃의 온도영역에서는 8℃/분의 승온율, 1000 ~ 1100℃의 온도영역에서는 4℃/분의 승온율, 1100 ~ 1150℃의 온도영역에서는 1℃/분의 승온율, 1150 ~ 1200℃의 온도영역에서는 1℃/분의 승온율로 가열하며, 최고도달온도가 1150℃에서는 4시간 또는 8시간 유지, 1200℃에서는 30분에 2시간 유지후, 1200 ~ 1150℃의 온도영역에서는 1℃/분의 강온율, 1150 ~ 1100℃의 온도영역에서는 1℃/분의 강온율, 1100 ~ 800℃의 온도영역에서는 4℃/분의 강온율로 냉각함으로서 행하였다. 또한, 그 열처리시의 비산화성 분위기는 아르곤 및 수소 vol.%의 비율을 변화하여도 동일하였으며, 극단으로는 아르곤 100vol.%였어도 좋았다.
계속하여 실리콘단결정 웨이퍼의 무결함층 깊이를 평가하였다. 그 무결함층 깊이의 평가는 먼저 표면재연마를 하여 표면에서의 연마제거량을 변화시킨 웨이퍼를 제조하였다. 그리고, SC-1 혼합액(암모니아수, 과산화수소수 및 초순수의 1:1: 20의 혼합액)으로 웨이퍼를 약 80℃의 온도로 1시간 세정함으로서 미소한 COP (Crystal Originated Particle)를 가시화시켜, 웨이퍼 표면을 KLA/Tencor 사제의 SP1입자 측정장치에 의해 그 웨이퍼 표면에 존재하는 직경이 0.10㎛ 이상의 COP에 대해 COP수를 카운트하여 측정하였다.
그 다음, 그 SC-1 혼합액에 의한 세정을 10회 반복하여, 세정전의 COP수에서 10회 세정후에 측정한 COP수의 증가분을, SC-1 혼합액으로 에칭에 의해 제거한 체적으로 제하여 COP 체적밀도를 계산하였다. 웨이퍼벽의 제거는 1,3,5,7,10,12㎛의 깊이까지 실시되었다.
또, 무결함층 깊이에 대하여는 앞에서와 동일하게 표면에서의 연마제거량을 변화시킨 웨이퍼에 대하여, 산화막 내압품질을 평가함으로서도 실시되었다. 산화막 내압품질평가는 TZDB(Time Zero Dielectric Breakdown)의 C모드수율, 상세히는 인도프폴리실리콘(phosohorus-doped polysilicon)전극(산화막두께 25nm, 전극면적 20mm2)를 제조하고, 판정전류 100mA/cm2로 평가한 절연파괴전계 11MV/cm 이상의 것을 양품으로 하여, 웨이퍼면내의 모든 전극을 조사하여 양품율을 결정하였다.
실시예 1 (직경 6인치 웨이퍼)
청구항 1에 기재한 공공형 결함형상의 관계식 0.2≥V/S.R을 만족하는 예를 표 2에 나타내었다.
공공형 결함(이하, 보이드라 함) 체적은 단결정체(Q)에서 가공한 웨이퍼가 다소 클지라도 보이드(void) 변형율(V/S/R)이 크므로, 5㎛ 깊이에서의 TZDB 합격율 (100mA를 인가시, 모든 웨이퍼에 11MV/cm 이상 절연파괴전계를 나타내는 셀의 비)이 높은 것이 확인되었다. 이와같은 사실에서 청구항 1에서 규정한 보이드계 변형율의 범위에 보이드의 형태변화를 제어하면, 웨이퍼에 가공후의 열처리에서 공공형 결함을 소멸시키는 것이 용이하다고 단정할 수 있다.
실시예 2 (직경 6인치 웨이퍼)
청구항 3(청구항 1 및 2도 만족시킴)의 열처리전 웨이퍼를 사용하며,청구항(청구항 5 및 6도 만족시킴)의 조건을 만족시키는 실리콘 반도체기판의 실시예를 다음의 표 3에 나타내었다.
본 실시예는 본 발명의 범위내의 질소농도, 산소농도 및 냉각속도를 구비하므로, 청구항 1의 보이드계 형태변화의 관계식 0.2≥V/S/R를 만족시킴과 동시에, 공공형 결함이 존재하는 무결함층 깊이(표에서 COP DZ로 표기)가 종래보다 깊은 영역까지 달성되어 있다. 또한, 이 COP DZ층에는 산소석출물 결함은 관찰되지 않았다. 또한, COP DZ의 정의는 SC-1 혼합액 반복세정에 의한 COP 체적밀도가 2×105/ cm3이하이며, 또한 TZDB 평가에 의해 100mA/cm2를 인가시의 11MV/cm 이상을 만족시키는 영역이 90% 이상을 만족시키는 깊이다.
비교예 1 (직경 6인치 웨이퍼)
본 발명의 청구항(청구항 1 및 2에 대해서도)을 만족하지 않은 열처리전의 실리콘 반도체기판을 사용하여, 청구항 7을 만족하는 조건하에 열처리를 실시한 경우의 열처리후의 실리콘 반도체기판에 대하여 COP DZ를 확인하였으며, 그 결과를 표 4에 나타내었다.
그 결과, 본 비교예에서는 질소농도가 청구항 2 및 3을 만족않으므로, 상기한 실시예 2에 비하여 COP DZ가 종래와 같이 얕은 것이 확인되었다.
실시예 3 (직경 8인치 웨이퍼)
청구항 4(청구항 1 및 2도 만족시킴)의 열처리전 웨이퍼를 사용하고, 청구항 8(청구항 5 및 6도 만족시킴)의 조건을 만족하는 실리콘 반도체기판의 실시예를 다음의 표 5의 잉곳(IG의 열) H,I로 나타내며, 청구항 1을 만족시키는 실리콘 반도체기판의 실시예를 잉곳 0으로서 확인하였다.
그 결과, 본 발명에 의해 규정하고 있는 열처리를 실시하기 전의 질소농도 및 산소농도, 냉각속도가 발명기재조건을 만족시키고 있음으로, 청구항 1의 보이드계 형태변화의 관계식 0.2≥V/S/R을 만족하고 있으며, 표 5의 실시예에서 공공형 결함이 존재하는 무결함층 깊이(표에서는 COP DZ로 표기됨)가 종래보다도 깊은 영역까지 달성되었다. 또한, 그 COP DZ층내에는 산소석출물 결함은 관찰되어 있지 않았다. 또, 잉곳 H 및 I에서는 청구항 4에 규정한 질소농도범위를 만족하고 있으나, 잉곳 O는 만족않고, 청구항 1만 만족되어 있다. 이 때문에, 열처리시간이 불충분하며는 COP DZ의 깊이는 얕게 되었다.
비교예 2 (직경 8 및 12인치 웨이퍼)
본 발명의 규정범위를 만족시키지 않는 비교예를 다음 표 6에 나타내었다. 본 비교예에서 질소농도가 본 발명의 범위외임으로 보이드 형태변화의 관계식 0.2≥V/S/R을 만족하지 않았다. 그 비교예는 종래기술의 발명의 범위이며, 상기한 실시예 3에 비하여 COP DZ가 매우 얕게 되어있다.
여기서, 잉곳 M의 직경은 8인치이며, 냉각속도가 낮으며, 잉곳 P의 직경은 12인치이며, 상기 비산화성 분위기에서 1150℃의 열처리를 8시간 실시하여도 보이드 체적이 큼으로 보이드가 소멸하기 어렵다. 이와같이, 보이드체적이 클수록 보이드는 소멸하기 어렵게 되어 본 발명의 효과가 필요한 것이 제시되었다.
비교예 3 (직경 8인치 웨이퍼)
청구항 1은 만족하나, 청구항 4를 만족하지 않는 열처리전 실리콘 반도체기판을 사용하여 얻은 비교예의 데이터를 표 7에 나타내었다.
상기 조건에서는 보이드형태가 청구항 1의 규정범위의 변화를 이르키고 있으나, 보이드체적이 너무 커서 열처리에 의해 보이드의 소멸이 어려웠다. 따라서, 보다 바람직한 것은 상기의 실시예 3에 나타냈던 것같이 질소농도를 청구항 4의 범위로 하는 것이 보다 바람직한 것으로 제시되었다.
그러나, 앞의 비교예 2에서 나타낸 것같이 청구항 1에 기재된 보이드 형태변화를 이르키지 않은 경우(질소무첨가재의 열처리후 웨이퍼)에 비하여, 보다 깊은 영역까지 COP DZ가 넓혀져 있었다.
이상의 실시예 및 비교예에서 보다 깊은 COP DZ를 가진 실리콘 반도체웨이퍼를 제조하려면 본 발명의 청구항 1을 만족시키고, 또한 청구항 4에 기재된 질소농도, 산소농도, 냉각속도범위의 열처리전 웨이퍼를 사용하여, 청구항 8에 기재된 열처리조건에서 열처리를 하는 것이 바람직한 것을 알 수가 있다.
실시예 5 (직경 6,8,12인치 웨이퍼로 최고도달온도 1200℃의 경우)
본 발명의 청구항 9 및 10에 기재한 본 발명에 대한 실시예이며, 10㎛ 정도까지의 매우 깊은 COP DZ를 실현할 수 있는 실리콘 반도체기판을 제공하는 것을 목적으로 한다.
또한, 청구항 7 및 8과 같은 정도의 깊이의 COP DZ를 실행함과 동시에 제조시간의 단축화도 실현하는 것을 목적으로 한 실시예를 표 8에 나타내었다.
청구항 9 및 10은 본 발명의 청구항 3 및 4를 만족시키는 열처리전 실리콘 반도체기판을 사용하여, 청구항 9 및 10의 열처리를 실리함으로서, COP DZ가 5㎛ 이상, 12㎛ 미만의 실리콘 반도체기판의 제조기술이다.
표 8에서 잉곳 A 및 C와 같이 청구항 3을 만족하는 열처리전 실리콘 반도체기판을 청구항 9에 기재한 열처리를 실시함으로서, COP DZ는 모두 5㎛ 이상, 12㎛ 미만이다.
또한, 그때의 표면에서 1㎛ 깊이의 산소농도를 2차 질량분석법(SIMS)으로 측정한 결과, 6×1016atoms/cm3이하였다. 그리고, 불순물 게터링에 유효한 산소석출물 밀도를 BMD분석기로 측정하여, 1×109개/cm3이상이였다.
또, 잉곳 H, I, O와 같이 청구항 4를 만족하는 열처리전 실리콘 반도체기판을 청구항 10에 기재한 열처리를 실시하여, COP DZ는 모두 5㎛ 이상, 12㎛였다.
또한, 그때의 표면에서 1㎛ 깊이의 산소농도를 2차이온질량분석법(SIMS)으로 측정한 결과, 5×1016atoms/cm3이하였다.
그리고, 불순물 게터링에 유효한 산소석출물 밀도를 BMD분석기로 측정한 결과, 1×109개/cm3이상이었다.
또. 청구항 7 및 8과의 비교가 용이하도록 표 8의 결과를 요약하였다. 즉, 실시예 및 2와 같이 열처리온도가 1150℃로 열처리를 한 경우와, 1200℃로 열처리를 한 경우와의 열처리 시간비의 비교를 하여, 그 결과를 표 9에 나타내었다(1150℃×4시간을 1로 했을때의 비율로 표기).
또한, 열처리 시간이란 6인치의 경우는 800℃에서 로내삽입, 8인치, 12인치의 경우는 700℃에서 삽입하여, 1150℃ 및 1200℃까지의 승온 및 강온의 시간을 포함하고 있다.
IG [N]1014 [Oi]1017 냉각속도(℃/분) OPP강도(V) 보이드체적 V(nm3) 보이드 표면적 S(nm2) 구형보이드반경 R(nm3) V/S/R 어닐링조건(℃×hr) 5㎛깊이에서의TZDB 합격율(%)
D 0 9.4 11 2.51 224800 19500 36.4 0.32 1150×4 0
E 0 9.3 7 3.16 327000 38000 41.2 0.21 1150×4 0
F 1.8 8.8 11 2.51 185600 20200 35.4 0.26 1150×4 61
Q 8 9.1 1.5 6.3 397800 79300 45.6 0.11 1150×4 97
Q 11 9.2 1.5 10 154700 51600 33.3 0.09 1150×4 99
상기 잉곳(표에서는 IG의 열) D,E는 질소국소농화부는 보이지 않으나, 그 이외의 질소를 첨가한 경우는 보인다.
IG [N]1014 [Oi]1017 냉각속도(℃/분) OPP강도(V) 보이드체적 V(nm3) 보이드표면적 S(nm2) 구형보이드반경 R(nm3) V/S/R 어닐링조건(℃×hr) COPDZ(㎛) 질소국소농화부
A 8.1 9.0 11 1.26 29400 11500 18.6 0.14 1150×4 7 유
A 12 8.6 11 0.79 7630 3400 11.9 0.18 1150×4 7 유
B 6.3 9.1 5.5 1.58 80750 19750 26 0.16 1150×4 5 유
B 3.2 9.1 5.5 1.99 35200 10960 19 0.16 1150×4 5 유
C 6.8 8.8 7 1.26 68000 17950 25.2 0.15 1150×4 6 유
C 12 8.1 7 0.79 12200 6590 14.3 0.13 1150×4 6 유
IG [N]1014 [Oi]1017 냉각속도(℃/분) OPP강도(V) 보이드체적 V(nm3) 보이드표면적 S(nm2) 구형보이드반경 R(nm3) V/S/R 어닐링조건(℃×hr) COPDZ(㎛) 질소국소농화부
D 0 9.4 11 2.51 224800 19500 36.4 0.32 1150×4 3 무
E 0 9.3 7 3.16 327000 38050 41.2 0.21 1150×4 2 무
F 1.1 8.9 11 1.26 103900 13700 29.2 0.26 1150×4 3 유
F 1.8 8.9 11 2.51 144000 11980 32.4 0.23 1150×4 3 유
IG [N]1014 [Oi]1017 냉각속도(℃/분) OPP강도(V) 보이드체적 V(nm3) 보이드표면적 S(nm2) 구형보이드반경 R(nm3) V/S/R 어닐링조건(℃×hr) COPDZ(㎛) 질소국소농화부
H 10.2 8.5 4.5 3.16 63000 13750 23.9 0.19 1150×4 4 유
H 18 7.3 4.5 1.26 7070 3960 11.9 0.15 1150×4 5 유
I 16 7.4 2.5 6.31 26900 13150 18.6 0.11 1150×4 5 유
O 1.1 7.8 2.2 12.6 194900 41800 34.7 0.13 1150×4 4 유
O 1.2 7.7 2.2 10 717000 171400 53.3 0.08 1150×4 4 유
IG [N]1014 [Oi]1017 냉각속도(℃/분) OPP강도(V) 보이드체적 V(nm3) 보이드표면적 S(nm2) 구형보이드반경 R(nm3) V/S/R 어닐링조건(℃×hr) COPDZ(㎛) 질소국소농화부
K 0 9.3 4.5 7.94 1038700 63600 62.8 0.26 1150×8 2 무
L 0 8.8 2.5 12.6 2055300 108500 78.9 0.24 1150×8 1 무
M 0 9.4 2 19.9 3090000 141300 86.4 0.25 1150×8 1 무
P 0 9.2 2.2 15.9 2873000 125300 88.2 0.26 1150×8 1 무
IG [N]1014 [Oi]1017 냉각속도(℃/분) OPP강도(V) 보이드체적 V(nm3) 보이드표면적 S(nm2) 구형보이드반경 R(nm3) V/S/R 어닐링조건(℃×hr) COPDZ(㎛) 질소국소농화부
N 4 7.8 2.5 10 619000 78400 52.7 0.15 1150×8 3 유
N 9 7.8 2.5 7.94 135800 34300 30.8 0.13 1150×8 4 유
J 9 7.8 2 12.6 412000 90500 44.4 0.1 1150×8 4 유
IG [N]1014 [Oi]1017 냉각속도(℃/분) OPP강도(V) 보이드체적 V(nm3) 보이드표면적 S(nm2) 구형보이드반경 R(nm3) V/S/R 어닐링조건(℃×hr) COPDZ(㎛) 질소국소농화부
A 8.1 9.0 11 1.26 29400 11500 18.6 0.14 1200×0.5 7 유
A 12 8.6 11 0.79 7630 3400 11.9 0.18 1200×0.5 7 유
C 6.8 8.8 7 1.26 68000 17950 25.2 0.15 1200×0.5 6 유
C 12 8.1 7 0.79 12200 6590 14.3 0.13 1200×0.5 6 유
A 8.1 9.0 11 1.26 29400 11500 18.6 0.14 1200×1 10 유
A 12 8.6 11 0.79 7630 3400 11.9 0.18 1200×1 11 유
C 6.8 8.8 7 1.26 68000 17950 25.2 0.15 1200×1 9 유
C 12 8.1 7 0.79 12200 6590 14.3 0.13 1200×1 10 유
H 10.2 8.5 4.5 3.16 63000 13750 23.9 0.19 1200×1 8 유
H 18 7.3 4.5 1.26 7070 3960 11.9 0.15 1200×1 11 유
I 16 7.4 2.5 6.31 26900 13150 18.6 0.11 1200×1 9 유
O 1.1 7.8 2.2 12.6 194900 41800 34.7 0.13 1200×1 6 유
O 1.2 7.7 2.2 10 717000 171400 53.3 0.08 1200×1 5 유
웨이퍼경 삽입온도(℃) 열처리 조건 열처리 시간비 COP DZ
6인치 800 1150℃×4시간 1 6 ~ 7
6인치 800 1200℃×0.5시간 0.68 6 ~ 7
6인치 800 1200℃×1시간 0.88 9 ~ 11
8인치 700 1150℃×8시간 1.4 6
8인치 700 1200℃×1시간 1 8 ~ 11
12인치 700 1150℃×8시간 1.4 4
12인치 700 1200℃×1시간 1 5 ~ 6
상기 표 5에 나타난 것 같이, 청구항 1과 같은 보이드(void)의 표면적이 크게 되어, 보이드의 체적이 청구항 3 및 4에서와 같이 된 웨이퍼를 사용하여, 본 발명의 조건으로 1200℃의 온도에서 열처리하면, 동일 웨이퍼경으로 비교하는 경우, 어닐링 공정시간이 동일하면 COP DZ가 넓게 되며, 같은 정도의 COP DZ를 실현하려면 열처리 공정의 단축이 이루어질수 있는 품질 및 생산성에 적합한 실리콘 반도체기판을 제조가능하게 된다.
웨이퍼경이 대형화하고, 보이드체적이 대형화하여도, 충분히 깊은 표층무결함층(COP DZ)을 달성할 수 있다.
또, 본 명세서에서, COP DZ란 반복세정에 의한 COP 체적밀도가 2 ×105개/㎤ 이하이며, TZDB 합격율 90% 이상을 만족했을때에 그의 깊이의 무결합성 있음을 정의하고 있으며, 물론 그 영역에는 불순물 게터링에 유용한 산소석출물은 관찰되지 않았다.
이상, 설명한 것 같이, 본 발명에 의한 실리콘 반도체기판은 어닐링재에 의한 공공결함의 소멸이 용이한 범위에 질소첨가량 및 산소농도, 견인시의 1100℃의 온도영역을 통과할때의 냉각속도를 특정의 범위로 함으로써, 디바이스 수율이 우수한 고품질 실리콘 반도체기판을 제조할 수가 있다. 또, 제조시간의 단축화도 실현할 수 있다.

Claims (10)

  1. 초크랄스키법 또는 자장인가 초크랄스키법에 의해 성장한 단결정실리콘에서 얻은 실리콘 반도체기판에 있어서, 공공형 결함(empty hole type defects)의 체적을 V, 표면적을 S로 하고, 체적 V를 가진 공공형 결함과 동일체적을 가진 구형결함(spherical defects)을 가정한 경우의 구형결함의 반경을 R로 하였을때에 0.2≥V≥S≥R의 관계를 만족하는 것을 특징으로 하는 실리콘 반도체기판.
  2. 제 1항에 있어서, 질소를 1 ×1016atom/㎤ 이하 함유한 것을 특징으로 하는 실리콘 반도체기판.
  3. 제 1항에 있어서, 산소농도가 0.5 ×1017atoms/㎤ 이하, 질소농도가 5 ×1014atoms/㎤ 이하인 실리콘 반도체기판의 공공형 결함의 체적을 구형으로 가정한 경우에 그의 반경 R이 R≤30nm을 만족하는 것을 특징으로 하는 실리콘 반도체기판.
  4. 제 1항에 있어서, 산소농도가 0.5 ×1017atoms/㎤이며, 질소농도가 1 × 1016atoms/㎤ 이상이며, 1 ×1016atoms/㎤ 이하인 실리콘 반도체기판의 공공형 결함의 체적을 구형으로 가정한 경우에, 그의 반경이 R≤75nm을 만족하는 것을 특징으로 하는 실리콘 반도체기판.
  5. 초크랄스키법 또는 자장인가 초크랄스키법에 의해 실리콘 단결정 견인시의 1100℃의 온도영역을 통과할때의 냉각속도가 1℃/분 이상에서 성장한 실리콘 단결정에서 얻은 청구항 1에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1150℃ 이상의 온도로 최소한 1시간 이상 열처리하는 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
  6. 1 ×1017atoms/㎤ 이상, 1.5 ×1019atoms/㎤ 이하의 질소를 함유한 실리콘 융액을 사용하며, 초크랄스키법 또는 자장인가 초크랄스키법에 의해 실리콘 단결정 견인시의 1100℃의 온도영역을 통과할때의 냉각속도가 1℃/분 이상에서 성장한 실리콘 단결정에서 얻은 청구항 2에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1150℃ 이상의 온도로 최소한 1시간 이상 열처리하는 것을 특징으로 하는 실리콘 반도체의 제조방법.
  7. 5 ×1017atoms/㎤ 이상, 1.5 ×1019atoms/㎤ 이하의 질소를 함유한 실리콘 융액을 사용하여, 초크랄스키법 또는 자장인가 초크랄스키법에 의해 실리콘 단결정 견인시의 1100℃의 온도영역을 통과할때의 냉각속도가 5℃/분 이상에서 성장한 실리콘 단결정에서 얻은 청구항 3에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1150℃의 온도로 최소한 1시간 이상 열처리하는 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
  8. 1 ×1018atoms/㎤ 이상, 1.5 ×1019atoms/㎤ 이하의 질소를 함유한 실리콘 융액을 사용하며, 초크랄스키법 또는 자장인가 초크랄스키법에 의해 실리콘 단결정 견인시의 1100℃의 온도영역을 통과할때의 냉각속도의 1℃/분 이상, 5℃/분 미만에서 성장한 실리콘 단결정에서 얻은 청구항 4에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1150℃ 이상의 온도로 최소한 1시간 이상 열처리하는 것을 특징으로하는 실리콘 반도체기판의 제조방법.
  9. 청구항 3에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1200℃ 이상의온도로 열처리를 실시함으로써, 반도체기판 중심의 표면에서 1㎛깊이에서의 산소농도가 6 ×1016atoms/㎤ 이하이며, 2차이온 질량분석법(SIMS)에 의해 질소농도측정에서 실리콘 기판 깊이중심에 평균신호 강도의 2배이상의 농도를 나타내는 질소편석에 의한 국부농화부를 가지며, 표면에서 최소한 5㎛ 이상, 12㎛ 미만의 깊이에서 표층무결함층을 가지며, 또 산소석출물 밀도가 실리콘 기판중앙부의 깊이중심에 1 ×109개/㎤ 이상인 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
  10. 청구항 4에 기재된 실리콘 반도체기판을 비산화성 분위기에서 1200℃의 온도로 열처리를 실시함으로써, 반도체기판 중심의 표면에 1㎛ 깊이에서의 산소농도가 5 ×1016atoms/㎤ 이하이며, 2차이온 질량분석법(SIMS)에 의한 질소농도 측정에서 실리콘 기판 깊이중심에 평균신호강도의 2배이상의 농도를 나타내는 질소편석에 의한 국부농화부를 가지며, 표면에서 최소한 5㎛ 이상, 12㎛ 미만의 깊이에서 표층무결함층을 가지며, 또 산소석출물 밀도가 실리콘 기판중앙부의 깊이중심에 5 ×108개/㎤ 이상인 것을 특징으로 하는 실리콘 반도체기판의 제조방법.
KR10-2002-0054571A 2001-09-14 2002-09-10 실리콘 반도체기판 및 그 제조방법 KR100526427B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00280460 2001-09-14
JP2001280460A JP4549589B2 (ja) 2001-09-14 2001-09-14 シリコン半導体基板およびその製造方法

Publications (2)

Publication Number Publication Date
KR20030023509A true KR20030023509A (ko) 2003-03-19
KR100526427B1 KR100526427B1 (ko) 2005-11-08

Family

ID=19104455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0054571A KR100526427B1 (ko) 2001-09-14 2002-09-10 실리콘 반도체기판 및 그 제조방법

Country Status (7)

Country Link
US (1) US6767848B2 (ko)
EP (1) EP1293591B1 (ko)
JP (1) JP4549589B2 (ko)
KR (1) KR100526427B1 (ko)
CN (1) CN1194382C (ko)
DE (1) DE60207657T2 (ko)
TW (1) TWI231548B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
EP1979934B1 (de) * 2006-01-20 2010-04-21 Infineon Technologies Austria AG Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
KR100851137B1 (ko) * 2006-10-10 2008-08-08 현대자동차주식회사 휠 너트의 종류 식별 및 안착용 지그장치
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
CN103855098B (zh) * 2012-12-04 2017-05-17 中芯国际集成电路制造(上海)有限公司 闪存的存储单元的形成方法
US9255343B2 (en) 2013-03-08 2016-02-09 Ut-Battelle, Llc Iron-based composition for magnetocaloric effect (MCE) applications and method of making a single crystal
CN105297140B (zh) * 2015-09-10 2019-10-25 上海超硅半导体有限公司 硅片及退火处理方法
JP6761917B1 (ja) * 2019-11-29 2020-09-30 Ｊｘ金属株式会社 リン化インジウム基板、半導体エピタキシャルウエハ、及びリン化インジウム基板の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080501B2 (ja) * 1993-03-01 2000-08-28 東芝セラミックス株式会社 シリコンウェーハの製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US5930762A (en) * 1996-09-24 1999-07-27 Rco Software Limited Computer aided risk management in multiple-parameter physical systems
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
JP3144631B2 (ja) * 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11135511A (ja) * 1997-10-29 1999-05-21 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6021397A (en) * 1997-12-02 2000-02-01 Financial Engines, Inc. Financial advisory system
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6078904A (en) * 1998-03-16 2000-06-20 Saddle Peak Systems Risk direct asset allocation and risk resolved CAPM for optimally allocating investment assets in an investment portfolio
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
JP4084902B2 (ja) * 1998-05-01 2008-04-30 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JPH11349393A (ja) * 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
WO2000012786A1 (fr) * 1998-08-31 2000-03-09 Shin-Etsu Handotai Co., Ltd. Procede de production de plaquette de silicium monocristallin et plaquette de silicium monocristallin
US6292787B1 (en) * 1998-09-11 2001-09-18 Financial Engines, Inc. Enhancing utility and diversifying model risk in a portfolio optimization framework
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6219649B1 (en) * 1999-01-21 2001-04-17 Joel Jameson Methods and apparatus for allocating resources in the presence of uncertainty
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
US6800132B1 (en) * 1999-08-27 2004-10-05 Komatsu Denshi Sinzoku Kabushiki Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP3601383B2 (ja) * 1999-11-25 2004-12-15 信越半導体株式会社 エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2001220291A (ja) * 2000-02-01 2001-08-14 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法
US20020046145A1 (en) * 2000-05-30 2002-04-18 Korin Ittai Method and system for analyzing performance of an investment portfolio together with associated risk
US20020062271A1 (en) * 2000-10-13 2002-05-23 Peter Breuninger Method and system for managing portfolio accounts
US7536332B2 (en) * 2001-02-02 2009-05-19 Rhee Thomas A Real life implementation of modern portfolio theory (MPT) for financial planning and portfolio management
US20020198809A1 (en) * 2001-05-23 2002-12-26 Daley R. Michael System and method for managing investment accounts for a financial institution which provides investment assistance to individual client investors
US20020198811A1 (en) * 2001-06-12 2002-12-26 Adam Wizon System and method for monitoring the status of analyses performed on a portfolio of financial instruments

Also Published As

Publication number Publication date
KR100526427B1 (ko) 2005-11-08
CN1405841A (zh) 2003-03-26
JP4549589B2 (ja) 2010-09-22
EP1293591A3 (en) 2003-06-04
CN1194382C (zh) 2005-03-23
TWI231548B (en) 2005-04-21
JP2003086597A (ja) 2003-03-20
EP1293591A2 (en) 2003-03-19
EP1293591B1 (en) 2005-11-30
US20030134520A1 (en) 2003-07-17
DE60207657T2 (de) 2006-06-08
DE60207657D1 (de) 2006-01-05
US6767848B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
US7837791B2 (en) Silicon single crystal wafer for particle monitor
US20020142171A1 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
US6139625A (en) Method for producing a silicon single crystal wafer and a silicon single crystal wafer
JP3975605B2 (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US20040216659A1 (en) Method of making an epitaxial wafer
JP4567251B2 (ja) シリコン半導体基板およびその製造方法
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
US6709957B2 (en) Method of producing epitaxial wafers
JPH11322491A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP2002016071A (ja) シリコンウェーハの製造方法及びその方法により製造されたシリコンウェーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
KR100780097B1 (ko) 실리콘 단결정의 제조방법, 및 그 방법으로 제조된 실리콘단결정과 실리콘 웨이퍼
JP3452042B2 (ja) シリコンウェーハの製造方法
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 13