TW202217093A - 矽晶圓、及矽晶圓之製造方法 - Google Patents

矽晶圓、及矽晶圓之製造方法 Download PDF

Info

Publication number
TW202217093A
TW202217093A TW110122408A TW110122408A TW202217093A TW 202217093 A TW202217093 A TW 202217093A TW 110122408 A TW110122408 A TW 110122408A TW 110122408 A TW110122408 A TW 110122408A TW 202217093 A TW202217093 A TW 202217093A
Authority
TW
Taiwan
Prior art keywords
silicon
oxygen
silicon wafer
concentration
wafer
Prior art date
Application number
TW110122408A
Other languages
English (en)
Other versions
TWI809428B (zh
Inventor
須藤治生
石川高志
泉妻宏治
松村尚
青木竜彦
池田正二
遠藤哲郎
福田悦生
Original Assignee
日商環球晶圓日本股份有限公司
國立大學法人東北大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商環球晶圓日本股份有限公司, 國立大學法人東北大學 filed Critical 日商環球晶圓日本股份有限公司
Publication of TW202217093A publication Critical patent/TW202217093A/zh
Application granted granted Critical
Publication of TWI809428B publication Critical patent/TWI809428B/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明提供一種矽晶圓及該矽晶圓之製造方法，該矽晶圓適合製造具有微細之三維構造之半導體元件。 本發明係一種矽晶圓，其係包含矽之直拉晶圓1，且主體層3之氧濃度為0.5×10 18/cm 3以上，自表面至深度300 nm為止之表面層2之氧濃度為2×10 18/cm 3以上。

Description

矽晶圓、及矽晶圓之製造方法
本發明係關於一種於表層形成有半導體元件之矽晶圓及該矽晶圓之製造方法。
為了抑制電晶體等半導體元件之漏電流等，近年來，正在開發形成有柱或鰭片等三維構造來代替先前之平面構造之半導體元件。該半導體元件一般使用磊晶晶圓，該磊晶晶圓於晶圓之表面形成有矽之磊晶層，該晶圓係對以直拉法成長之矽晶錠進行切片而得者。
然而，伴隨著元件構造被微細化至奈米級，在將包含矽之柱或鰭片等熱氧化而於其表面形成閘極氧化膜之步驟中，自柱或鰭片等中釋出矽原子之失矽現象變得顯著。若產生該失矽現象，則有如下問題：柱或鰭片等之芯部變細而倒塌，或於芯部與閘極氧化膜之交界面產生凹凸而使電阻變大。
本案之發明人如下述專利文獻1所示，根據迄今為止之實驗結果而得到之結論為，晶圓之表面附近之氧濃度越高則越可減少失矽現象，且嘗試使用拋光晶圓代替表面層之氧濃度較低之磊晶晶圓，從而提高晶圓表面之氧濃度。作為提高晶圓表面之氧濃度之方法，已知有如下方法，該方法如下述專利文獻2所示，藉由含氧氛圍下之急速升降溫熱處理而將晶格間氧原子導入至晶圓之表面層。 [先前技術文獻] [專利文獻]
[專利文獻1]國際專利申請2019/017326號公報 [專利文獻2]日本專利特開2013-143504號公報
[發明所欲解決之問題]
於專利文獻1所記載之構成中，藉由於晶圓之表面層之氧濃度為約1×10 18/cm 3左右之一般晶圓中使用氧濃度較高之晶圓，可確認出一定之失矽現象抑制效果，但仍有改良之餘地。根據專利文獻2所記載之方法，因氧自晶圓表面向內擴散而使得於距表面特定深度處形成氧濃度之峰值，另一方面，於表面附近，隨著降溫過程中氧向外擴散而形成氧濃度相對較低之區域。一般而言，由於半導體元件係形成於晶圓之表面層，故而依然存在如下問題，即，上述晶圓因受氧向外擴散之影響之失矽現象而不適合製造三維構造之元件。
因此，本發明之課題在於提供一種矽晶圓及該矽晶圓之製造方法，該矽晶圓適合製造具有微細之三維構造之半導體元件。 [解決問題之技術手段]
為了解決上述問題，本發明構成一種矽晶圓， 其係包含矽之直拉晶圓，且 主體層之氧濃度為0.5×10 18/cm 3以上， 自表面至深度300 nm為止之表面層之氧濃度為2×10 18/cm 3以上。
藉由使主體層之氧濃度處於上述範圍，可藉由該晶格間氧而防止於晶圓製造製程及元件製造製程中產生滑移錯位。而且，藉由使表面層之氧濃度處於上述範圍，可有效抑制失矽現象，從而可防止柱或鰭片等之倒塌等。
於上述構成中，較佳為自表面至深度300 nm為止之表面層之氧濃度設為2.5×10 18/cm 3以上。
若使表面層之氧濃度處於上述範圍，則可進一步提高失矽現象之抑制效果。
於上述構成中，較佳為於自表面至深度30 μm為止之區域中，尺寸15 nm以上之孔隙缺陷之密度為1×10 6/cm 3以下，且換算為球形時之直徑為15 nm以上之氧析出物之密度設為1×10 6/cm 3以下。
若使上述尺寸以上之孔隙缺陷之密度處於上述範圍，可防止因該孔隙缺陷導致三維立體構造之柱或鰭片等之閘極氧化膜之耐電壓特性降低。進而，若使上述直徑以上之氧析出物之密度處於上述範圍，則可防止因自該氧析出物產生滑移錯位而導致晶圓局部變形，三維構造體之形狀精度降低。
於上述構成中，較佳為自深度100 μm至厚度中心為止之空位濃度設為1×10 12/cm 3以上。
若使空位濃度處於上述範圍，則在元件製造製程中於上述深度區域形成氧析出物。該氧析出物具有金屬雜質之吸雜效果，故而可提昇元件形成區域之電特性。
於上述構成中，較佳為上述單晶矽之空位濃度C V與晶格間矽原子濃度C I之濃度差C V－C I設為-2.0×10 12/cm 3以上6.0×10 12/cm 3以下之範圍內。
此處，意指濃度差C V－C I為負時，晶格間矽原子殘留佔優勢，濃度差C V－C I為正時，空位殘留佔優勢。若如上述般限定濃度差C V－C I之範圍，即使用一般被稱為無缺陷區域之矽晶圓，則可防止於晶格間氧濃度為過飽和狀態之晶圓表面正下方之區域，殘留有單晶矽成長時所導入之原生型缺陷。該濃度差C V－C I之值可藉由控制單晶矽之提拉速度V與固液界面附近(自矽之熔點至約1350℃之溫度範圍)之溫度梯度G之比V/G來調節。
又，本發明構成一種矽晶圓之製造方法， 其係對矽晶圓於氧化性氛圍下，在1315℃以上1375℃以下之範圍內之最高溫度保持5秒以上30秒以下之時間後，以50℃/秒以上150℃/秒以下之冷卻速度自上述最高溫度冷卻至1100℃，上述冷卻後，去除表面層直至氧濃度成為2×10 18/cm 3以上之深度為止，該矽晶圓係對以直拉法成長之單晶矽之晶錠進行切片而獲得者。
藉由於上述溫度範圍內保持特定時間，可導入過飽和之晶格間氧(2×10 18/cm 3以上)，該過飽和之晶格間氧於柱或鰭片等三維立體構造中可有效防止失矽現象。又，藉由於上述冷卻速度之範圍內進行冷卻，可極力抑制冷卻過程中晶格間氧向外擴散。進而，藉由去除表面層直至上述深度為止，高氧區域露出於表面之元件形成區域，可確實地發揮失矽現象之抑制效果。
於上述構成中，較佳為上述最高溫度設為1325℃以上1350℃以下之範圍內。
藉由保持於上述溫度範圍，可確實地導入過飽和之晶格間氧，該過飽和之晶格間氧可抑制由熱應力所導致之滑移，並且可有效防止失矽現象。
於上述構成中，較佳為上述氧化性氛圍為氧氣氛圍，且其氧分壓設為1%以上100%以下之範圍內。
若使氧分壓處於上述範圍內，則可有效地向矽晶圓中導入晶格間氧。
於上述構成中，較佳為於800℃以上1000℃以下之範圍內以1小時以上4小時以下之範圍內進行熱處理，於自深度100 μm至厚度中心為止之區域內，以1×10 8/cm 3以上之密度形成換算為球形時之直徑為15 nm以上之氧析出物。
藉由於上述溫度及時間範圍內進行熱處理，可確實地將上述直徑及密度之氧析出物導入至矽晶圓內，賦予金屬雜質之吸雜效果。
於上述構成中，較佳為藉由上述氧化性氛圍下之熱處理，以自深度100 μm至厚度中心為止之空位濃度成為1×10 12/cm 3以上之方式導入空位。
若使空位濃度處於上述範圍，則如上所述，在元件製造製程中於上述深度區域形成氧析出物，藉由由該氧析出物所致之金屬雜質之吸雜效果，可提昇元件形成區域之電特性。
於上述構成中，較佳為以上述單晶矽之空位濃度C V與晶格間矽原子濃度C I之濃度差C V－C I處於-2.0×10 12/cm 3以上6.0×10 12/cm 3以下之範圍內的方式導入空位及晶格間矽原子。
藉由將上述單晶矽中之空位與晶格間矽之濃度差C V－C I之範圍限定於-2.0×10 12/cm 3以上、6.0×10 12/cm 3以下，如上所述，可防止於晶格間氧濃度為過飽和狀態之晶圓表面正下方之區域中殘留有單晶矽成長時所導入之原生型缺陷。 [發明之效果]
根據上述本發明，可提供一種矽晶圓及該矽晶圓之製造方法，該矽晶圓適合製造具有微細之三維構造之半導體元件。
分別將本發明之矽晶圓(以下，稱為晶圓1)之剖面構造示於圖1，將圖1所示之晶圓1之氧濃度分佈示於圖2，將空位濃度分佈示於圖3。該晶圓1係對以直拉法成長之單晶矽晶錠進行切片而獲得直拉晶圓，並對該直拉晶圓實施下述特定之熱處理等而得者，主要用於形成有柱或鰭片等三維構造之半導體元件。該晶圓1具有自表面至深度300 nm為止之區域即表面層2、及比該表面層2深之區域即主體層3。再者，於圖1中，僅示出自表面至約150 μm之深度為止之區域。
該直拉晶圓係對以直拉法成長之矽晶錠進行切片，並進行用於表面改質之特定之熱處理而得者。該矽晶錠於結晶內包含自成長時所使用之石英坩堝溶出之氧作為晶格間氧。該晶格間氧因上述熱處理而自晶圓之表面向外擴散，但於表面層2殘留有特定量之晶格間氧。如此，於表面層2存在晶格間氧之方面與表面層幾乎不存在晶格間氧之磊晶晶圓不同，該磊晶晶圓係藉由化學蒸鍍法(CVD法)使矽磊晶生長於直拉晶圓之表面。
表面層2係形成三維構造之元件區域。即，元件形成於自晶圓1之表面至深度300 nm為止之區域內。該表面層2之晶格間氧濃度為2×10 18/cm 3以上，更佳為2.5×10 18/cm 3以上。如下所述，該晶格間氧係藉由氧氣氛圍下之急速升降溫熱處理而導入。該氧濃度越高，減少形成三維構造時之失矽現象之效果越高，藉由使其濃度為2×10 18/cm 3以上，發揮不對元件形成造成不良影響之程度之特定之降低效果。該晶格間氧濃度可提高至矽中之氧之平衡濃度(固溶度)之上限即4×10 18/cm 3。
主體層3位於相較於表面層2而言於晶圓1之厚度方向更深之區域，即較晶圓1之深度300 nm更深之區域。該主體層3中之晶格間氧濃度設為0.5×10 18/cm 3以上。該氧濃度越高，固定晶圓製造熱處理或元件製造熱處理時所產生之滑移錯位之效果越高，但藉由使該濃度為0.5×10 18/cm 3以上，發揮不產生晶圓1之局部變形之程度之特定效果。另一方面，主體層3之晶格間氧濃度較佳為設為1.5×10 18/cm 3以下。若如此限定晶格間氧濃度之範圍，則可於表面層2與主體層3之界面附近抑制氧析出物之異常析出，防止閂鎖現象等元件特性之不良。
於自晶圓1之表面至深度30 μm為止之區域，孔隙缺陷之密度被設為1×10 6/cm 3以下。該孔隙缺陷係因矽晶錠成長時導入至結晶內之孔隙凝聚而產生之空洞缺陷。若元件之形成區域存在孔隙缺陷，則有使三維構造體之閘極氧化膜之耐電壓特性變差之虞。該孔隙缺陷隨著晶圓製造時之急速升降溫熱處理中之高溫下之保持，會縮小或消失至不對耐電壓特性造成影響之程度，但有時其一部分會殘存於結晶內。若使急速升降溫熱處理後之孔隙缺陷之密度處於上述範圍，則可極力抑制孔隙缺陷對耐電壓特性之影響。控制為上述密度之孔隙缺陷之尺寸例如可適當規定為5 nm以上或10 nm以上，特佳為設為15 nm以上。
又，於自晶圓1之表面至深度30 μm為止之區域，氧析出物之密度被設為1×10 6/cm 3以下。該氧析出物若存在於主體層3之較深之區域(例如數10 μm以上)，則會作為金屬雜質之吸雜源有效地發揮作用，另一方面，若存在於表面層2之附近，則有時會成為滑移錯位源而對三維構造體之形狀精度造成不良影響。若使急速升降溫熱處理後之氧析出物之密度處於上述範圍，則可極力抑制氧析出物對形狀精度之影響。控制為上述密度之氧析出物之尺寸可以換算為球形時之直徑例如為5 nm以上或10 nm以上之方式適當規定，特佳為設為15 nm以上。
該氧析出物之形狀不僅為球形，板狀亦較多。例如，若其形狀設為縱橫比(厚度/對角長)β＝0.01之正方形板狀，則例如換算為球形時直徑為15 nm，換算為板狀時對角長為約56 nm，將該約56 nm以上之對角長之板狀氧析出物之密度設為1×10 6/cm 3以下即可。
於主體層3中，自深度100 μm至晶圓1之厚度中心為止之空位濃度被設為1×10 12/cm 3以上。認為孔隙作為與晶格間氧之複合體(空位氧複合體VO X)存在。藉由該孔隙(空位氧複合體)而促進元件製造製程中之主體層3中之氧析出物之形成，確保金屬雜質之較高之吸雜效果。藉由將該空位濃度設為5×10 12/cm 3以上，可確保更高之吸雜效果。
作為該晶圓1之起始材料之矽晶錠並無特別限定，此處，使用空位濃度C V與晶格間矽原子濃度C I之濃度差C V－C I處於-2.0×10 12/cm 3以上6.0×10 12/cm 3以下之範圍內(中性區域)之矽晶錠。於濃度差C V－C I處於上述範圍之情形時，結晶成長時未導入孔隙缺陷，或者即便導入，其尺寸亦非常小，藉由急速升降溫熱處理，可容易地製造元件形成區域中不存在孔隙缺陷之高品質晶圓1。
再者，即便濃度差C V－C I處於1.3×10 13/cm 3以上5.6×10 12/cm 3以下之範圍內(V-rich結晶)或3.5×10 12/cm 3以上1.1×10 13/cm 3以下之範圍內(Low COP(Crystal Originated Particle，晶體原生顆粒)結晶)，亦可藉由適當變更急速升降溫熱處理中之最高溫度及保持時間而消除孔隙缺陷。
其次，對圖1所示之晶圓1之製造方法進行說明。該晶圓1使用對以直拉法成長之單晶矽晶錠進行切片而獲得之鏡面晶圓。首先，對該鏡面晶圓，於氧分壓100%之氧氣氛圍下進行急速升降溫熱處理。該急速升降溫熱處理之升溫速度處於25℃/秒以上75℃/秒以下之範圍內，隨著接近最高溫度，階段性地降低該升溫速度。又，最高溫度設為1350℃，最高溫度下之保持時間設為15秒，冷卻速度設為120℃/秒。
伴隨著該急速升降溫熱處理之最高溫度下之保持，於晶圓1之表面形成氧化膜，自該氧化膜與矽之界面過飽和地導入晶格間氧。該晶格間氧朝晶圓1之厚度方向中心朝內擴散。另一方面，晶圓1之冷卻過程中晶格間氧朝晶圓1之表面向外擴散，其表面附近之氧濃度降低。其結果，如圖4所示，急速升降溫熱處理後之氧濃度分佈顯示出如下分佈：於自晶圓1之表面至某深度位置(於本例中為約1 μm)處氧濃度最高，越向晶圓1之厚度方向中心，或者越向表面，氧濃度越降低。
其次，藉由研磨去除晶圓1之表面直至氧濃度成為2×10 18/cm 3以上之深度為止。由此，如圖5所示，藉由急速升降溫熱處理而導入之高氧濃度之區域形成於自表面至深度300 nm為止之範圍。該氧濃度越高，減少形成三維構造時之失矽現象之效果越高，特別是，藉由使該氧濃度為2.5×10 18/cm 3以上，發揮較高之降低效果。存在如下趨勢，即，急速升降溫熱處理之最高溫度越高，最高溫度下之保持時間越長，或者冷卻速度越大，則該氧濃度越高。
於上述中，藉由模擬導出熱處理時之氧濃度等之分佈(參照圖2～圖5)，但已對該氧濃度模擬之精度進行了驗證。如圖6所示，將該模擬結果與利用SIMS(Secondary Ion Mass Spectroscopy，二次離子質譜儀)所得之氧濃度之實測結果加以比較後，可確認出模擬結果與實測結果大致一致，藉由模擬可高精度地預測實測結果。
將進行了急速升降溫熱處理後之氧濃度之峰值及空位濃度之峰值與急速升降溫熱處理之最高溫度之關係示於圖7及圖8。分別為各資料值之黑圓點對應於氧濃度1.1×10 18/cm 3，誤差線之下端對應於氧濃度0.5×10 18/cm 3，誤差線之上端對應於氧濃度1.5×10 18/cm 3。於該最高溫度為1315℃以上1375℃以下之溫度範圍內，無論主體層3之氧濃度如何，均可達成對失矽現象之抑制有效果之氧濃度(2×10 18/cm 3以上)及空位濃度(1×10 12/cm 3以上)。若該最高溫度低於1315℃，則無法確保充分之氧濃度及空位濃度，若超過1375℃，則有滑移問題顯著之虞。又，藉由使該最高溫度為1325℃以上、1350℃以下，可確實地使氧濃度及空位濃度處於上述濃度範圍內，並且可確實地抑制滑移之產生。
於使急速升降溫熱處理中之氧化性氛圍為氧氣氛圍之情形時，就向晶圓1中導入晶格間氧之效率之方面而言，較佳為將氧分壓設為100%，可於1%以上100%以下之範圍內適當變更。再者，氧化性氛圍並不限定於氧氣氛圍，只要可將晶格間氧導入至晶圓1中就可進行變更。
進而，對進行急速升降溫熱處理後去除了表面之晶圓1，於氬氣氛圍下以800℃進行1小時之熱處理。藉由該熱處理，於自晶圓1之深度100 μm至厚度中心為止之區域內，以1×10 8/cm 3以上之密度導入換算為球形時之直徑為15 nm以上之氧析出物。由此，可確實地將氧析出物導入至晶圓內而賦予金屬雜質之吸雜效果。可知藉由急速升降溫熱處理而導入至晶圓1內之孔隙(空位氧複合體)促進該氧析出物之形成，該氧析出物之形成區域對應於空位濃度(空位氧複合體濃度)為1×10 12/cm 3以上之區域。
該熱處理較佳為於幾乎不對藉由急速升降溫熱處理而導入之孔隙(空位氧複合體)造成影響之800℃以上1000℃以下之溫度範圍內、且1小時以上4小時以下之時間範圍內進行。
於該晶圓1之製造方法中，作為起始材料之矽晶錠並無特別限定，此處，使用以直拉法成長之單晶矽晶錠，該單晶矽晶錠中，空位濃度C V與晶格間矽原子濃度C I之濃度差C V－C I處於-2.0×10 12/cm 3以上、6.0×10 12/cm 3以下之範圍內(中性區域)。藉由將濃度差C V－C I限定為上述範圍內，可藉由急速升降溫熱處理，容易地製造元件形成區域中不存在孔隙缺陷之高品質晶圓1。
上述所說明之晶圓1及其製造方法僅為例示，只要可解決本發明之課題，則亦可對其構成施加變更，本發明之課題係提供一種適合製造具有微細之三維構造之半導體元件之矽晶圓1及該矽晶圓1之製造方法。
1:矽晶圓(晶圓) 2:表面層 3:主體層
圖1係模式地表示本發明之矽晶圓之剖面構造之圖。 圖2係表示圖1所示之矽晶圓之氧濃度分佈之圖。 圖3係表示圖1所示之矽晶圓之空位濃度分佈之圖。 圖4係表示急速升降溫熱處理結束後之氧濃度分佈(模擬結果)之圖。 圖5係表示對表層進行研磨後之氧濃度分佈(模擬結果)之圖。 圖6係表示氧濃度分佈之模擬結果與實測結果之對比之圖。 圖7係表示急速升降溫熱處理之最高溫度與氧濃度之關係之圖。 圖8係表示急速升降溫熱處理之最高溫度與空位濃度之關係之圖。
1:矽晶圓(晶圓)
2:表面層
3:主體層

Claims (11)

  1. 一種矽晶圓，其係包含矽之直拉晶圓(1)，且 主體層(3)之氧濃度為0.5×10 18/cm 3以上， 自表面至深度300 nm為止之表面層(2)之氧濃度為2×10 18/cm 3以上。
  2. 如請求項1之矽晶圓，其中自表面至深度300 nm為止之表面層(2)之氧濃度為2.5×10 18/cm 3以上。
  3. 如請求項1或2之矽晶圓，其中於自表面至深度30 μm為止之區域中，尺寸15 nm以上之孔隙缺陷之密度為1×10 6/cm 3以下，且換算為球形時之直徑為15 nm以上之氧析出物之密度為1×10 6/cm 3以下。
  4. 如請求項1至3中任一項之矽晶圓，其中自深度100 μm至厚度中心為止之空位濃度為1×10 12/cm 3以上。
  5. 如請求項1至4中任一項之矽晶圓，其中上述單晶矽之空位濃度C V與晶格間矽原子濃度C I之濃度差C V－C I處於-2.0×10 12/cm 3以上6.0×10 12/cm 3以下之範圍內。
  6. 一種矽晶圓之製造方法，其係對矽晶圓(1)於氧化性氛圍下，在1315℃以上1375℃以下之範圍內之最高溫度保持5秒以上30秒以下之時間後，以50℃/秒以上150℃/秒以下之冷卻速度自上述最高溫度冷卻至1100℃，上述冷卻後，去除表面層(2)直至氧濃度成為2×10 18/cm 3以上之深度為止，該矽晶圓(1)係對以直拉法成長之單晶矽之晶錠進行切片而獲得者。
  7. 如請求項6之矽晶圓之製造方法，其中上述最高溫度處於1325℃以上1350℃以下之範圍內。
  8. 如請求項6或7之矽晶圓之製造方法，其中上述氧化性氛圍為氧氣氛圍，且其氧分壓處於1%以上100%以下之範圍內。
  9. 如請求項6至8中任一項之矽晶圓之製造方法，其中於800℃以上1000℃以下之範圍內以1小時以上4小時以下之範圍內進行熱處理，於自深度100 μm至厚度中心為止之區域內，以1×10 8/cm 3以上之密度形成換算為球形時之直徑為15 nm以上之氧析出物。
  10. 如請求項6至9中任一項之矽晶圓之製造方法，其中藉由上述氧化性氛圍下之熱處理，以自深度100 μm至厚度中心為止之空位濃度成為1×10 12/cm 3以上之方式導入空位。
  11. 如請求項6至10中任一項之矽晶圓之製造方法，其中以上述單晶矽之空位濃度C V與晶格間矽原子濃度C I之濃度差C V－C I處於-2.0×10 12/cm 3以上6.0×10 12/cm 3以下之範圍內的方式導入空位及晶格間矽原子。
TW110122408A 2020-06-24 2021-06-18 矽晶圓、及矽晶圓之製造方法 TWI809428B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020108627A JP7090295B2 (ja) 2020-06-24 2020-06-24 シリコンウェーハ、及び、シリコンウェーハの製造方法
JP2020-108627 2020-06-24

Publications (2)

Publication Number Publication Date
TW202217093A true TW202217093A (zh) 2022-05-01
TWI809428B TWI809428B (zh) 2023-07-21

Family

ID=79281126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122408A TWI809428B (zh) 2020-06-24 2021-06-18 矽晶圓、及矽晶圓之製造方法

Country Status (5)

Country Link
US (1) US20230243062A1 (zh)
JP (1) JP7090295B2 (zh)
KR (1) KR20230015460A (zh)
TW (1) TWI809428B (zh)
WO (1) WO2021261309A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5167654B2 (ja) 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP2010040587A (ja) 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP5572091B2 (ja) 2008-08-08 2014-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP5621791B2 (ja) 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
DE102013010188A1 (de) 2012-06-21 2013-12-24 Fairchild Semiconductor Corp. Schalt-Schaltkreis und Steuer- bzw. Regelschaltkreis
JP5885305B2 (ja) 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP6716344B2 (ja) 2016-06-01 2020-07-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
KR102370145B1 (ko) 2017-08-11 2022-03-04 현대자동차주식회사 배터리 관리 장치, 그를 가지는 차량 및 그 제어 방법

Also Published As

Publication number Publication date
KR20230015460A (ko) 2023-01-31
JP7090295B2 (ja) 2022-06-24
WO2021261309A1 (ja) 2021-12-30
US20230243062A1 (en) 2023-08-03
JP2022006418A (ja) 2022-01-13
TWI809428B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
TW507024B (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
JP4760729B2 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法
US7977219B2 (en) Manufacturing method for silicon wafer
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP6115651B2 (ja) シリコンウェーハの製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
TW201708630A (zh) 矽磊晶晶圓的製造方法及矽磊晶晶圓
TW202217093A (zh) 矽晶圓、及矽晶圓之製造方法
TWI623018B (zh) 矽晶圓的製造方法
JP2010040588A (ja) シリコンウェーハ
JP4715402B2 (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
KR20130033985A (ko) 실리콘 웨이퍼의 열처리 방법
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JP2003073191A (ja) エピタキシャルウェーハの製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
WO2021166896A1 (ja) 半導体シリコンウェーハの製造方法
WO2021166895A1 (ja) 半導体シリコンウェーハの製造方法
JP7495238B2 (ja) シリコンウェーハの製造方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPH0897220A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2005064256A (ja) エピタキシャルウエーハの製造方法
CN115135818A (zh) 半导体硅晶片的制造方法