KR20230015460A - 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법 - Google Patents

실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20230015460A
KR20230015460A KR1020227045493A KR20227045493A KR20230015460A KR 20230015460 A KR20230015460 A KR 20230015460A KR 1020227045493 A KR1020227045493 A KR 1020227045493A KR 20227045493 A KR20227045493 A KR 20227045493A KR 20230015460 A KR20230015460 A KR 20230015460A
Authority
KR
South Korea
Prior art keywords
silicon
concentration
oxygen
wafer
less
Prior art date
Application number
KR1020227045493A
Other languages
English (en)
Inventor
하루오 스도
다카시 이시카와
고지 이즈노메
히사시 마츠무라
다츠히코 아오키
쇼지 이케다
데츠오 엔도
에츠오 후쿠다
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
도호쿠 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤, 도호쿠 다이가쿠 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20230015460A publication Critical patent/KR20230015460A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

실리콘으로 이루어진 쵸크랄스키 웨이퍼(1)이며, 벌크층(3)의 산소 농도가 0.5×1018/㎤ 이상이고, 표면으로부터 깊이 300 nm까지의 표면층(2)의 산소 농도가 2×1018/㎤ 이상인 실리콘 웨이퍼.

Description

실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법
본 발명은, 표층에 반도체 디바이스가 형성되는 실리콘 웨이퍼, 및, 그 실리콘 웨이퍼의 제조 방법에 관한 것이다.
트랜지스터 등의 반도체 디바이스의 누설 전류의 억제 등을 목적으로, 종래의 평면 구조 대신에, 필라나 핀 등의 삼차원 구조가 형성된 반도체 디바이스의 개발이 최근 진행되고 있다. 이 반도체 디바이스는, 쵸크랄스키법으로 육성된 실리콘 잉곳을 슬라이스한 웨이퍼의 표면에 실리콘의 에피택셜층을 형성한 에피택셜 웨이퍼를 사용하는 것이 일반적이다.
그런데, 디바이스 구조가 나노 레벨까지 미세화됨에 따라서, 실리콘으로 이루어진 필라나 핀 등을 열산화하여 그 표면에 게이트 산화막을 형성하는 공정에서, 필라나 핀 등으로부터 실리콘 원자가 방출되는 실리콘 미씽 현상이 현저해졌다. 이 실리콘 미씽 현상이 생기면, 필라나 핀 등의 코어부가 가늘어져 도괴하거나, 코어부와 게이트 산화막의 경계면에 요철이 생겨 전기 저항이 커지거나 하는 문제가 있었다.
본원의 발명자는, 예컨대 하기 특허문헌 1에 도시한 바와 같이, 지금까지의 실험 결과로부터, 웨이퍼의 표면 근방의 산소 농도가 높을수록 실리콘 미씽 현상을 저감할 수 있다고 하는 결론에 이르러, 표면층의 산소 농도가 낮은 에피택셜 웨이퍼 대신에 폴리시드 웨이퍼를 이용하여, 그 표면의 산소 농도를 높이는 것을 시도했다. 표면의 산소 농도를 높이는 수법으로는, 예컨대 하기 특허문헌 2에 나타낸 바와 같이, 산소 함유 분위기 하에서의 급속 승강온 열처리에 의해 웨이퍼의 표면층에 격자간 산소 원자를 도입하는 방법이 알려져 있다.
특허문헌 1 : 국제특허출원 2019/017326호 공보 특허문헌 2 : 일본특허공개 제2013-143504호 공보
특허문헌 1에 기재된 구성에서는, 웨이퍼의 표면층의 산소 농도가 약 1×1018/㎤ 정도인 일반적인 웨이퍼 중에서는 비교적 고산소 농도인 것을 사용함으로써, 실리콘 미씽 현상의 일정한 억제 효과는 확인할 수 있지만, 아직 개량의 여지가 남아 있다. 특허문헌 2에 기재된 방법에 의하면, 웨이퍼 표면으로부터의 산소의 내측 확산에 의해, 표면으로부터 소정 깊이에 산소 농도의 피크가 형성되는 한편, 표면 근방에는 강온 중인 산소의 외측 확산에 따른 산소 농도의 상대적으로 낮은 영역이 형성된다. 일반적으로, 반도체 디바이스는 웨이퍼의 표면층에 형성되기 때문에, 산소의 외측 확산의 영향을 받은 실리콘 미씽 현상에 의해, 삼차원 구조의 디바이스의 제조에 적합하지 않다고 하는 문제가 여전히 남는다.
따라서, 본 발명은, 미세한 삼차원 구조를 갖는 반도체 디바이스의 제조에 적합한 실리콘 웨이퍼, 및, 그 실리콘 웨이퍼의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명에서는,
실리콘으로 이루어진 쵸크랄스키 웨이퍼이며,
벌크층의 산소 농도가 0.5×1018/㎤ 이상이고,
표면으로부터 깊이 300 nm까지의 표면층에서의 산소 농도가 2×1018/㎤ 이상인 실리콘 웨이퍼를 구성했다.
벌크층의 산소 농도를 상기 범위로 하는 것에 의해, 이 격자간 산소에 의해, 웨이퍼 제조 프로세스 및 디바이스 제조 프로세스에서의 슬립 전위의 발생을 방지할 수 있다. 게다가, 표면층의 산소 농도를 상기 범위로 하는 것에 의해, 실리콘 미씽 현상을 효과적으로 억제할 수 있어, 필라나 핀 등의 도괴 등을 방지할 수 있다.
상기 구성에서는, 표면으로부터 깊이 300 nm까지의 표면층에서의 산소 농도를 2.5×1018/㎤ 이상으로 하는 것이 바람직하다.
표면층의 산소 농도를 상기 범위로 하면, 실리콘 미씽 현상의 억제 효과를 한층 더 높일 수 있다.
상기 구성에서는, 표면으로부터 깊이 30 μm까지의 영역에서, 사이즈 15 nm 이상의 보이드 결함의 밀도가 1×106/㎤ 이하이고, 또한, 구형 환산에서의 직경이 15 nm 이상인 산소 석출물의 밀도를 1×106/㎤ 이하로 하는 것이 바람직하다.
상기 사이즈 이상의 보이드 결함의 밀도를 상기 범위로 하면, 이 보이드 결함에 기인하여, 삼차원 입체 구조로 한 필라나 핀 등의 게이트 산화막의 내압 특성이 저하되는 것을 방지할 수 있다. 또한, 상기 직경 이상의 산소 석출물의 밀도를 상기 범위로 하면, 이 산소 석출물로부터의 슬립 전위의 발생에 기인하여 국소적으로 웨이퍼가 변형되어, 삼차원 구조체의 형상 정밀도가 저하되는 것을 방지할 수 있다.
상기 구성에서는, 깊이 100 μm로부터 두께 중심까지의 공공 농도를 1×1012/㎤ 이상으로 하는 것이 바람직하다.
공공 농도를 상기 범위로 하면, 디바이스 제조 프로세스 중에 상기 깊이 영역에 산소 석출물이 형성된다. 이 산소 석출물은, 금속 불순물의 게터링 효과를 갖기 때문에, 디바이스 형성 영역에서의 전기 특성을 향상시킬 수 있다.
상기 구성에서는, 상기 단결정 실리콘의 공공 농도 CV와 격자간 실리콘 원자 농도 CI의 농도차 CV-CI를, -2.0×1012/㎤ 이상, 6.0×1012/㎤ 이하의 범위 내로 하는 것이 바람직하다.
여기서, 농도차 CV-CI가 마이너스일 때에는 격자간 실리콘 원자가 우세하게 잔류하고, 플러스일 때에는 공공이 우세하게 잔류하는 것을 의미한다. 농도차 CV-CI의 범위를 상기와 같이 한정하는, 즉, 일반적으로 무결함 영역이라고 불리는 실리콘 웨이퍼를 이용하면, 격자간 산소 농도를 과포화 상태로 한 웨이퍼 표면 바로 아래의 영역에서, 실리콘 단결정의 육성시에 도입된 Grown-in 결함이 잔류하는 것을 방지할 수 있다. 이 농도차 CV-CI의 값은, 실리콘 단결정의 인상 속도 V와 고액 계면 근방(실리콘의 융점으로부터 약 1350℃까지의 온도 범위)에서의 온도 구배 G의 비 V/G를 제어하는 것에 의해 조절하는 것이 가능하다.
또한, 본 발명에서는,
쵸크랄스키법으로 육성된 단결정 실리콘의 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼에 대하여, 산화성 분위기 하에서, 1315℃ 이상 1375℃ 이하의 범위 내의 최고 온도로 5초 이상 30초 이하간 유지한 후에, 상기 최고 온도로부터 1100℃까지 50℃/초 이상 150℃/초 이하의 냉각 속도로 냉각시키고, 상기 냉각 후에, 산소 농도가 2×1018/㎤ 이상이 되는 깊이까지 표면층을 제거하는 실리콘 웨이퍼의 제조 방법을 구성했다.
상기 온도 범위에서 소정 시간 동안 유지함으로써, 필라나 핀 등의 삼차원 입체 구조에서 실리콘 미씽 현상을 효과적으로 방지할 수 있는 과포화의 격자간 산소(2×1018/㎤ 이상)를 도입할 수 있다. 또한, 상기 냉각 속도의 범위 내에서 냉각시키는 것에 의해, 냉각 중에서의 격자간 산소의 외측 확산을 최대한 억제할 수 있다. 또한, 상기 깊이까지 표면층을 제거하는 것에 의해, 표면의 디바이스 형성 영역에 고산소 영역이 노출되어, 실리콘 미씽 현상의 억제 효과를 확실하게 발휘시킬 수 있다.
상기 구성에서는, 상기 최고 온도를 1325℃ 이상 1350℃ 이하의 범위 내로 하는 것이 바람직하다.
상기 온도 범위로 유지하는 것에 의해, 열응력에 기인하는 슬립을 억제하면서, 실리콘 미씽 현상을 효과적으로 방지할 수 있는 과포화의 격자간 산소를 확실하게 도입할 수 있다.
상기 구성에서는, 상기 산화성 분위기가 산소 분위기이며, 그 산소 분압을 1% 이상 100% 이하의 범위 내로 하는 것이 바람직하다.
산소 분압을 상기 범위 내로 하면, 실리콘 웨이퍼에 격자간 산소를 효과적으로 도입할 수 있다.
상기 구성에서는, 800℃ 이상 1000℃ 이하의 범위 내에서 1시간 이상 4시간 이하의 범위 내에서 열처리를 행하여, 깊이 100 μm로부터 두께 중심까지의 영역 내에, 구형 환산에서의 직경이 15 nm 이상인 산소 석출물을 1×108/㎤ 이상의 밀도로 형성하는 것이 바람직하다.
상기 온도 및 시간의 범위 내에서 열처리를 행하는 것에 의해, 상기 직경 및 밀도의 산소 석출물을 실리콘 웨이퍼 내에 확실하게 도입하여, 금속 불순물의 게터링 효과를 부여할 수 있다.
상기 구성에서는, 상기 산화성 분위기에서의 열처리에 의해, 깊이 100 μm로부터 두께 중심까지의 공공 농도가 1×1012/㎤ 이상이 되도록 공공을 도입하는 것이 바람직하다.
공공 농도를 상기 범위로 하면, 전술한 바와 같이, 디바이스 제조 프로세스 중에 상기 깊이 영역에 산소 석출물이 형성되고, 이 산소 석출물에 의한 금속 불순물의 게터링 효과에 의해, 디바이스 형성 영역에서의 전기 특성을 향상시킬 수 있다.
상기 구성에서는, 상기 단결정 실리콘의 공공 농도 CV와 격자간 실리콘 원자 농도 CI의 농도차 CV-CI가, -2.0×1012/㎤ 이상, 6.0×1012/㎤ 이하의 범위 내가 되도록 공공 및 격자간 실리콘 원자를 도입하는 것이 바람직하다.
상기 단결정 실리콘에서의 공공과 격자간 실리콘의 농도차 CV-CI의 범위를, -2.0×1012/㎤ 이상, 6.0×1012/㎤ 이하로 한정하는 것에 의해, 전술한 바와 같이, 격자간 산소 농도를 과포화 상태로 한 웨이퍼 표면 바로 아래의 영역에서, 실리콘 단결정의 육성시에 도입된 Grown-in 결함이 잔류하는 것을 방지할 수 있다.
상기 본 발명에 의하면, 미세한 삼차원 구조를 갖는 반도체 디바이스의 제조에 적합한 실리콘 웨이퍼, 및, 그 실리콘 웨이퍼의 제조 방법을 제공할 수 있다.
도 1은 본 발명에 따른 실리콘 웨이퍼의 단면 구조를 모식적으로 도시하는 도면.
도 2는 도 1에 도시하는 실리콘 웨이퍼의 산소 농도 프로파일을 도시하는 도면.
도 3은 도 1에 도시하는 실리콘 웨이퍼의 공공 농도 프로파일을 도시하는 도면.
도 4는 급속 승강온 열처리의 종료 후의 산소 농도 프로파일(시뮬레이션 결과)을 도시하는 도면.
도 5는 표층을 연마한 후의 산소 농도 프로파일(시뮬레이션 결과)을 도시하는 도면.
도 6은 산소 농도 프로파일의 시뮬레이션 결과와 실측 결과의 대비를 도시하는 도면.
도 7은 급속 승강온 열처리의 최고 온도와 산소 농도의 관계를 도시하는 도면.
도 8은 급속 승강온 열처리의 최고 온도와 공공 농도의 관계를 도시하는 도면.
본 발명에 따른 실리콘 웨이퍼(이하, 웨이퍼(1)로 칭함)의 단면 구조를 도 1에, 도 1에 도시하는 웨이퍼(1)의 산소 농도 프로파일을 도 2에, 공공 농도 프로파일을 도 3에 각각 도시한다. 이 웨이퍼(1)는, 쵸크랄스키법으로 육성된 단결정 실리콘 잉곳을 슬라이스한 쵸크랄스키 웨이퍼에 대하여 후술하는 소정의 열처리 등을 한 것이며, 주로, 필라나 핀 등의 삼차원 구조가 형성된 반도체 디바이스에 이용된다. 이 웨이퍼(1)는, 표면으로부터 깊이 300 nm까지의 영역인 표면층(2)과, 이 표면층(2)보다 깊은 영역인 벌크층(3)을 갖고 있다. 또, 도 1에서는, 표면으로부터 약 150 μm의 깊이까지의 영역만을 도시하고 있다.
이 쵸크랄스키 웨이퍼는, 쵸크랄스키법으로 육성한 실리콘 잉곳을 슬라이스한 뒤에, 표면 개질을 위한 소정의 열처리를 행한 것이다. 이 실리콘 잉곳은, 육성시에 사용하는 석영 도가니로부터 용출한 산소를 격자간 산소로서 결정 내에 포함하고 있다. 이 격자간 산소는, 상기 열처리에 의해 웨이퍼의 표면으로부터 외측 확산되지만, 표면층(2)에는 소정량의 격자간 산소가 잔류하고 있다. 이와 같이, 표면층(2)에 격자간 산소가 존재하는 점에서, 쵸크랄스키 웨이퍼의 표면에 화학 증착법(CVD법)에 의해 실리콘을 에피택셜 성장시킨, 표면층에 격자간 산소가 거의 존재하지 않는 에피택셜 웨이퍼와 상이하다.
표면층(2)은, 삼차원 구조가 형성되는 디바이스 영역이다. 즉, 디바이스는, 웨이퍼(1)의 표면으로부터 깊이 300 nm의 영역 내에 형성된다. 이 표면층(2)에서의 격자간 산소 농도는, 2×1018/㎤ 이상이 되고, 보다 바람직하게는 2.5×1018/㎤ 이상이 된다. 이 격자간 산소는, 후술하는 바와 같이, 산소 분위기 하에서의 급속 승강온 열처리에 의해 도입된다. 이 산소 농도가 높을수록, 삼차원 구조를 형성할 때의 실리콘 미씽 현상을 저감하는 효과가 높아지지만, 그 농도를 2×1018/㎤ 이상으로 함으로써, 디바이스 형성에 악영향을 미치지 않을 정도의 소정의 저감 효과가 발휘된다. 이 격자간 산소 농도는, 실리콘에서의 산소의 평형 농도(고용도(固溶度))의 상한인 4×1018/㎤까지 높일 수 있다.
벌크층(3)은, 표면층(2)보다 웨이퍼(1)의 두께 방향으로 깊은 영역, 즉, 웨이퍼(1)의 깊이 300 nm보다 더 깊은 영역에 위치한다. 이 벌크층(3)에서의 격자간 산소 농도는 0.5×1018/㎤ 이상이 된다. 이 산소 농도가 높을수록, 웨이퍼 제조 열처리나 디바이스 제조 열처리시에 발생한 슬립 전위를 고착하는 효과가 높아지지만, 그 농도를 0.5×1018/㎤ 이상으로 함으로써, 웨이퍼(1)의 국소적인 변형이 생기지 않을 정도의 소정의 효과가 발휘된다. 한편, 벌크층(3)에서의 격자간 산소 농도는, 1.5×1018/㎤ 이하로 하는 것이 바람직하다. 이와 같이 격자간 산소 농도의 범위를 한정하면, 표면층(2)과 벌크층(3)의 계면 근방에서 산소 석출물의 이상 석출이 억제되어, 래치업 현상 등의 디바이스 특성에 관한 문제를 방지할 수 있다.
웨이퍼(1)의 표면으로부터 깊이 30 μm까지의 영역에서는, 보이드 결함의 밀도가 1×106/㎤ 이하가 된다. 이 보이드 결함은, 실리콘 잉곳의 육성시에 결정 내에 도입된 공공이 응집함으로써 생기는 공동 결함이다. 디바이스의 형성 영역에 보이드 결함이 존재하면, 삼차원 구조체의 게이트 산화막의 내압 특성을 악화시킬 우려가 있다. 이 보이드 결함은, 웨이퍼 제조시의 급속 승강온 열처리의 고온 유지에 따라, 내압 특성에 영향을 미치지 않을 정도로 축소 또는 소멸되지만, 그 일부가 결정 내에 잔존하는 경우가 있다. 급속 승강온 열처리 후의 보이드 결함의 밀도를 상기 범위로 하면, 내압 특성에 대한 보이드 결함의 영향을 최대한 억제할 수 있다. 상기 밀도로 제어되는 보이드 결함의 사이즈는, 예컨대, 5 nm 이상, 혹은, 10 nm 이상과 같이 적절하게 결정할 수 있지만, 특히 15 nm 이상으로 하는 것이 바람직하다.
또한, 웨이퍼(1)의 표면으로부터 깊이 30 μm까지의 영역에서는, 산소 석출물의 밀도가 1×106/㎤ 이하가 된다. 이 산소 석출물은, 벌크층(3)의 깊은 영역(예컨대 수십 μm 이상)에 존재하면, 금속 불순물의 게터링원으로서 유효하게 작용하는 한편, 표면층(2)의 근방에 존재하면, 슬립 전위원이 되어 삼차원 구조체의 형상 정밀도에 악영향을 미치는 경우가 있다. 급속 승강온 열처리 후의 산소 석출물의 밀도를 상기 범위로 하면, 형상 정밀도에 대한 산소 석출물의 영향을 최대한 억제할 수 있다. 상기 밀도로 제어되는 산소 석출물의 사이즈는, 구형 환산에서의 직경을 예컨대 5 nm 이상, 혹은, 10 nm 이상과 같이 적절하게 결정할 수 있지만, 특히 15 nm 이상으로 하는 것이 바람직하다.
이 산소 석출물의 형상은, 구형뿐만 아니라 판형인 경우도 많다. 예컨대, 그 형상을 어스펙트비(두께/대각 길이) β=0.01의 정방형 판형으로 하면, 예컨대, 구형 환산으로 직경 15 nm은 판형 환산으로 대각 길이가 약 56 nm이 되고, 이 약 56 nm 이상의 대각 길이의 판형 산소 석출물의 밀도를 1×106/㎤ 이하로 하면 된다.
벌크층(3)에서는, 깊이 100 μm로부터 웨이퍼(1)의 두께 중심까지의 공공 농도가 1×1012/㎤ 이상이 된다. 공공은, 격자간 산소와의 복합체(공공 산소 복합체 VOX)로서 존재한다고 생각되고 있다. 이 공공(공공 산소 복합체)에 의해 디바이스 제조 프로세스 중의 벌크층(3)에서의 산소 석출물의 형성이 촉진되어, 금속 불순물이 높은 게터링 효과가 확보된다. 이 공공 농도를 5×1012/㎤ 이상으로 하는 것에 의해, 한층 더 높은 게터링 효과를 확보할 수 있다.
이 웨이퍼(1)의 출발 재료가 되는 실리콘 잉곳은 특별히 한정되지 않지만, 여기서는, 공공 농도 CV와 격자간 실리콘 원자 농도 CI의 농도차 CV-CI가, -2.0×1012/㎤ 이상, 6.0×1012/㎤ 이하의 범위 내(뉴트럴 영역)인 실리콘 잉곳이 사용되고 있다. 농도차 CV-CI가 상기 범위인 경우, 결정의 육성시에 보이드 결함이 도입되지 않거나, 또는, 도입되었다 하더라도 그 사이즈가 매우 작아, 급속 승강온 열처리에 의해 보이드 결함이 디바이스 형성 영역에 존재하지 않는 고품질의 웨이퍼(1)를 용이하게 제조할 수 있다.
또, 농도차 CV-CI가, 1.3×1013/㎤ 이상, 5.6×1012/㎤ 이하의 범위 내(V-rich 결정) 또는 3.5×1012/㎤ 이상, 1.1×1013/㎤ 이하의 범위 내(LowCOP 결정)라 하더라도, 급속 승강온 열처리의 최고 온도 및 유지 시간을 적절하게 변경함으로써, 보이드 결함을 소멸시키는 것은 가능하다.
다음으로, 도 1에 도시하는 웨이퍼(1)의 제조 방법에 관해 설명한다. 이 웨이퍼(1)로서, 쵸크랄스키법으로 육성된 단결정 실리콘 잉곳을 슬라이스하여 얻어진 경면 웨이퍼를 이용한다. 우선, 이 경면 웨이퍼에 대하여, 산소 분압 100%의 산소 분위기 하에서 급속 승강온 열처리를 행했다. 이 급속 승강온 열처리의 승온 속도는, 25℃/초 이상, 75℃/초 이하의 범위 내로 하고, 최고 온도에 근접함에 따라서 그 승온 속도를 단계적으로 저하시켰다. 또한, 최고 온도는 1350℃, 최고 온도에서의 유지 시간은 15초, 냉각 속도는 120℃/초로 했다.
이 급속 승강온 열처리의 최고 온도에서의 유지에 따라, 웨이퍼(1)의 표면에 산화막이 형성되고, 이 산화막과 실리콘의 계면으로부터 격자간 산소가 과포화에 도입된다. 이 격자간 산소는, 웨이퍼(1)의 두께 방향 중심을 향해 내측 확산된다. 한편, 웨이퍼(1)의 냉각 중에 격자간 산소는 웨이퍼(1)의 표면을 향해 외측 확산되고, 그 표면 근방의 산소 농도는 저하된다. 그 결과, 도 4에 도시한 바와 같이, 급속 승강온 열처리 후의 산소 농도 프로파일은, 웨이퍼(1)의 표면으로부터 어느 깊이 위치(본 예에서는 약 1 μm)에서 가장 높아지고, 웨이퍼(1)의 두께 방향 중심으로 향할수록, 혹은, 표면으로 향할수록 저하되는 분포를 나타낸다.
다음으로, 산소 농도가 2×1018/㎤ 이상이 되는 깊이까지, 웨이퍼(1)의 표면을 연마에 의해 제거했다. 이것에 의해, 도 5에 도시한 바와 같이, 급속 승강온 열처리에 의해 도입된 고산소 농도의 영역이 표면으로부터 깊이 300 nm까지의 범위에 형성된다. 이 산소 농도가 높을수록, 삼차원 구조를 형성할 때의 실리콘 미씽 현상을 저감하는 효과가 높아지고, 특히 이 산소 농도를 2.5×1018/㎤ 이상으로 하는 것에 의해 높은 저감 효과가 발휘된다. 이 산소 농도는, 급속 승강온 열처리의 최고 온도가 높을수록, 최고 온도에서의 유지 시간이 길수록, 또는, 냉각 속도가 클수록 높아지는 경향이 있다.
상기에서는, 열처리시의 산소 농도 등의 분포를 시뮬레이션에 의해 도출했지만(도 2∼도 5 참조), 그 산소 농도 시뮬레이션의 정밀도를 검증했다. 도 6에 도시한 바와 같이, 이 시뮬레이션 결과와 SIMS(Secondary Ion Mass Spectroscopy)에 의한 산소 농도의 실측 결과를 비교한 바, 시뮬레이션 결과와 실측 결과는 거의 일치하여, 시뮬레이션에 의해 실측 결과를 정밀하게 예측할 수 있는 것을 확인할 수 있었다.
급속 승강온 열처리를 행한 후의 산소 농도의 피크값, 및, 공공 농도의 피크값과 급속 승강온 열처리에서의 최고 온도의 관계를 도 7 및 도 8에 도시한다. 각 데이터값의 검정색 원이 산소 농도 1.1×1018/㎤에, 에러바의 하단이 산소 농도 0.5×1018/㎤에, 에러바의 상단이 산소 농도 1.5×1018/㎤에 각각 대응하고 있다. 이 최고 온도가 1315℃ 이상, 1375℃ 이하의 온도 범위 내에서, 벌크층(3)의 산소 농도에 상관없이, 실리콘 미씽 현상의 억제에 효과적인 산소 농도(2×1018/㎤ 이상), 및, 공공 농도(1×1012/㎤ 이상)를 달성할 수 있었다. 이 최고 온도가 1315℃를 하회하면 충분한 산소 농도 및 공공 농도를 확보할 수 없고, 1375℃를 넘으면 슬립의 문제가 현저해질 우려가 있다. 또한, 이 최고 온도를 1325℃ 이상, 1350℃ 이하로 하는 것에 의해, 산소 농도 및 공공 농도를 확실하게 상기 농도 범위 내로 할 수 있고 슬립의 발생을 확실하게 억제할 수 있다.
급속 승강온 열처리에서의 산화성 분위기를 산소 분위기로 하는 경우, 산소 분압을 100%로 하는 것이 웨이퍼(1)에 대한 격자간 산소의 도입 효율의 점에서 바람직하지만, 1% 이상 100% 이하의 범위 내에서 적절하게 변경할 수 있다. 또, 산화성 분위기는 산소 분위기에 한정되지 않고, 웨이퍼(1)에 격자간 산소를 도입할 수 있는 한 변경할 수 있다.
또한, 급속 승강온 열처리를 행한 뒤에 표면을 제거한 웨이퍼(1)에 대하여, 아르곤 분위기 하에서 800℃ 1시간의 열처리를 행했다. 이 열처리에 의해, 웨이퍼(1)의 깊이 100 μm로부터 두께 중심까지의 영역 내에, 구형 환산에서의 직경이 15 nm 이상인 산소 석출물이 1×108/㎤ 이상의 밀도로 도입된다. 이것에 의해, 산소 석출물을 웨이퍼 내에 확실하게 도입하여, 금속 불순물의 게터링 효과를 부여할 수 있다. 이 산소 석출물의 형성은, 급속 승강온 열처리에 의해 웨이퍼(1) 내에 도입된 공공(공공 산소 복합체)에 의해 촉진되는 것을 알고 있고, 이 산소 석출물의 형성 영역은, 공공 농도(공공 산소 복합체 농도)가 1×1012/㎤ 이상인 영역에 대응하고 있다.
이 열처리의 온도는, 급속 승강온 열처리에 의해 도입된 공공(공공 산소 복합체)에 거의 영향을 미치지 않는, 800℃ 이상 1000℃ 이하의 온도 범위 내, 1시간 이상 4시간 이하의 시간 범위 내에서 행하는 것이 바람직하다.
이 웨이퍼(1)의 제조 방법에서 출발 재료가 되는 실리콘 잉곳은 특별히 한정되지 않지만, 여기서는, 공공 농도 CV와 격자간 실리콘 원자 농도 CI의 농도차 CV-CI가, -2.0×1012/㎤ 이상, 6.0×1012/㎤ 이하의 범위 내(뉴트럴 영역)인 쵸크랄스키법으로 육성된 단결정 실리콘 잉곳이 사용되고 있다. 농도차 CV-CI를 상기 범위 내로 한정하는 것에 의해, 급속 승강온 열처리에 의해 보이드 결함이 디바이스 형성 영역에 존재하지 않는 고품질의 웨이퍼(1)를 용이하게 제조할 수 있다.
상기에서 설명한 웨이퍼(1) 및 그 제조 방법은 어디까지나 예시이며, 미세한 삼차원 구조를 갖는 반도체 디바이스의 제조에 적합한 실리콘 웨이퍼(1), 및, 그 실리콘 웨이퍼(1)의 제조 방법을 제공하는 본 발명의 과제를 해결할 수 있는 한, 그 구성을 변경할 수도 있다.
1 : 실리콘 웨이퍼(웨이퍼)
2 : 표면층
3 : 벌크층

Claims (11)

  1. 실리콘 웨이퍼에 있어서,
    실리콘으로 이루어진 쵸크랄스키 웨이퍼(1)이며,
    벌크층(3)의 산소 농도가 0.5×1018/㎤ 이상이고,
    표면으로부터 깊이 300 nm까지의 표면층(2)에서의 산소 농도가 2×1018/㎤ 이상인 실리콘 웨이퍼.
  2. 제1항에 있어서,
    표면으로부터 깊이 300 nm까지의 표면층(2)에서의 산소 농도가 2.5×1018/㎤ 이상인 실리콘 웨이퍼.
  3. 제1항 또는 제2항에 있어서,
    표면으로부터 깊이 30 μm까지의 영역에서, 사이즈 15 nm 이상의 보이드 결함의 밀도가 1×106/㎤ 이하이고, 또한, 구형 환산에서의 직경이 15 nm 이상인 산소 석출물의 밀도가 1×106/㎤ 이하인 실리콘 웨이퍼.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    깊이 100 μm로부터 두께 중심까지의 공공(空孔) 농도가 1×1012/㎤ 이상인 실리콘 웨이퍼.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    단결정 실리콘의 공공 농도 CV와 격자간 실리콘 원자 농도 CI의 농도차 CV-CI가, -2.0×1012/㎤ 이상, 6.0×1012/㎤ 이하의 범위 내인 실리콘 웨이퍼.
  6. 쵸크랄스키법으로 육성된 단결정 실리콘의 잉곳을 슬라이스하여 얻어진 실리콘 웨이퍼(1)에 대하여, 산화성 분위기 하에서, 1315℃ 이상 1375℃ 이하의 범위 내의 최고 온도로 5초 이상 30초 이하간 유지한 후에, 상기 최고 온도로부터 1100℃까지 50℃/초 이상 150℃/초 이하의 냉각 속도로 냉각시키고, 상기 냉각 후에, 산소 농도가 2×1018/㎤ 이상이 되는 깊이까지 표면층(2)을 제거하는 실리콘 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 최고 온도가 1325℃ 이상 1350℃ 이하의 범위 내인 실리콘 웨이퍼의 제조 방법.
  8. 제6항 또는 제7항에 있어서,
    상기 산화성 분위기가 산소 분위기이고, 그 산소 분압이 1% 이상 100% 이하의 범위 내인 실리콘 웨이퍼의 제조 방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    800℃ 이상 1000℃ 이하의 범위 내에서 1시간 이상 4시간 이하의 범위 내에서 열처리를 행하여, 깊이 100 μm로부터 두께 중심까지의 영역 내에, 구형 환산에서의 직경이 15 nm 이상인 산소 석출물을 1×108/㎤ 이상의 밀도로 형성한 실리콘 웨이퍼의 제조 방법.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서,
    상기 산화성 분위기에서의 열처리에 의해, 깊이 100 μm로부터 두께 중심까지의 공공 농도가 1×1012/㎤ 이상이 되도록 공공을 도입하는 실리콘 웨이퍼의 제조 방법.
  11. 제6항 내지 제10항 중 어느 한 항에 있어서,
    상기 단결정 실리콘의 공공 농도 CV와 격자간 실리콘 원자 농도 CI의 농도차 CV-CI가, -2.0×1012/㎤ 이상, 6.0×1012/㎤ 이하의 범위 내가 되도록 공공 및 격자간 실리콘 원자를 도입하는 실리콘 웨이퍼의 제조 방법.
KR1020227045493A 2020-06-24 2021-06-14 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법 KR20230015460A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-108627 2020-06-24
JP2020108627A JP7090295B2 (ja) 2020-06-24 2020-06-24 シリコンウェーハ、及び、シリコンウェーハの製造方法
PCT/JP2021/022485 WO2021261309A1 (ja) 2020-06-24 2021-06-14 シリコンウェーハ、及び、シリコンウェーハの製造方法

Publications (1)

Publication Number Publication Date
KR20230015460A true KR20230015460A (ko) 2023-01-31

Family

ID=79281126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227045493A KR20230015460A (ko) 2020-06-24 2021-06-14 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법

Country Status (5)

Country Link
US (1) US20230243062A1 (ko)
JP (1) JP7090295B2 (ko)
KR (1) KR20230015460A (ko)
TW (1) TWI809428B (ko)
WO (1) WO2021261309A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130143504A (ko) 2012-06-21 2013-12-31 훼어촤일드 세미컨덕터 코포레이션 스위칭 회로 및 컨트롤러 회로
KR20190017326A (ko) 2017-08-11 2019-02-20 현대자동차주식회사 배터리 관리 장치, 그를 가지는 차량 및 그 제어 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP2010040587A (ja) 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP5572091B2 (ja) 2008-08-08 2014-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
JP5621791B2 (ja) 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP5885305B2 (ja) 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP6716344B2 (ja) 2016-06-01 2020-07-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130143504A (ko) 2012-06-21 2013-12-31 훼어촤일드 세미컨덕터 코포레이션 스위칭 회로 및 컨트롤러 회로
KR20190017326A (ko) 2017-08-11 2019-02-20 현대자동차주식회사 배터리 관리 장치, 그를 가지는 차량 및 그 제어 방법

Also Published As

Publication number Publication date
TWI809428B (zh) 2023-07-21
US20230243062A1 (en) 2023-08-03
JP7090295B2 (ja) 2022-06-24
TW202217093A (zh) 2022-05-01
JP2022006418A (ja) 2022-01-13
WO2021261309A1 (ja) 2021-12-30

Similar Documents

Publication Publication Date Title
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
JP6237848B2 (ja) エピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板の製造方法及びエピタキシャル炭化珪素ウエハ用炭化珪素単結晶基板
JP6115651B2 (ja) シリコンウェーハの製造方法
JP6044660B2 (ja) シリコンウェーハの製造方法
JPH0684925A (ja) 半導体基板およびその処理方法
JP2009021623A (ja) シリコンウェーハの製造方法
KR20070112261A (ko) 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼
US10211066B2 (en) Silicon epitaxial wafer and method of producing same
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
US10861990B2 (en) Epitaxial silicon wafer
JP2010003899A (ja) シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
TW201245516A (en) Method of manufacturing silicon substrate and silicon substrate
JPH10229093A (ja) シリコンエピタキシャルウェーハの製造方法
KR20230015460A (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
JPH0636979A (ja) 半導体装置
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
KR20220029585A (ko) 탄소도프 실리콘 단결정 웨이퍼 및 그의 제조방법
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP7519784B2 (ja) シリコンウェーハの製造方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2024090466A (ja) シリコンウェーハの製造方法
JPH0897220A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2021130577A (ja) 半導体シリコンウェーハの製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal