KR20130143504A - 스위칭 회로 및 컨트롤러 회로 - Google Patents

Abstract

고전력 스위칭 회로들 및 컨트롤러 회로들에 대한 새로운 설계들이 제공된다. 주 실리콘 바이폴라 스위치는 광 대역간극 물질로 구성된 스너버 스위치에 병렬로 연결된다. 스위칭 손실을 최소화하고 안전한 동작 영역 제한들을 우회하기 위하여, 스너버 스위치는 주 실리콘 스위치의 턴-온 및/또는 턴-오프 동안 활성화된다.

Description

스위칭 회로 및 컨트롤러 회로{Switching circuit and controller circuit}

본 발명은 전력 소자들, 스위칭 회로들 및 컨트롤러 회로들 분야에 관한 것이고, 특히 고전력 고전압 어플리케이션용에 관한 것이다. 전력 소자들은 적어도 600 볼트의 차단 전압까지 동작할 수 있고, 온-상태 조건들 하에서 적어도 근사적으로 10 암페어(10 A)의 정격을 가질 수 있다. 특히, 본 발명은 고전압 고전력 스위치들(및 다이오드들)에서 온-상태 및 스위칭 손실들의 최소화에 관한 것이다.

절연-게이트 바이폴라 트랜지스터들(IGBTs), 바이폴라 접합 트랜지스터들(BJTs), 또는 게이트 턴-오프 사이리스터(GTOs)나 금속-산화물-반도체(MOS) 제어 사이리스터들(MCTs)처럼 사이리스터들과 같은 실리콘계 바이폴라 전력 스위칭 소자들은 전도도 변조에 기인하는 높은 차단 전압들 및 낮은 직류(DC) 전력 손실들을 가진다. 실리콘(Si) 바이폴라 소자들은 일반적으로 고전압 고전력 변환 회로들용으로 선호되는 기술이며, 상기 회로들은 근사적으로 600 V 또는 그보다 높은 차단 전압들을 갖는 전력 스위치들을 요구한다.

그러나, Si 바이폴라 전력 소자들의 스위칭 손실들은 비교적 높다. 저장된 소수 캐리어 전하의 추출이 높은 전압 조건들 하에서 발생하기 때문에, Si 바이폴라 소자들의 턴-오프 손실은 높다. 전체 소자 두께가 턴-온 시 소수 캐리어들로 넘쳐나는데 걸리는 시간에 기인하여, 턴-온 손실 또한 상당하다. 더욱이, 그러한 소자들에서 고밀도 캐리어 플라즈마는 애벌랜치 증식작용(avalanche multiplication)에 기인한 높은 전계의 조건들 하에서 흔히 불안정하다.

일반적으로, 실리콘 바이폴라 소자들에서 과잉 스위칭 손실들을 방지하는 것뿐만 아니라, 동시적인 고전류 고전압 동작에 기인하는 불안정으로부터 그 소자들을 보호하는 것은 유리할 것이다.

이에 따라, 반도체 소자들과 회로들 및 전술한 결점들의 일부를 해소하거나 적어도 완화시킬 그것들의 컨트롤러 회로들에 대한 새로운 설계들을 제공할 필요성이 있다.

본 발명의 목적은 선행기술의 전술한 결점들의 적어도 일부를 해소하고, 선행기술 대비 개선되고 대안적인 (고전압) 실리콘계 스위칭 회로들 및 소자들을 제공하는 것이다.

특히, 본 발명의 적어도 일부 실시예들의 일목적은 고전력 고전압 실리콘 바이폴라 스위칭 소자들에서 스위칭 손실들을 경감시키는 것이다.

본 발명의 적어도 일부 실시예들의 다른 목적은 실리콘 바이폴라 소자가 동시적인 고전류 고전압 동작에 기인하는 불안정을 방지하는 것이다.

본 발명의 이러한 목적들 및 다른 목적들은 독립항들에 정의된 바와 같은 스위칭 회로 및 컨트롤러 회로에 의하여 적어도 부분적으로 달성될 수 있다. 바람직한 실시예들은 종속항들에서 정의된다.

본 발명의 첫번째 측면에 따라서, 스위칭 회로가 제공된다. 스위칭 회로는 제1 실리콘계 스위칭 소자(이하에서, 주 스위치 또는 가동 스위칭 소자라고도 칭한다) 및 (아래에서 더 설명되는 바와 같이, 실리콘 카바이드 또는 III족 질화물과 같은) 광 대역간극(wide bandgap) 반도체 물질을 포함하는 제2 스위칭 소자(이하에서 스너버(snubber) 또는 스너버 스위치라고도 칭한다)를 포함한다. 제1 스위칭 소자 및 제2 스위칭 소자는 병렬 연결된다.

본 발명의 본 실시예는 실리콘(Si) 바이폴라 스위치들과 같은 실리콘계 스위칭 소자들에서 높은 스위칭 손실들 및 캐리어 플라즈마 불안정들을 극복하는 수단들을 제공하는데 유리하다. 스위칭 회로 또는 소자는 병렬 연결된 제1 및 제2 스위칭 소자들을 포함하고, 복합 스위치로 칭할 수 있다.

제1 스위칭 소자는 주 실리콘 바이폴라 스위치로 칭할 수 있고, 제2 스위칭 소자는, 예컨대 실리콘 카바이드를 포함하는 (제1 스위칭 소자의 스위칭 속도와 비교하여) 빠른 스너버 스위치일 수 있다. 스너버 스위치는 주 바이폴라 스위치의 높은 콜렉터 전위를 낮은 값으로 클램핑(clamping)하기 위하여 적어도 주 스위치의 턴-오프 동안 활성화(즉, 턴-온)될 수 있다.

아래에서 더 설명되는 바와 같이, 스너버 스위치도 주 스위치의 턴-온 동안 활성화될 수 있다.

제2 스위칭 소자(스너버 스위치) 및 특히 그 스너빙(snubbing) 효과를 통해서, 비록 제1 스위칭 소자가, 예컨대 고전압 공급에 따른 높은 전류들을 스위칭 하는데 있어서 턴-온 및 턴-오프 동안의 피크 전력 소실에 따른 손상을 겪을 수 있음에도 불구하고, 결과적인 스위칭 회로는 그러한 피크 전력 소실에 따른 손상을 덜 겪게 된다.

일 구성에 따라, 제1 스위칭 소자(또는 주 Si 바이폴라 스위치)의 출력 단자는 제2 스위칭 소자(또는 스너버 스위치)의 출력 단자와 전기적으로 연결되고, 제1 스위칭 소자(또는 주 Si 바이폴라 스위치)의 입력 단자는 제2 스위칭 소자(또는 스너버 스위치)의 입력 단자와 전기적으로 연결된다. 이러한 입출력 단자들은 스위칭 회로의 스위칭 동작을 구현하기 위해 제1 및 제2 스위칭 소자에 동작 전압을 인가하는데 사용된다. 즉, 제1 스위칭 소자의 주된 전류 경로는 제2 스위칭 소자의 주된 전류 경로와 병렬 연결된다.

스너버 스위치용 광 대역간극 반도체 물질들에 대해서, 실리콘 바이폴라 소자들로서 이용 가능한 것보다 훨씬 더 빠른 고전압 스위칭이 SiC 또는 III족 질화물들과 같은 광 대역간극(WBG) 반도체 물질들을 활용하여 달성될 수 있다. 그러한 물질들은 Si보다 더 광 대역간극을 가지고, 예컨대 그 물질들의 극히 높은 항복 전계(breakdown field)에 기인하여 실리콘보다 나은 중요한 이점들을 제공하며, 실리콘 카바이드 및 III 족 질화물들 모두에 대하여 상기 항복 전계는 실리콘에서의 항복 전계보다 근사적으로 10배 더 높다.

WBG 반도체 물질들 중 2개 형태들은 본 발명의 실시예들에 따라 고전압 고전력 소자들의 제작을 위하여 구상된다. WBG 반도체 물질들 중 제1 그룹은 실리콘 카바이드 SiC의 육방형 폴리타입(hexagonal polytype)들(결정 변형)에 의해 대표된다. 그러한 폴리타입들 중 4H SiC 폴리타입은 높은 전자 운동성 및 높은 항복 전계의 가장 유리한 조합을 나타내기 때문에, 고전력 고전압 스위칭 회로들의 제작을 위해 선호된다. 전력 소자 어플리케이션용 WBG 반도체 물질들의 제2 그룹은 질화 갈륨(GaN), 및 질화 알루미늄(AlN), 질화 인듐(InN) 또는 AlN과 InN 모두와의 그 합금들에 의해 대표된다. GaN계 합금들은 이하에서 AlGaInN으로 칭한다.

이하에서, 그 유리한 특징들 및/또는 고전압 고전력 소자 어플리케이션들을 위한 가용 결정 크기 및 품질 때문에, 4H-SiC 및 AlGaInN이 WGB 물질들로서 예로 들어 구상된다. 고전압 고전력 소자 어플리케이션들을 위해 동일한 이점들을 제공하는 다른 WBG 반도체 물질들이 구상될 수 있는 점은 이해될 것이다.

광 대역간극 반도체 물질의 내전압 영역은 실리콘에서의 내전압 영역보다 10배 더 얇을 수 있다(또는, 측면 소자 설계에서 더 짧은 것일 수 있다). 게다가, 광 대역간극 물질 소자에서 내전압 영역의 다수 캐리어 전하는 실리콘에서 내전압 영역의 다수 캐리어 전하보다 근사적으로 10배 더 높을 수 있다. 그러므로, 내전압 층의 전도도는 같은 영역과 같은 정격 전압의 다수 캐리어 실리콘 소자의 전도도보다 100배 더 높을 수 있다.

가용 칩들이 실리콘에 따른 칩보다 훨씬 작기 때문에, 비록 WBG 스위칭 기술들에서 이용 가능한 최대 전력 수준들이 실리콘과 비교하여 낮을지라도, 특히 WBG 물질들에서 결함들(예를 들면, “치명적 결함들(killer defects)”)의 밀도가 대면적 소자들에서 엄청나게 높기 때문에, 매우 높은 스위칭 속도가 WBG 물질들을 활용하여 파워 스위칭 소자들에서 달성될 수 있다. 실리콘 카바이드의 경우, 빠른 고전력 스위칭은 바이폴라 접합 트랜지스터들(BJTs), 수직 MOSFET들 및 수직 JFET들에 대해서 달성될 수 있다. 전력 AlGaInN 소자들은 측방형(lateral type) 이종접합(heterojunction) FET 설계의 다른 변종들에 기초할 수 있다. 본 출원에서, 고전압 어플리케이션들의 더 낮은 경계는 근사적으로 1000 볼트인 것으로 정의될 수 있다.

본 발명의 실시예들에서, 스너버 스위치의 칩 크기 및 정격 전류는, 펄스 동작 조건들 하에서 스너버 스위치의 온-상태 전압 강하가 근사적으로 주 스위치의 정격 전류에서 주 스위치의 온-상태 전압 강하의 1.5에서 10배 사이라는 조건에서, 상기 주 스위치의 정격 전류와 같은 온-상태 전류로 유지되도록 선택될 수 있다.

본 발명의 제2 측면에 따라, 컨트롤러 회로가 제공된다. 컨트롤러 회로는 본 발명의 제1 측면에 따라 정의되거나 이하에서 기술된 실시예들 중 임의의 것으로 정의되는 스위칭 회로와 연결 가능하다. 컨트롤러 회로는 주 스위치(즉, 제1 스위칭 소자)의 턴-온 및/또는 턴-오프 동안 제2 스위칭 소자를 활성화하도록 구성된다.

컨트롤러 회로는 동일 칩 내에 또는 단독형 회로 부품들로서 드라이버 단들을 포함할 수 있다.

턴-온 및 턴-오프 횟수들에 대응하는 양 과도상태들 동안 단자 바이어스가 온-상태 스너버 스위치에 의해 클램핑되기 때문에, 주 스위치의 턴-온 및 턴-오프 모두는 낮은 단자 전압의 조건하에서 진행될 수 있다. 소실된 전력은 전류와 전압의 곱이기 때문에, 주 스위치에서의 스위칭 손실은 감소된다(그리고 바람직하게는 최소화된다). 스너버 스위치의 스위칭 손실들은 WBG 스위치들에 내재된 그 빠른 턴-온 및 턴-오프에 기인하여 낮을 수 있다.

스너버 스위치는 복합 스위치의 총 턴-온 시간의 (작은) 일부 동안만 동작할 수 있다. 스너버 스위치의 펄스 동작은 WBG 소자들에 내재된 열적 한계들을 해소한다. WBG 스너버에서의 전류 밀도는 스위치 모드 파워 변환기에서 WBG 스위치의 단독형 동작에서 이용 가능한 것보다 훨씬 높게 선택될 수 있다.

본 발명의 실시예들에 따른 복합 스위치는 단독형 바이폴라 실리콘 및 WBG 부품들 보다 나은 몇몇 이점들을 가진다. 예를 들면, 턴-온은 영 전압 근처 조건들 하에서 발생할 수 있기 때문에 주 실리콘계 전력 스위치의 스위칭 손실들은 감소하는 반면, 턴-오프는 제로 전류 근처 조건들 하에서 발생할 수 있다.

고밀도 캐리어 플라즈마가 더 이상 높은 전계로 노출되지 않기 때문에 실리콘 스위치의 안전 동작 영역(safe operation area; SOA)에 대한 종래의 제약들이 완화된 점에서 본 발명의 실시예들은 유리하다. 결과적으로, SOA 제약들로 인해 다르게는 수용될 수 없을 낮은 온-상태 저항을 달성하기 위한 바이폴라 스위치 설계를 최적화하거나 적어도 개선하는 것이 가능하다. 주 스위치의 온-상태 DC 손실들은 또한 결과적으로 감소된다.

더불어, WBG 스너버 스위치에서 이용 가능한 전류 수준들은 단독형 스위칭 소자로서의 동일한 WBG 스위치를 사용하여 이용 가능한 전류들보다 더 높다. 그러한 더 높은 전류들은 WBG 스너버 스위치의 상승된 온-상태 전압을 초래한다. 그러나, 스너버 스위치의 총 온-상태 시간은 주 스위치의 온-상태 시간보다 훨씬 짧을 수 있고, 이에 따라 스너버에서의 증가된 전압 강하는 총 에너지 손실에 실질적으로 영향을 미치지 않는다.

한편, 복합 스위치의 WBG 부품은 WBG 파워 스위치만을 사용한 종래의 파워 변환기 설계에서 요구되는 칩 사이즈 보다 훨씬 작은 칩 사이즈를 사용할 수 있다. WBG 부품의 크기가 감소된 경제적인 측면에 대한 개선뿐만 아니라, 제한된 칩 크기에 기인하여 WBG 기술의 현상태에서 이용 가능하지 않은 고전력 전기 변환 시스템들의 구축이 가능하게 된 점에서 본 발명의 실시예들은 유리하다.

스위칭 회로의 부품들 및 소자들의 제어를 위하여, 컨트롤러 회로는 적어도 하나의 감지 프로브를 구비할 수 있다. 예를 들면, 전류 감지가 적시에 부하에서 단락 회로 조건들을 탐지하기 위해 제공될 수 있다. 일 실시예에 따라, 주 스위치는 실리콘 BJT 또는 실리콘 절연-게이트 바이폴라 트랜지스터(IGBT)일 수 있다.

다른 실시예에 따라, 스너버 스위치는 SiC 바이폴라 접합 트랜지스터(BJT), SiC 접합 전계-효과 트랜지스터(JFET), SiC 금속 반도체 전계-효과 트랜지스터(MESFET), SiC 금속-산화물-반도체 전계-효과 트랜지스터(MOSFET) 및 SiC 절연-게이트 바이폴라 트랜지스터(IGBT) 중 적어도 하나를 포함할 수 있다.

다른 실시예에 따라, 스너버 스위치는 (트랜지스터들에 채용된 AlGaInN 조성물들은 2원소 또는 3원소 합금의 지배적인 요소로서 GaN을 가지기 때문에) GaN계 이종접합 전계-효과 트랜지스터라고도 칭할 수 있는 AlGaInN 이종접합 전계 효과 트랜지스터일 수 있다.

일실시예에 따라, 스너버 스위치는 (정상전도상태(normally on)) WBG 전계-효과 트랜지스터 및 제2 (저전압) (정상차단상태(normally off)) 실리콘계 부품을 포함하는 캐스코드(cascode) 회로를 포함할 수 있다. 특히, 제2 부품은 저전압 정상차단상태 MOSFET일 수 있다. 정상차단상태인 부품의 직렬 연결은 고전력 어플리케이션들에 유리한 추가적인 안전성 특징들을 제공한다.

일실시예에 따라, 저전압 실리콘 MOSFET은 제너 다이오드에 의해 클램핑된 드레인 단자들 및 소스 단자를 포함한다.

일실시예에 따라, 제1 스위칭 소자는 제1 칩에 구현될 수 있고 제2 스위칭 소자는 제2 칩에 구현될 수 있으며, 상기 칩들은 단일 패키지에 혼성 조립체로서 배열될 수 있다. 다시 말해서, 혼성 패키징된 부품들은 스너버 스위치를 갖는 칩 및 주 스위치를 갖는 칩을 포함하도록 제공될 수 있고, 상기 2개의 칩들은 혼성 조립체로서 병렬 연결될 수 있다. 패키지는 스위치들의 양극(anode)들 및 음극(cathode)들을 연결하기 위한 2개의 리드(lead)들 뿐만 아니라 제어 전극들을 위한 2개의 리드들을 구비할 수 있다. 이 경우, 제어 전극은 스위치가 전압 제어인 경우 게이트를 나타내거나 스위치가 BJT인 경우 베이스를 나타내는 포괄적인 이름이다.

일실시예에 따라, 스너버 스위치를 갖는 칩 및 주 스위치를 갖는 칩을 포함하는 혼성 부품이 제공될 수 있고, 상기 2개 칩들은 병렬로 연결될 수 있다. 더불어, 혼성 부품은 역병렬 정류기 다이오드를 포함할 수 있다. 그러나, 역병렬 다이오드 연결은 스위치 온-상태 전류의 방향과 반대인 온-상태 다이오드 전류의 방향으로서 병렬 회로 연결을 의미한다. 3개 소자들(제1 스위칭 소자, 제2 스위칭 소자 및 역병렬 다이오드)은 혼성 조립체로서 단일 물리적 패키지에 패키징될 수 있다. 패키지는 스위치들의 양극들 및 음극들의 연결을 위한 2개 리드들뿐만 아니라 제어 전극들의 연결을 위한 2개 리드들을 구비할 수 있다.

일실시예에 따라, 선행하는 실시예들 중 어느 하나에서 정의된 것과 같은 소자를 적어도 2개 포함하는 스위칭 시스템이 제공된다. 예를 들면, 6개의 동일한 회로들은 혼성 조립체로서 하나의 모듈에 공동-패키징될 수 있다. 스위칭 회로들 각각은 선행하는 실시예들에서 정의된 바와 같이, 서로 병렬로 연결된 주 실리콘 바이폴라 스위치 및 스너버 스위치를 포함할 수 있고, 역병렬 연결된 정류기 다이오드를 선택적으로 포함할 수 있다. 패키지는 스위치들의 양극들 및 음극들의 연결을 위한 리드들뿐만 아니라 6개 회로들 각각에 대한 제어 전극들의 연결을 위한 리드들을 구비할 수 있다.

본 발명의 제2 측면에서 정의된 것과 같은 컨트롤러 회로를 보다 자세히 주목하면, 일실시예에 따라 컨트롤러 회로는 적어도 제1 스위칭 소자에서 소수 캐리어들 수명의 1 내지 수 배에 대응하는 구간 동안 제2 스위칭 소자를 활성화하도록 구성될 수 있다.

일실시예에 따라, 컨트롤러 회로는 제1 스위칭 소자의 턴-온시, 제1 스위칭 소자의 턴-온 구간의 적어도 4분의 1시간에 계속되는 구간 동안, 바람직하게는 동일한 구간 동안, 제2 스위칭 소자를 활성화하도록 구성될 수 있다. 본 실시예는 제1 스위칭 소자의 온-상태 전압의 오버슈트를 피하기 위하여, 컨트롤러 회로가 제1 스위칭 소자에서 캐리어들의 주입을 위해 요구되는 시간 동안 제2 스위칭 소자를 활성화하도록 구성될 수 있는 점에서 유리하다.

일실시예에 따라, 컨트롤러 회로는 제1 스위칭 소자의 접합 온도가 상승함에 따라 제2 스위칭 소자의 턴-온 구간의 지속시간을 증가시키도록 구성될 수 있다.

컨트롤러 회로는 유리하게도 스위칭 소자들 중 임의의 것에 대하여 과잉 순방향 강하에 대한 조건들을 탐지하도록 구성될 수 있는 것은 이해될 것이다. 피드백 루프는 스위칭 회로 및 컨트롤러 회로 사이에 제공될 수 있다. 추가적인 측면에 따라, 스위치-모드 전력 변환 소자가 제공된다. 스위치-모드 전력 변환 소자는 선행하는 실시예들 중 어느 하나에서 정의된 것과 같은 스위칭 회로 또는 스위칭 시스템 및 선행하는 실시예들 중 어느 하나에서 정의된 것과 같은 컨트롤러 회로를 포함한다.

본 발명의 추가적인 목적들, 특징들 및 이점들은 이하 상세한 개시내용, 도면들 및 첨부된 청구항들을 검토하면 명백해질 것이다. 더욱이, 본 발명의 다른 특징들은 이하에서 기술된 것들과 다른 실시예들을 만들어내기 위해 조합될 수 있음은 이해될 것이다.

본 발명의 상기 특징들 및 이점들뿐만 아니라 추가적인 목적들은 첨부된 도면들을 참조하여 이하에서 본 발명의 바람직한 실시예들에 대한 도해적이고 비제한적인 상세한 기술을 통해서 더 잘 이해될 것이다.
도 1은 일실시예에 따라 스위칭 회로의 개략적인 도면을 도시한다.
도 2는 본 발명의 일실시예에 따라 스위칭 회로에 대한 턴-온 및 턴-오프 시퀀스를 도시한다.
도 3은 본 발명의 일실시예에 따라 스위칭 회로에서 저장된 소수 캐리어 전하의 수준을 시간의 함수로서 도해한 그래프이다.
도 4는 일실시예에 따라 스너버 스위치의 캐스코드 연결을 포함하는 복합 스위치 설계를 나타내는 회로를 도시한다.
도 5는 일실시예에 따라 역병렬 정류기 다이오드를 구비하는 복합 스위치를 포함하는 회로를 도시한다.
모든 도면들은 개략적이며 스케일에 맞지 않을 수 있고, 일반적으로 발명을 설명하기 위하여 필요한 부분들만을 도시하고 다른 부분들은 생략되거나 단지 제안된다.

도 1을 참조하면, 예시적인 일실시예에 따른 스위칭 회로의 개략적인 도면이 도시된다.

도 1은 주 스위치로서 역할 하는 제1 스위칭 소자(110) 및 스너버로서 역할 하는 제2 스위칭 소자(120)를 포함하는 스위칭 회로(100)를 도시한다. 본 예시에서, 스너버 스위치(120)는 고속 스위치이며, SiC BJT일 수 있다. 하지만, 스너버 스위치(120)는 스너버 스위치의 스위칭이 매우 빠르게 하는 그러한 SiC를 바람직하게는 포함하는 JFET, MESFET, MOSFET 또는 IGBT일 수도 있다. 실제로, SiC는 SiC 전력 소자들에서 매우 얇은 드리프트 영역들을 초래하는 높은 항복 전계를 제공한다. 게다가, SiC 소자들에 대하여 안전한 동작 영역 (SOA, 즉 높은 전계 조건들하에서 플라즈마 불안정성으로부터 자유로운 영역)이 극히 넓고, 대부분의 경우들에서 턴-온 및 턴-오프 조건들하에서 SiC 소자의 안정성에 대해 우려를 불식시킨다(또는 적어도 현저하게 감소시킨다). 또한, 이는 다른 전력 소자들과 비교하여 매우 작은 저장된 소수 캐리어 전하를 갖는 실리콘 카바이드 BJT에 적용된다.

제2 스위칭 소자(120)(즉, 스너버)가 SiC 기술 및 정상전도상태 FET에 기초한다면, 안전성 고려사항은 캐스코드 회로의 제2 부품으로서 저전압 MOSFET을 갖는 캐스코드 회로를 규정한다. 저전압 MOSFET은 SiC로 구성되지 않을 수 있고, 예컨대 Si와 같은 다른 반도체 물질들을 포함할 수 있다. 어떠한 과도상태도 고전압 부품에 의해 통제되기 때문에, 저전압 MOSFET은 스위칭 회로의 스위칭 속도를 악화시키지 않을 것이다.

더욱이, 컨트롤러 또는 드라이버(200)가 스너버 스위치(120)의 동작을 제어하기 위해 스위칭 회로(100)에 연결될 수 있다. 컨트롤러는 특정 계획에 따라 스너버 스위치를 턴-온 또는 턴-오프하도록 구성될 수 있고, 이는 이하에서 보다 상세하게 기술될 것이다. 이러한 목적을 위하여, 스위칭 회로(100)의 제1 및 제2 스위칭 소자들(110, 120) 각각은 드라이버(200)로부터 제어 신호들을 수신하기 위한 제어 입력 단자들을 포함할 수 있다.

도 2 및 3을 참조하면, 실리콘 카바이드 스위치(120)는 주 스위치의 턴-온 및 턴-오프 동안 활성화(턴-온)될 수 있는 반면, 펄스 길이는 제1 및 제2 온-상태 구간들 동안 각각 T1 및 T2이다. 주 스위치의 턴-오프 동안, 상기 타이밍은 주 스위치(110)에서의 소수 캐리어 전하가 상당히 감소하기 전에 개방-상태의 스너버 스위치(120)에 의해 공급 전압의 (적어도 거의) 최대 클램핑을 제공한다. 스너버 스위치(120)의 클램핑 턴-오프 펄스 길이인 T2는 바람직하게는 주 바이폴라 스위치(110)에서 소수 캐리어들 수명의 1 내지 수 배일 수 있다. 스너버 스위치(120)의 턴-오프 이후에, 역 전압 회복은 매우 낮은 소수 캐리어 전하의 조건하에서 발생할 수 있고, 이는 애벌랜치 증식작용뿐만 아니라 과잉 전력의 소실에 기인하는 자유 캐리어 플라즈마의 불안정성의 발달을 방지한다.

바이폴라 스위치의 단자 전압이 턴-온 동안 급속하게 감소하기 때문에, 주 실리콘 바이폴라 스위치의 턴-온은 캐리어 플라즈마 불안정성에 기인하는 부품에 대해 가능한 손상의 관점에서 일반적으로 불리하지만은 않다. 한편, 턴-온 동안의 전력 손실들은 턴-오프 동안의 그것들과 견줄만하다. 높은 턴-온 손실에 대한 한 원인은 이른바 온-상태 전압 오버슈트라고 불리는 턴-온 이후의 즉각적인 바이폴라 스위치의 상승된 온-상태 전압이다. 소수 캐리어들이 내전압 층의 전체 두께로 분포되는데 어느 정도의 시간이 걸린다. 동적 온-상태 전압이 같은 전류에 대한 안정-상태 전압보다 훨씬 높은 것은 캐리어 재분포 동안이다. 바이폴라 소자에서의 캐리어 재분포 시간은 통상적으로 소수 캐리어의 수명과 견줄만하다. 따라서 턴-온 펄스 지속시간 T2가 적어도 턴-오프 펄스의 ¼ 및 ½ 사이에 있는 것이 바람직하다.

주 스위치의 턴-온 동안 스너버 스위치 온-상태의 지속시간 T1은 턴-오프 동안의 그것과 견줄만한 것이 추가적으로 바람직하다.

일실시예에 따라, 스너버 스위치(120)가 턴-온 및 턴-오프 스너버 펄스들 사이에서 (즉, 스위칭 회로의 턴-온 및 턴-오프 시간들 사이에서) 오프-상태 또는 거의 오프-상태로 유지될 수 있도록, 컨트롤러(200)는 구성될 수 있다. 다시 말해서, 스너버 소자(120)는 최소 전력 소실을 위해서, 근본적으로 요구되는 시간 간격들에서만 활성화(또는 사용) 될 수 있다. (즉, 스너버는 근본적으로 요구되지 않을 때 턴-오프 된다.) 본 실시예는 열적 한계들을 해소한 점에서 유리하며, SiC에서의 전자 운동성이 온도가 증가하면서 급속하게 감소하기 때문에 SiC 스위치 기술과 관련될 수 있다. 제1 스위칭 소자(110)의 전체 턴-온 구간 동안 주 스위치 전류에 대한 부분적 우회통로로서 스너버 스위치(120)를 사용하는 것은, 높은 전류가 요구될 때, 스너버 스위치(120)의 온-상태 저항을 증가시킬 수 있고 턴-온 및 턴-오프 스너버 펄스들 동안 증가된 전력 손실을 초래할 수 있다. 또한, 스너버 스위치(120)의 온-상태를 제1 스위칭 소자의 턴-온 및 턴-오프에 제한시키는 것은 (즉, 턴-온 및 턴-오프 펄스들 사이에서 스너버 스위치를 오프-상태로 유지하는 것은) SiC BJT가 스너버 스위치로 사용되는 경우 특히 유리하다. 왜냐하면, 만일 그렇지 않다면 너무 가열되어 그에 따른 전류 이득의 일부를 잃게 될 것이고, 또한 Si 도전 주기 동안 높은 베이스 전류를 소비할 것이기 때문이다. 이에 따라, 본 실시예를 통해서, 전력 소실이 제약되기 때문에(특히, 스너버 스위치(120)를 통한 전력 소실이 Si 소자 과도상태들 동안으로 제약된다), 보다 신뢰성 있는 스위칭 소자가 제공된다.

더불어, 본 발명의 실시예들은 역회복 관련 문제들이 가장 극심한 고전압, 예컨대 1000V 이상의 정격들에서 특히 유리하다.

컨트롤러 회로의 기능들은 소정의 시간에서 스위칭 부품들을 턴-온하거나 턴-오프하는데 제한되는 것이 아니라는 점은 이해될 것이다. 컨트롤러는 부하에 양호한 전력을 전달하기 위하여 턴-온 시간(펄스 폭) 및 주 스위치의 위상을 바람직하게 조절할 수 있다. 복합 스위치를 활용하는 전력 변환 회로는 또한 전기 모터와 같이 부하에서 축적된 에너지를 전력 공급망으로 되돌려 보내도록 구성될 수 있다. 통상적인 컨트롤러는 전력 변환 회로의 전력 입력 및 전력 출력에 위치한 전류 및 전압 센서들과 같은 어떤 피드백 구성요소들을 유리하게 포함할 수 있다. 전압 전류 센서들은 또한, 예컨대 과잉 순방향 전압 강하를 탐지하기 위해 전력 스위칭 부품들의 부근에 위치할 수도 있다. 또한, 컨트롤러는, 과부하 조건들이 발생한 경우 적시에 제어 하에서 변환기를 정지시키도록 과부하 조건들 하에서 전력 스위치들을 턴-오프하는 것과 같은 어떤 안전 기능들을 포함할 수 있다. 그러한 컨트롤러 기능들은 고전력 변환기 회로의 임의의 컨트롤러에 대해서 일반적이다. 그러나, 어떤 추가적 가능성들은 복합 스위치의 동작을 개선시키거나 최적화시키기 위해 존재하는 것이며, 종래의 설계 구조에 특정된 것은 아니다.

주 바이폴라 스위치는 온도 센서를 구비할 수 있다. 그렇다면 접합 온도가 상승하면서 실리콘에서 소수 캐리어 수명들의 상승을 처리하도록, 컨트롤러는 주 스위치 온도가 상승함에 따라 T1 및 T2 모두의 지속시간이 증가하도록 추가적으로 구성될 수 있다.

도 4를 참조하여, 일실시예에 따른 스위칭 회로가 기술된다.

도 4는 실리콘 카바이드 JFET(410), Si IGBT(430) 및 캐스코드 연결을 통한 실리콘 LV(저전압) MOSFET(420)를 구비하는 복합 스위치를 도시한다. 정상전도상태 SiC JFET 스위치(410)는 결과적인 회로의 정상차단 동작을 확실하게 하기 위하여, 저전압 실리콘 MOSFET(420)과 캐스코드 연결을 구비한다. MOSFET(420)의 MOSFET 게이트(421)에서의 양의 바이어스는 JFET(410) 및 MOSFET(420) 둘 다 개방시킨다. MOSFET(420)의 게이트(421)에서의 영의 바이어스는 MOSFET(420)을 차단시킬 것이다. JFET 소스(412)의 전위는 저전압 MOSFET(420)이 차단할 수 있는 최대 전압까지 JFET 게이트(411) 전위를 넘을 것이다. MOSFET의 적절한 선정을 통해, 심지어 SiC 스너버 스위치(410)의 드라이버를 위해 어떠한 전력도 이용 가능하지 않다는 것이 드러날 지라도, 고전압 JFET의 신뢰성 있는 오프-상태가 달성될 수 있다. 실질적으로 일정한 최대 전압뿐만 아니라 손상 없이 애벌랜치 조건들을 견디도록 MOSFET(420)이 내장 제너 다이오드 기능을 가지는 것이 바람직하다. 후자가 선정된 MOSFET에 해당되지 않는 경우, 외부의 실리콘 MOSFET이 MOSFET(420)의 소스 및 드레인 전극들(422, 423)을 클램핑하기 위해 제공될 수 있다. 동일한 캐스코드 회로는 GaN계 정상전도상태 FET를 구동하기 위해 활용될 수 있다.

동일한 패키지에 장착된 복합 스위치의 주 및 스너버 부품들 둘다 구비하는 것은 추가적으로 유리하다. 그러한 공동-패키징은 패키징 비용을 절감시킬 뿐만 아니라 2개의 병렬적 부품들 사이의 전압 오프셋을 최소화시킬 것이고, 이들은 주 및 스너버 스위치들이 별개의 패키지들에 장착될 경우 제거되기 어렵다. 높은 전류 수준들 및 수십 나노 초 부근의 고속 과도상태들을 통해, 양 부품들 사이의 과도상태 전압 오프셋들은 기생 리드 인덕턴스로 인해 100 볼트 이상일 수 있다. 그러한 기생 인덕턴스는 상기 칩들이 동일한 패키지에 장착되는 경우 최소화되거나 적어도 감소될 수 있다.

실제적인 혼성 패키지는, 특히 어떠한 형태의 대면적 칩들이 손쉽게 이용 가능하지 않은 경우에 동일한 형태의 하나 이상의 칩을 포함할 수 있는 점은 이해될 것이다. 예로써, 공동-패키지는 단일 IGBT 칩 및 2이상의 WBG 스위치들을 포함할 수 있다. 다른 예시로서, 도 4에 도시된 바와 같이, 공동 패키지는 IGBT 및 정상전도상태 저전압 실리콘 MOSFET 칩과 고전압 정상차단상태 WBG 스위치를 포함하는 캐스코드 회로를 포함할 수 있다.

도 5에 도시된 바와 같이, 역병렬 정류기 다이오드와 함께 공동-패키지된 주 및 스너버 스위치를 갖는 것은 추가적으로 유리하다. 도 5는 역병렬 정류기 다이오드(550)를 더 포함한 것을 제외하고 도 1을 참조하여 전술한 스위칭 회로(100)와 등가적인 스위칭 회로(500)를 도시한다. 도 5에서, 화살표들은 스위치들에서 전류 흐름 방향을 나타내고, 스위치들은 단방향성이 아닐 수 있다. 역병렬 정류기 다이오드(550)는 스위치-모드 전력 변환 기술들에서 널리 퍼진 이른바 하프-브릿지 및 풀-브릿지 회로들의 부분일 수 있다. 그러한 혼성 조립체는 열 싱크(sink)와 전기적으로 절연시키기 위하여 바람직하게는 절연 세라믹 캐리어에 장착될 수 있다.

하프-브릿지 회로는 각각 역병렬 다이오드를 갖는 2개의 스위치들을 포함한다. 풀-브릿지 변환 회로는 2상 어플리케이션들을 위한 4개의 스위치들 또는 부품들을 포함하거나 3상 어플리케이션들을 위한 6개의 스위치들 또는 부품들을 포함할 수 있다.

공동-패키징된 복합 스위치는 적어도 3개의 칩들, 즉 주 Si 바이폴라 스위치, 스너버 WBG 스위치 및 역병렬 고전압 정류기 다이오드를 포함할 수 있다. 정류기 다이오드의 정격 전압 및 전류는 바람직하게는 주 실리콘 바이폴라 스위치에 대한 그것들에 근접할 수 있다. 역병렬 다이오드는 고전압 고전력 p-i-n 실리콘 다이오드일 수 있다. 보다 바람직하게는, 정류기 다이오드(550)는 실리콘 카바이드 또는 GaN 쇼트키-장벽 정류기일 수 있다. 실리콘 카바이드 쇼트키-장벽 정류기들은 매우 낮은 저장된 전하를 가질 수 있으며, 이는 스위칭 손실들을 최소화시키는 (또는 적어도 감소시키는) 관점에서 유리하다.

일실시예에 따라, SiC 또는 GaN 쇼트키-장벽 정류기가 실리콘 카바이드 p-i-n 다이오드, 쇼트키 및 동일한 극성을 갖는 p-i-n 정류기로 보완되는 경우 유리하다. SiC p-i-n 정류기는 정상 동작 조건들 하에서 쇼트키 정류기보다 더 높은 순방향 전압 강하를 가지지만, 그 순방향 전압 강하는 쇼트키 정류기의 그것만큼 빠르게 전류와 함께 증가하지 않는다. 따라서, SiC p-i-n 정류기는 SiC 쇼트키 정류기보다 서지(surge) 전류에 보다 안정적이다. p-i-n SiC 정류기는 분리된 칩으로서 혼성 패키지내에 제공될 수 있다. 훨씬 더 유리하게도, p-i-n 다이오드와 병합된 쇼트키 정류기는 동일한 칩에 배열될 수 있고, 이는 총 칩 개수를 감소시킬 것이다.

혼성 조립체가 도 5에 도시된 바와 같이 연결된 역병렬 다이오드를 갖는 6개의 독립적인 혼합 스위치들을 포함하는 경우 또한 유리하다. 그러한 6-스위치 조립체는 절연 세라믹 기판상에 배열될 수 있는 점은 이해될 것이다. 그렇다면 6-스위치 혼성 조립체는 3-상 스위치-모드 전력 변환기에 요구되는 모든 고전력 소자들을 포함할 것이다.

어떤 2-전압 수준 풀 브릿지 구성들은 스위칭 부품들의 절반만이 높은 스위칭 주파수에서 작동되거나 동작되는 것이 요구될 수 있고, 다른 절반은 50 Hz 또는 60 Hz의 전력 라인 주파수에서 작동되거나 동작될 수 있다. 그러한 2-전압 수준 구성은 높은 스위칭 주파수에서 상기 절반을 작동시키기 위하여 단지 본 발명의 실시예들에 따른 복합 스위치들을 필요로 할 수 있다.

결론적으로, 고전력 스위칭 회로들 및 컨트롤러 회로들에 대한 새로운 설계가 제공된다. 주 실리콘 바이폴라 스위치는 광 대역간극 물질로 구성된 스너버 스위치에 병렬로 연결된다. 스위칭 손실을 최소화하고 안전한 동작 영역 제한들을 우회하기 위하여, 스너버 스위치는 주 실리콘 스위치의 턴-온 및/또는 턴-오프 동안 활성화 된다.

본 발명이 그 특정 예시적인 실시예들을 참조하여 기술되었음에도 불구하고, 다수의 다른 교체들, 변경들 및 그와 같은 것들이 당업자에 명백하게 될 것이다. 따라서, 기술된 실시예들은 첨부된 청구항들에 의해 정의되는 본 발명의 범위를 제한하기 위해 의도된 것이 아니다.

Claims (13)

1. 제1 실리콘계 바이폴라 스위칭 소자; 및
   광 대역간극 반도체를 포함하는 제2 스위칭 소자를 포함하고,
   상기 제1 및 제2 스위칭 소자는 병렬 연결되어 있는 것을 특징으로 하는 전력 변환 어플리케이션용 스위칭 회로.
2. 제1항에 있어서,
   고전력 고전압 스위칭 어플리케이션용으로 구성된 것을 특징으로 하는 스위칭 회로.
3. 제1항 또는 제2항에 있어서,
   상기 제1 스위칭 소자는 실리콘 바이폴라 접합 트랜지스터이고,
   상기 제2 스위칭 소자는 SiC 바이폴라 접합 트랜지스터, SiC 접합 전계-효과 트랜지스터, SiC 금속 반도체 전계-효과 트랜지스터, SiC 금속-산화물-반도체 전계-효과 트랜지스터, SiC 절연 게이트 바이폴라 트랜지스터 및 GaN계 이종접합 전계-효과 트랜지스터 중 적어도 하나를 포함하는 것을 특징으로 하는 스위칭 회로.
4. 제1항 또는 제2항에 있어서,
   상기 제2 스위칭 소자는 광 대역간극 전계-효과 트랜지스터 및 저전압 실리콘 MOSFET을 포함하는 캐스코드 회로를 포함하고,
   상기 광 대역간극 전계-효과 트랜지스터는 바람직하게는 정상전도상태(normally on)태이고,
   상기 저전압 실리콘 MOSFET는 바람직하게는 정상차단상태(normally off)인 것을 특징으로 하는 스위칭 회로.
5. 제4항에 있어서,
   상기 저전압 실리콘 MOSFET은 제너 다이오드에 의해 클램핑된 드레인 단자 및 소스 단자를 갖는 것을 특징으로 하는 스위칭 회로.
6. 제1항 내지 제5항 중 어느 한 항에 있어서,
   상기 제1 스위칭 소자는 제1 칩에 구현되고,
   상기 제2 스위칭 소자는 제2 칩에 구현되고,
   상기 제1 및 제2 칩들은 하나의 패키지에 혼성 조립체로서 배열되는 것을 특징으로 하는 스위칭 회로.
7. 제1항 내지 제6항 중 어느 한 항에 있어서,
   역병렬 정류기 다이오드를 더 포함하는 것을 특징으로 하는 스위칭 회로.
8. 제1항 내지 제7항 중 어느 한 항에서 정의된 것과 같은 스위칭 소자를 적어도 2개 포함하는 스위칭 시스템.
9. 제1항 내지 제8항 중 어느 한 항에서 정의된 것과 같은 스위칭 회로 또는 스위칭 시스템에 연결 가능하고,
   상기 제1 스위칭 소자의 턴-온 및/또는 턴-오프 동안 상기 제2 스위칭 소자를 활성화하도록 구성된 것을 특징으로 하는 컨트롤러 회로.
10. 제9항에 있어서,
    상기 제1 스위칭 소자의 턴-오프 동안에 적어도 상기 제1 스위칭 소자에서 소수 캐리어들 수명의 1 내지 수 배에 대응하는 구간 동안 상기 제2 스위칭 소자를 활성화하도록 구성된 것을 특징으로 하는 컨트롤러 회로.
11. 제9항에 있어서,
    상기 컨트롤러 회로는 상기 제1 스위칭 소자의 턴-온시, 상기 제1 스위칭 소자의 턴-온 구간의 적어도 4분의 1시간에 계속되는 구간 동안, 바람직하게는 동일한 구간 동안 상기 제2 스위칭 소자를 활성화하도록 구성되는 것을 특징으로 하는 컨트롤러 회로.
12. 제9항에 있어서,
    상기 제1 스위칭 소자의 접합 온도가 상승함에 따라 상기 제2 스위칭 소자의 상기 턴-온 구간의 지속시간을 증가시키는 것을 특징으로 하는 컨트롤러 회로.
13. 제1항 내지 제8항 중 어느 한 항에 정의된 것과 같은 스위칭 회로 또는 스위칭 시스템 및 제9항 내지 제12항 중 어느 한 항에 정의된 것과 같은 컨트롤러 회로를 포함하는 스위치-모드 전력 변환 소자.

Images