WO2011121765A1 - 電力変換装置およびサージ電圧抑制方法 - Google Patents

電力変換装置およびサージ電圧抑制方法 Download PDF

Info

Publication number
WO2011121765A1
WO2011121765A1 PCT/JP2010/055880 JP2010055880W WO2011121765A1 WO 2011121765 A1 WO2011121765 A1 WO 2011121765A1 JP 2010055880 W JP2010055880 W JP 2010055880W WO 2011121765 A1 WO2011121765 A1 WO 2011121765A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
power
band gap
voltage
power conversion
Prior art date
Application number
PCT/JP2010/055880
Other languages
English (en)
French (fr)
Inventor
和哉 中村
寺田　啓
高橋　和孝
茂雄 神保
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to KR1020127024251A priority Critical patent/KR101454526B1/ko
Priority to JP2012507985A priority patent/JP5518181B2/ja
Priority to PCT/JP2010/055880 priority patent/WO2011121765A1/ja
Priority to US13/637,285 priority patent/US9124270B2/en
Priority to DE201011005430 priority patent/DE112010005430T8/de
Priority to CN201080066009.2A priority patent/CN102835014B/zh
Priority to TW99121633A priority patent/TWI462444B/zh
Publication of WO2011121765A1 publication Critical patent/WO2011121765A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a power converter and a surge voltage suppressing method.
  • a steep rising voltage is applied to a switching element in a servo circuit or an inverter circuit when the current is forcibly turned off. For this reason, the power loss at the time of turn-off is large, and furthermore, since this loss is concentrated locally, the switching element itself may be damaged. In particular, when the wiring of DC (Direct Current) feeding to the switching element is long, the inductive reactance of the wiring increases, so that the surge voltage at turn-off increases.
  • DC Direct Current
  • a snubber circuit such as a snubber capacitor is used to protect the switching element from this surge voltage.
  • the snubber capacitor is connected in parallel to the switching element. Then, when the switching element is turned off, the current from the switching element charges the snubber capacitor, thereby suppressing the aforementioned surge voltage. In some cases, voltage oscillation is suppressed by connecting a resistor in series with the snubber capacitor.
  • Patent Document 1 As a conventional technique for protecting an element from a surge voltage without using a snubber capacitor, for example, in Patent Document 1 below, when an overcurrent (surge current) exceeding a rating flows, the gate voltage is increased. Thus, a technique for preventing element destruction due to overcurrent is disclosed.
  • the diode used in the snubber circuit is a wide band gap type (SiC), and the diode is operated at a current density 20 to 30 times higher than that at room temperature operation, thereby increasing the on-resistance.
  • SiC wide band gap type
  • Patent Document 2 is a technique in which a resistor for the snubber circuit is replaced with a diode. Therefore, there is a problem that no countermeasure for preventing the increase in the capacity of the snubber capacitor is shown.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a power converter and a surge voltage suppressing method capable of suppressing a surge voltage using a small and simple circuit.
  • the present invention provides a voltage-driven switching element using a wide band gap semiconductor, and the wide band gap switching element at the time of turning off the wide band gap switching element. And a drive circuit that controls a voltage for driving based on a voltage profile determined to operate the wide band gap switching element in a non-linear region.
  • the power conversion device and the surge voltage suppression method according to the present invention have an effect that the surge voltage can be suppressed using a small and simple circuit.
  • FIG. 1 is a diagram illustrating a configuration example of the power conversion device according to the first embodiment.
  • FIG. 2 is a timing chart showing an example of the surge voltage suppression method of the first embodiment.
  • FIG. 3 is a diagram illustrating an example of the relationship between the drain-source voltage of the switching element and the drain current.
  • FIG. 4 is a diagram illustrating a configuration example of the power conversion device according to the second embodiment.
  • FIG. 5 is a timing chart showing an example of the surge voltage suppression method of the second embodiment.
  • FIG. 6 is a diagram illustrating a configuration example of the power conversion device according to the third embodiment.
  • FIG. 7 is a timing chart illustrating an example of the surge voltage suppression method of the third embodiment.
  • FIG. 8 is a diagram illustrating a configuration example of the power conversion device according to the fourth embodiment.
  • FIG. 9 is a timing chart illustrating an example of the surge voltage suppression method of the fourth embodiment.
  • FIG. 1 is a diagram illustrating a configuration example of a first embodiment of a power conversion device according to the present invention.
  • the power conversion device of the present embodiment is an inverter device including a smoothing capacitor 3 and an inverter circuit.
  • This inverter circuit is controlled by the control device 1, converts the direct current input from the direct current power source 2 into a three-phase alternating current, and supplies it to a load 20 such as a motor.
  • the DC power source 2 can be configured by a converter circuit that rectifies an AC power source such as a commercial AC power source.
  • Smoothing capacitor 3 is a capacitor that smoothes the voltage of DC power supply 2.
  • an electrolytic capacitor can be used as the smoothing capacitor 3.
  • the inverter circuit includes six voltage-driven switching elements and drive circuits 5-1 to 5-6 for driving the switching elements. These switching elements are switching elements using a wide band gap semiconductor, and in this embodiment, an SiC (silicon carbide) MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is used as an example. In addition, you may use other wide band gap semiconductors, such as GaN (gallium nitride) MOSFET and a diamond MOSFET, not only SiC MOSFET.
  • GaN gallium nitride
  • diamond MOSFET not only SiC MOSFET.
  • the maximum operating temperature of a Si (silicon) semiconductor generally used as a switching element is 150 ° C., but the maximum operating temperature of a wide band gap semiconductor is higher than that of a Si semiconductor. Therefore, the maximum value of the operating temperature of the switching element using the wide band gap semiconductor as in this embodiment is 150 ° C. or more, and the switching element of this embodiment has an upper limit for operation as compared with the conventional switching element. Suitable for operation in high temperature environment due to high temperature.
  • the drive circuit 5-i controls the gate potential of the transistor 6-i to switch on and off the switching element to which the drive circuit 5-i is connected.
  • FIG. 2 is a timing chart showing an example of the surge voltage suppression method of the present embodiment.
  • the upper part of FIG. 2 shows a command signal for holding the switching element transmitted from the control device 1 to the drive circuit 5-i in an on or off state.
  • the control device 1 transmits such a command signal to the drive circuits 5-1 to 5-6, thereby controlling the on / off of each switching element.
  • the drive circuit 5-i controls the gate voltage Vg of the transistor 6-i based on the command signal from the control device 1 as shown in FIG.
  • FIG. an example in which the gate voltage in the on state is 5V is shown.
  • the gate voltage in the on state does not need to be 5 V, and an appropriate value such as 2.5 V or 3.3 V may be set according to the transistor to be used, and may be any value.
  • the drain voltage Vd is shown.
  • the command signal changes from on (ON) to off (OFF) at time t1. Accordingly, as shown in the middle stage of FIG. 2, the drive circuit 5-i gradually reduces the gate voltage Vg from time t1.
  • FIG. 3 is a diagram showing an example of the relationship between the drain-source voltage (drain voltage: Vd) and the drain current (Id) of the switching element.
  • the linear region A1 region on the left side of the curve L1 is a linear region (unsaturated region) in which the drain current (Id) changes almost linearly with respect to the drain-source voltage (drain voltage: Vd).
  • the non-linear region A2 region surrounded by the curves L1, L2, and Vg1 is a non-linear region (saturation region) where the drain current Id changes non-linearly with respect to the drain voltage Vd.
  • the cutoff region A3 (the lower side of the curve of Vg1) is a cutoff region where the drain current Id does not flow.
  • the gate voltage Vg is changed from 5V to 0V at a time.
  • the drain current is reduced, and the drain voltage is applied to turn off the source and the drain. And since it operates in interruption
  • region A1 for 0V after that, an OFF state continues until Vg 5V is applied again.
  • the drain voltage is 0 in the on state, and in the conventional general power converter, the linear region A1 and the cutoff region A3 are used at the time of turn-off.
  • the gate voltage becomes 0 V, the switching element is turned off, but a surge voltage is generated in the switching element due to the energy accumulated in the circuit, and the drain voltage rapidly increases.
  • the drive circuit 5-i operates the switching element in the surge suppression use region A4 in the non-linear region A2.
  • the gate voltage Vg is gradually decreased.
  • the gate voltage Vg is lowered in three steps (for example, 3.3 V, 1.7 V, and 0 V). That is, first, the gate voltage Vg is lowered from 5 V to a voltage between 0 V and 5 V, and as a result, the drain voltage is increased. As a result, the gate voltage Vg is maintained until the state of the surge suppression use area A4 is reached. Similarly, the gate voltage is repeatedly lowered in the surge suppression use area A4, and finally the gate voltage Vg is set to 0V.
  • the non-linear region A2 can be grasped in advance by the specifications of the switching element.
  • the profile of the gate voltage when the switching element operates the non-linear region A2 may be obtained by testing or analysis, for example. Specifically, for example, a plurality of gate voltage profiles are prepared, and switching is performed when the profiles are used in descending order of descending gate voltage (in descending speed order). Whether or not the element operates in the non-linear region A2 is examined by analysis or test, and a profile having the fastest descent speed that operates in the non-linear region A2 is adopted.
  • the gate voltage is lowered, it is desirable to reduce the voltage from 5 V to 0 V within the same time as the carrier frequency of the switching element (for example, about 10 ⁇ s to 400 ⁇ s).
  • the surge suppression use area A4 is an example, and the area used for turning off while suppressing the surge voltage is not limited to the surge suppression use area A4 as long as it is within the non-linear area A2. Good.
  • the transistors 6-1 to 6-6 may be wide bandgap semiconductors as described above, but the unipolar type is easier to control in the non-linear region than the bipolar type.
  • the circuit can be simplified more.
  • the surge voltage generated at the time of turn-off is suppressed by utilizing the loss of the switching element itself.
  • the switching element becomes high temperature, but in this embodiment, a wide band gap semiconductor is used, and the maximum operating temperature is 150 ° C. or more, and the operable temperature range is wide. Such a suppression method can be applied.
  • the surge voltage at the time of output short-circuit can be suppressed using a small and simple circuit by performing the surge voltage suppression operation of the present embodiment when the output is short-circuited.
  • the wide band gap element is used as the switching element, and the drive circuit 5-i changes the gate voltage so that the switching element operates in the non-linear region A2 at the time of turn-off. Therefore, the surge voltage can be suppressed using a small and simple circuit.
  • FIG. FIG. 4 is a diagram illustrating a configuration example of a second embodiment of the power conversion device according to the present invention.
  • the power conversion device according to the present embodiment includes a snubber element 8 that is a switching element used as a snubber circuit instead of a snubber capacitor, and a drive circuit 9 that drives the snubber device 8 in the power conversion device according to the first embodiment.
  • a snubber element 8 that is a switching element using a wide band gap semiconductor is installed at a location where a snubber capacitor is connected in a normal inverter circuit.
  • the snubber element 8 is a Sic MOSFET.
  • the present invention is not limited to this, and other wide band gap semiconductors may be used.
  • an Si IGBT Insulated Gate Bipolar Transistor
  • the Si semiconductor switching element 7-i is not limited to the Si IGBT, and other Si semiconductors may be used.
  • the snubber element 8 is connected in parallel with the transistor 6-i. However, the snubber element 8 may be connected in series with the transistor 6-i.
  • FIG. 5 is a timing chart showing an example of the surge voltage suppression method of the present embodiment.
  • the first stage of FIG. 5 shows the same command signal as the upper stage of FIG.
  • the second stage of FIG. 5 shows the gate voltage Vg applied to the Si semiconductor transistor 7-i by the drive circuit 5-i.
  • the third stage of FIG. 5 shows the gate voltage Vcg to which the snubber element 8 is applied by the drive circuit 9.
  • the fourth row in FIG. 5 shows the drain-source voltage (drain voltage) Vd of the Si semiconductor transistor 7-i.
  • the drive circuit 9 controls the gate voltage Vcg of the snubber element 8 so that the snubber element 8 operates in a non-linear region, thereby causing the loss of the snubber element 8 itself.
  • the surge voltage generated in the Si semiconductor transistors 7-1 to 7-6 is suppressed. Specifically, for example, as shown in FIG. 5, the gate voltage Vdg is gradually increased to a predetermined value, then maintained at the voltage for a predetermined period, and then gradually decreased to 0V.
  • the ON time of the gate voltage Vcg (the time when Vcg is not 0 V) is preferably within the same time as the carrier frequency of the switching element (for example, about 10 ⁇ s to 400 ⁇ s).
  • the operations of the present embodiment other than those described above are the same as those of the first embodiment.
  • the snubber element 8 is used in place of the snubber capacitor, and the snubber element 8 is gated with a predetermined profile so that the snubber element 8 operates in the nonlinear region when the Si semiconductor transistors 7-1 to 6 are turned off.
  • the voltage Vcg was applied to suppress the surge voltage generated in the Si semiconductor transistors 7-1 to 6 due to the loss of the snubber element 8 itself.
  • the snubber element 8 becomes high temperature.
  • a wide band gap semiconductor is used as the snubber element 8 and the maximum operating temperature is 150 ° C. or more and can be operated. The wide temperature range allows it to cope with high temperature environments. Therefore, the surge voltage can be suppressed using a small and simple circuit.
  • FIG. FIG. 6 is a diagram illustrating a configuration example of the power conversion device according to the third embodiment of the present invention.
  • the power conversion device according to the present embodiment is a power regeneration converter device, and an inverter device that controls the motor 13 at a variable speed with respect to induced counter electromotive force (regenerative energy) generated by a motor (abbreviated as M in FIG. 6) 13.
  • M in FIG. 6 a motor for regenerating to the three-phase AC power supply 10 via 12.
  • a smoothing capacitor for accumulating induced electromotive force generated during motor deceleration operation is connected between buses (not shown) in the inverter device 12.
  • the power conversion device (power regeneration converter) of the present embodiment is controlled by the control device 14, and includes six switching elements, drive circuits 5-1 to 5-6 for driving the switching elements, a snubber capacitor 11, Consists of. Components having the same functions as those of the first embodiment are denoted by the same reference numerals as those of the first embodiment, and description thereof is omitted.
  • a regenerative transistor 15-i a wide bandgap semiconductor is used as in the transistor 6-i in the first embodiment, and in this embodiment, a Si MOSFET is used.
  • the regenerative transistor 15-i is not limited to a Si MOSFET, and any element may be used as long as it is a switching element using a wide band gap semiconductor.
  • a diode 4-i is connected in reverse parallel to the regenerative transistor 15-i.
  • the snubber capacitor 11 may be, for example, a film capacitor, but is not limited thereto.
  • the snubber capacitor 11 is connected in parallel with the regenerative transistors 15-1 to 15-6.
  • Each series connection end of the upper arm side regeneration transistors 15-1 to 15-3 and the lower arm side regeneration transistors 15-4 to 15-6 is a regeneration output end, and is connected to an AC power supply terminal.
  • the current detectors 16-1 to 16-3 are arranged on connection lines between the above-described three regenerative output ends of the switching circuit and the terminals of the three-phase AC power supply 10, and detect the magnitude and direction of each phase current. .
  • the control unit 14 regenerates transistors 15-1 to 15-6. ON / OFF operation timing is determined.
  • the control unit 14 outputs the determined on / off operation timings of the regenerative transistors 15-1 to 15-6 as command signals for instructing the drive circuits 5-1 to 5-6 to perform regenerative operation control.
  • the drive circuit 5-i generates a gate signal that causes the regenerative transistor 15-i to operate at a designated timing based on the command signal, and applies it to the gate terminal of the regenerative transistor 15-i.
  • the regenerative transistor 15-i suppresses the surge voltage using its own loss, like the transistor 6-i of the first embodiment.
  • FIG. 7 is a timing chart showing an example of the surge voltage suppression method of the present embodiment.
  • the upper part of FIG. 7 shows the command signal output from the control device 14, the middle part of FIG. 7 shows the gate voltage Vg applied to the regeneration transistor 15-i by the drive circuit 5-i, and the lower part of FIG.
  • the drain voltage Vd of the transistor 15-i is shown.
  • the drive circuit 5-i sets the gate voltage Vg to 5 V when the command signal is on, and gradually decreases the gate voltage Vg when the command signal is turned off.
  • the profile for lowering the gate voltage Vg is the same as in the first embodiment, and the gate voltage Vg is lowered so that the regenerative transistor 15-i changes in the non-linear region 2.
  • the gate voltage Vg in the on state is not limited to 5 V as in the first embodiment.
  • the operations of the present embodiment other than those described above are the same as those of the first embodiment.
  • the wide bandgap element is used for the regeneration transistor 15-i, and the drive circuit 5-i
  • the gate voltage was changed to operate in the nonlinear region. Therefore, the surge voltage can be suppressed using a small and simple circuit.
  • FIG. 8 is a diagram illustrating a configuration example of a power conversion device according to a fourth embodiment of the present invention.
  • the power conversion device according to the present embodiment includes a snubber element 18 that is a switching element disposed in place of the snubber capacitor, and a drive circuit 19 in addition to the power conversion device according to the third embodiment. Except for including regenerative transistors 17-1 to 17-6 instead of to 15-6, the configuration is the same as that of the power conversion apparatus of the third embodiment. Components having functions similar to those of the third embodiment are denoted by the same reference numerals as those of the third embodiment, and description thereof is omitted.
  • a snubber element 18 that is a switching element using a wide band gap semiconductor is arranged at a location where a snubber capacitor is connected in a conventional general power regeneration converter.
  • the snubber element 18 is a SiC MOSFET, but not limited to this, any wide band gap semiconductor may be used.
  • Si IGBTs are used as the regenerative transistors 17-1 to 17-6.
  • the regenerative transistors 17-1 to 17-6 are not limited to Si IGBTs, and other Si semiconductors may be used.
  • the snubber element 18 suppresses the surge voltage with respect to the regenerative transistors 17-1 to 17-6 due to its own loss similarly to the snubber element 8 of the second embodiment.
  • FIG. 9 is a timing chart showing an example of the surge voltage suppression method of the present embodiment.
  • the first row in FIG. 9 shows the command signal output by the control device 14.
  • the second stage of FIG. 9 shows the gate voltage Vg applied to the regenerative transistor 17-i by the drive circuit 5-i.
  • the third stage of FIG. 9 shows the gate voltage Vcg to which the snubber element 18 is applied by the drive circuit 19.
  • the fourth row in FIG. 9 shows the drain-source voltage (drain voltage) Vd of the regenerative transistor 17-i.
  • the drive circuit 19 keeps the gate voltage Vdg of the snubber element 18 at 0 V while the command signal from the control device 14 is on.
  • the drive circuit 5-i sets the gate voltage Vg of the regenerative transistor 17-i to 0 V, as in the conventional general power converter.
  • the drive circuit 19 controls the gate voltage Vcg of the snubber element 18 so that the snubber element 18 operates in a non-linear region, thereby causing the loss of the snubber element 18 itself.
  • the surge voltage generated in the regenerative transistors 17-1 to 17-6 is suppressed. Specifically, for example, as shown in FIG. 9, the gate voltage Vdg is gradually increased to a predetermined value, then maintained for a predetermined period, and then gradually decreased to 0V.
  • the ON time of the gate voltage Vcg (the time when Vcg is not 0 V) is preferably within the same time (for example, about 10 ⁇ s to 400 ⁇ s) as the carrier frequency of the regenerative transistors 17-1 to 17-6.
  • the operations of the present embodiment other than those described above are the same as those of the third embodiment.
  • the snubber element 18 is used in place of the snubber capacitor, and the snubber element 18 is nonlinear when the regenerative transistors 17-1 to 17-6 are turned off.
  • the gate voltage Vcg is applied with a predetermined profile so as to operate in the region, and the surge voltage generated in the regenerative transistors 17-1 to 17-6 due to the loss of the snubber element 18 itself is suppressed. Therefore, the surge voltage can be suppressed using a small and simple circuit.
  • the power conversion device and the surge voltage suppression method according to the present invention provide a three-phase AC power source that converts an induced back electromotive force generated by an inverter circuit or a three-phase load to a power conversion device, a motor, etc. It is useful for a power conversion device that regenerates power and is particularly suitable for a power conversion device that reduces the size and simplification of a circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

　直流電源２から供給された直流電力を交流電力に変換する電力変換装置であって、ワイドバンドギャップ半導体を用いた電圧駆動型のトランジスタ６－ｉ（ｉ＝１，２，…，６）とダイオード４－ｉとで構成される６つのスイッチング素子と、スイッチング素子のターンオフ時に、トランジスタ６－ｉを駆動するための電圧を、トランジスタ６－ｉを非直線領域で動作させるよう定めた所定の電圧プロファイルに基づいて制御する駆動回路５－ｉと、を備える。

Description

電力変換装置およびサージ電圧抑制方法
　本発明は、電力変換装置およびサージ電圧抑制方法に関する。
　サーボ回路やインバータ回路等におけるスイッチング素子には、電流を強制的にターンオフする際に、急峻な立ち上がりの電圧が印加される。このためターンオフ時の電力損失が大きく、さらにこの損失が局部に集中するため、スイッチング素子自体が破損する恐れがある。特にスイッチング素子までのＤＣ（Ｄｉｒｅｃｔ　Ｃｕｒｒｅｎｔ：直流）給電の配線が長い場合は、配線の誘導リアクタンスが大きくなるため、ターンオフ時のサージ電圧が高くなる。
　一般的には、スナバコンデンサなどのスナバ回路を用いてこのサージ電圧からスイッチング素子を保護している。スナバコンデンサは、スイッチング素子に並列に接続される。そして、スイッチング素子のターンオフ時に、スイッチング素子からの電流がスナバコンテンサを充電することにより、先述のサージ電圧を抑制する。また、このスナバコンデンサに直列に抵抗を接続する事により電圧の振動を抑制する場合もある。
　また、スナバコンデンサを用いずにサージ電圧から素子を保護するための従来技術として、たとえば、下記特許文献１には、定格を超える過電流（サージ電流）が流れた場合に、ゲート電圧を上昇させることにより、過電流による素子破壊を防止する技術が開示されている。
　また、下記特許文献２には、スナバ回路に用いるダイオードをワイドバンドギャップ型（ＳｉＣ）とし、ダイオードを常温動作時の２０～３０倍の電流密度で動作させることにより、オン抵抗を高くしてスナバ回路の抵抗の肩代わりをさせる技術が開示されている。
特開２００９－５５２００号公報 国際公開第２００６／００３９３６号
　しかしながら、上記従来のスナバコンデンサを用いてサージ電圧を抑制する技術によれば、大容量インバータの場合、個々のトランジスタにスナバコンデンサを接続する必要があり、またスナバコンデンサも大容量化する必要がある。そのため、回路が大型化し、複雑化する、という問題がある。特にインバータ出力短絡時の短絡電流に対応しようとすると、スナバコンデンサの大型化が顕著となる。
　また、上記特許文献１に記載の技術によれば、ゲート電圧を上昇させることにより、過電流による素子破壊を防止する。そのため、ターンオフ時（ゲート電圧降下時）のサージ電圧の低減はできない、という問題がある。
　また、上記特許文献２に記載の技術は、スナバ回路の抵抗の肩代わりをダイオードで実施する技術である。そのため、スナバコンデンサの大容量化を防ぐ対策は示されていない、という問題がある。
　本発明は、上記に鑑みてなされたものであって、小型で簡略化な回路を用いてサージ電圧を抑制することができる電力変換装置およびサージ電圧抑制方法を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、ワイドバンドギャップ半導体を用いた電圧駆動型のスイッチング素子と、前記ワイドバンドギャップスイッチング素子のターンオフ時に、前記ワイドバンドギャップスイッチング素子を駆動するための電圧を、前記ワイドバンドギャップスイッチング素子を非直線領域で動作させるよう定めた電圧プロファイルに基づいて制御する駆動回路と、を備えることを特徴とする。
　本発明にかかる電力変換装置およびサージ電圧抑制方法は、小型で簡略化な回路を用いてサージ電圧を抑制することができるという効果を奏する。
図１は、実施の形態１の電力変換装置の構成例を示す図である。 図２は、実施の形態１のサージ電圧抑制方法の一例を示すタイミングチャート図である。 図３は、スイッチング素子のドレイン・ソース間電圧とドレイン電流の関係の一例を示す図である。 図４は、実施の形態２の電力変換装置の構成例を示す図である。 図５は、実施の形態２のサージ電圧抑制方法の一例を示すタイミングチャート図である。 図６は、実施の形態３の電力変換装置の構成例を示す図である。 図７は、実施の形態３のサージ電圧抑制方法の一例を示すタイミングチャート図である。 図８は、実施の形態４の電力変換装置の構成例を示す図である。 図９は、実施の形態４のサージ電圧抑制方法の一例を示すタイミングチャート図である。
　以下に、本発明にかかる電力変換装置およびサージ電圧抑制方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、本発明にかかる電力変換装置の実施の形態１の構成例を示す図である。本実施の形態の電力変換装置は、平滑コンデンサ３とインバータ回路を備えるインバータ装置である。このインバータ回路は、制御装置１に制御され、直流電源２から入力された直流を三相交流に変換して、モータ等である負荷２０へ供給する。なお、直流電源２は、例えば商用交流電源等の交流電源を整流するコンバータ回路などによって構成できる。
　平滑コンデンサ３は、直流電源２の電圧を平滑化するコンデンサである。この平滑コンデンサ３には、例えば、電解コンデンサを採用することができる。インバータ回路は、６つの電圧駆動型のスイッチング素子と、このスイッチング素子を駆動するための駆動回路５－１～５－６と、で構成される。これらのスイッチング素子は、ワイドバンドギャップ半導体を用いたスイッチング素子であり、本実施の形態では、一例としてＳｉＣ（シリコンカーバイト）　ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を用いることとする。なお、ＳｉＣ　ＭＯＳＦＥＴに限らず、ＧａＮ（窒化ガリウム）　ＭＯＳＦＥＴ、ダイヤモンドＭＯＳＦＥＴ等の他のワイドバンドギャップ半導体を用いてもよい。
　なお、従来、スイッチング素子として一般に用いられるＳｉ（シリコン）半導体の動作温度は、１５０℃が最大であるが、ワイドバンドギャップ半導体の動作温度の最大値はＳｉ半導体よりも高い。そのため、本実施の形態のようにワイドバンドギャップ半導体を用いたスイッチング素子の動作温度の最大値は１５０℃以上となり、本実施の形態のスイッチング素子は、従来のスイッチング素子に比べ、動作可能な上限温度が高くなり高温環境下での動作に適している。
　各スイッチング素子は、詳しくは、ダイオード４－ｉ（ｉ＝１，２，…６）と、トランジスタ（ＳｉＣ　ＭＯＳＦＥＴ）６－ｉと、を備える。駆動回路５－ｉは、制御装置１からの指示に基づいて、トランジスタ６－ｉのゲート電位を制御して、自身が接続するスイッチング素子のオンとオフを切替える。
　各スイッチング素子のターンオフ時（オン状態からオフ状態に移行するまでの時間）に、サージ電圧がスイッチング素子に加わる。このためターンオフ時の電力損失が大きく、さらにそれが局部に集中するため、スイッチング素子自体が破損する恐れがある。Ｓｉ半導体のスイッチング素子を用いた従来のインバータ回路では、一般にこのサージ電圧をスナバコンデンサにより抑制する。特に母線等の直流電源回路が長い時にサージ電圧は高くなり、スナバコンデンサの大容量化が要求される。本実施の形態では、回路の小型化、簡略化のために、大容量のスナバコンデンサを用いずに、ターンオフ時のゲート電圧を制御してスイッチング素子を非線形領域させることによりサージ電圧を抑圧する。
　図２は、本実施の形態のサージ電圧抑制方法の一例を示すタイミングチャート図である。図２の上段には、制御装置１から駆動回路５－ｉに対して送信されるスイッチング素子をオンまたはオフにする状態に保持するための指令信号を示す。制御装置１は、駆動回路５－１～５－６に対して、それぞれこのような指令信号を送信することにより、各スイッチング素子のオンまたはオフを制御する。
　図２の中段には、スイッチング素子のゲート電圧Ｖｇを示す。駆動回路５－ｉは、制御装置１からの指令信号に基づいて、トランジスタ６－ｉのゲート電圧Ｖｇを図２に示すように制御する。なお、ここでは、オン状態のゲート電圧を５Ｖとする例を示している。Ｖｇ＝５Ｖのゲート電圧によって、反転層が形成されてソース－ドレイン間が導通しドレイン電流Ｉｄが流れスイッチング素子はオン状態となる。ＯＮ状態では、ドレイン電圧Ｖｄは０Ｖの状態が保持される。このオン状態のゲート電圧は、５Ｖである必要はなく、用いるトランジスタに応じて２．５Ｖや３．３Ｖ等の適切な値を設定すればよく、どのような値としてもよい。また、図２の下段には、ドレイン電圧Ｖｄを示している。
　図２の上段に示すように、時刻ｔ１で指令信号はオン（ＯＮ）からオフ（ＯＦＦ）に変化する。これに伴い、図２の中段に示すように、駆動回路５－ｉは、時刻ｔ１から段階的にゲート電圧Ｖｇを降下させる。
　図３は、スイッチング素子のドレイン・ソース間電圧（ドレイン電圧：Ｖｄ）とドレイン電流（Ｉｄ）の関係の一例を示す図である。ゲート電圧Ｖｇ＝Ｖｇ１，Ｖｇ２，Ｖｇ３，Ｖｇ４についてのＶｄとＩｄの関係を４本の曲線で示している。また、線形領域Ａ１（曲線Ｌ１の左側の領域）ドレイン・ソース間電圧（ドレイン電圧：Ｖｄ）に対してドレイン電流（Ｉｄ）がほぼ線形に変化する線形領域（未飽和領域）である。非線形領域Ａ２（曲線Ｌ１と曲線Ｌ２とＶｇ１の曲線で囲まれた領域）は、ドレイン電圧Ｖｄに対してドレイン電流Ｉｄが非線形に変化する非線形領域（飽和領域）である。また遮断領域Ａ３（Ｖｇ１の曲線の下側）は、ドレイン電流Ｉｄが流れない遮断領域である。
　従来の一般的な電力変換装置では、指令信号がオンからオフになった場合、ゲート電圧Ｖｇを５Ｖから０Ｖに一度に変化させる。ゲート電圧が０Ｖになることにより、ドレイン電流が減少し、またドレイン電圧が印加されてソース－ドレイン間が導通しないオフ状態となる。そして、その後０Ｖの間は、遮断領域Ａ１で動作するため、再び、Ｖｇ＝５Ｖが印加されるまではオフ状態が継続する。従来の一般的な電力変換装置では、オン状態ではドレイン電圧は０であり、従来の一般的な電力変換装置では、ターンオフ時には線形領域Ａ１と遮断領域Ａ３を利用していることになる。一方、ゲート電圧が０Ｖになると、スイッチング素子はオフ状態となるが、回路内部に蓄積していたエネルギーによりスイッチング素子にサージ電圧が生じ、ドレイン電圧が急激に上昇する。
　本実施の形態では、このようなサージ電圧を抑制するため、駆動回路５－ｉは、指令信号がオンからオフに変化すると、スイッチング素子を非線形領域Ａ２内のサージ抑圧時利用領域Ａ４で動作させるよう、ゲート電圧Ｖｇを徐々に低下させる。図２の例では、ゲート電圧Ｖｇを３段階で（例えば、３．３Ｖ、１．７Ｖ、０Ｖ）で降下させている。すなわち、まずゲート電圧Ｖｇを５Ｖから０Ｖ～５Ｖの間の電圧に降下させ、それに伴いドレイン電圧が上昇した結果、サージ抑圧時利用領域Ａ４の状態となるまでそのゲート電圧を維持し、その後、さらに同様にサージ抑圧時利用領域Ａ４内でゲート電圧を降下させることを繰り返し、最終的にゲート電圧Ｖｇを０Ｖとする。
　非線形領域Ａ２は、スイッチング素子の仕様等によりあらかじめ把握可能である。スイッチング素子が非線形領域Ａ２を動作させる際のゲート電圧のプロファイル（ゲート電圧をどのような速度で降下させればよいか）については、たとえば、試験や解析等により求めておけばよい。具体的には、たとえば、複数のゲート電圧のプロファイルを用意しておき、そのプロファイルのうち、最も急激にゲート電圧を降下させるものから順（降下速度順）に、そのプロファイルを用いた場合にスイッチング素子が非線形領域Ａ２で動作するか否かを解析または試験により検討し、非線形領域Ａ２で動作する最も降下速度の早いプロファイルを採用する。なお、ゲート電圧を降下させる際には、スイッチング素子のキャリア周波数と同程度の時間（たとえば１０μｓ～４００μｓ程度）内で５Ｖから０Ｖまで下げるのが望ましい。
　なお、サージ抑圧時利用領域Ａ４は一例であり、サージ電圧を抑圧しつつターンオフするために用いる領域は、非線形領域Ａ２内であれば、サージ抑圧時利用領域Ａ４に限らずどの領域を用いてもよい。
　なお、トランジスタ６－１～６－６は、上述のようにワイドバンドギャップ半導体であればよいが、ユニポーラ型の方が、バイポーラ型より非線形領域での制御が容易となるため、ユニポーラ型を用いた方がより回路を簡略化できる。
　以上のように、本実施の形態では、スイッチング素子を非線形領域Ａ２内で動作させることにより、ターンオフ時に発生するサージ電圧をスイッチング素子自体の損失を利用することにより抑制する。スイッチング素子の損失が増加すると、スイッチング素子は高温になるが、本実施の形態では、ワイドバンドギャップ半導体を用いており、動作温度の最大値は１５０℃以上であり動作可能な温度範囲が広いため、このような抑制方法が適用できる。
　また、インバータ回路の出力短絡時には過大なサージ電圧が発生する。この過大なサージ電圧に対応するためにスナバコンデンサを備えると、大容量のスナバコンデンサが必要となる。これに対し、本実施の形態では、出力短絡時に本実施の形態のサージ電圧抑制動作を行なうことにより小型で簡略化な回路を用いて出力短絡時のサージ電圧を抑制することができる。
　このように、本実施の形態では、スイッチング素子にワイドバンドギャップ素子を用い、駆動回路５－ｉは、ターンオフ時に、スイッチング素子を非線形領域Ａ２内で動作させるようゲート電圧を変化させるようにした。そのため、小型で簡略化な回路を用いてサージ電圧を抑制することができる。
実施の形態２．
　図４は、本発明にかかる電力変換装置の実施の形態２の構成例を示す図である。本実施の形態の電力変換装置は、実施の形態１の電力変換装置に、スナバコンデンサの代わりにスナバ回路として用いるスイッチング素子であるスナバ素子８と、スナバ素子８を駆動する駆動回路９と、を追加し、トランジスタ６－ｉ（ｉ＝１，２，…６）の代わりにＳｉ半導体トランジスタ７－ｉを備える以外は、実施の形態１の電力変換装置と同様である。実施の形態１と同様の機能を有する構成要素は、実施の形態１と同一の符号を付して説明を省略する。
　本実施の形態では、通常のインバータ回路ではスナバコンデンサが接続される箇所に、ワイドバンドギャップ半導体を用いたスイッチング素子であるスナバ素子８を設置する。なお、本実施の形態では、スナバ素子８をＳｉｃ　ＭＯＳＦＥＴとするが、これに限らず他のワイドバンドギャップ半導体を用いてもよい。また、本実施の形態では、Ｓｉ半導体スイッチング素子７－ｉとして、Ｓｉ　ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）を用いる。Ｓｉ半導体スイッチング素子７－ｉとしては、Ｓｉ　ＩＧＢＴにこれに限らず、他のＳｉ半導体を用いてもよい。なお、本実施の形態では、スナバ素子８をトランジスタ６－ｉと並列に接続するようにしたが、スナバ素子８をトランジスタ６－ｉと直列に接続するようにしてもよい。
　図５は、本実施の形態のサージ電圧抑制方法の一例を示すタイミングチャート図である。図５の１段目は、図２の上段と同様の指令信号を示している。図５の２段目は、駆動回路５－ｉによってＳｉ半導体トランジスタ７－ｉに印加されるゲート電圧Ｖｇを示している。図５の３段目は、スナバ素子８が駆動回路９によって印加されるゲート電圧Ｖｃｇを示している。図５の４段目は、Ｓｉ半導体トランジスタ７－ｉのドレイン・ソース間電圧（ドレイン電圧）Ｖｄを示す。
　時刻ｔ１以前に指令信号によりオン状態が指示されている間は、駆動回路５－ｉはＶｇ＝５Ｖのゲート電圧をＳｉ半導体トランジスタ７－ｉに印加している。一方、駆動回路９は、制御装置１からの指令信号がオン状態の間は、スナバ素子８のゲート電圧Ｖｄｇを０Ｖとしている。時刻ｔ１で指令信号がオンからオフに移行すると、駆動回路５－ｉは、従来の一般的な電力変換装置と同様に、Ｓｉ半導体トランジスタ７－ｉのゲート電圧Ｖｇを０Ｖとする。
　駆動回路９は、時刻ｔ１で指令信号がオンからオフに移行すると、スナバ素子８のゲート電圧Ｖｃｇを、スナバ素子８が非直線領域で動作するよう制御することにより、スナバ素子８自身の損失により、Ｓｉ半導体トランジスタ７－１～７－６に発生するサージ電圧を抑制する。具体的には、例えば、図５に示すように、ゲート電圧Ｖｄｇを徐々に所定の値まで増加させその後所定の期間その電圧を保ち、その後０Ｖまで徐々に減少させる。その際、ゲート電圧ＶｃｇのＯＮ時間（Ｖｃｇが０Ｖでない時間）はスイッチング素子のキャリア周波数と同程度の時間（たとえば１０μｓ～４００μｓ程度）内であることが望ましい。以上述べた以外の本実施の形態の動作は、実施の形態１と同様である。
　以上のように、本実施の形態では、スナバ素子８をスナバコンデンサの代わりに用いて、Ｓｉ半導体トランジスタ７－１～６のターンオフ時にスナバ素子８が非線形領域内で動作するよう所定のプロファイルでゲート電圧Ｖｃｇを印加し、スナバ素子８自身の損失により、Ｓｉ半導体トランジスタ７－１～６に発生するサージ電圧を抑制するようにした。スナバ素子８の損失が増加すると、スナバ素子８は高温になるが、本実施の形態では、スナバ素子８としてワイドバンドギャップ半導体を用いており、動作温度の最大値は１５０℃以上であり動作可能な温度範囲が広いため、高温の環境に対応することができる。そのため、小型で簡略化な回路を用いてサージ電圧を抑制することができる。
実施の形態３．
　図６は、本発明にかかる電力変換装置の実施の形態３の構成例を示す図である。本実施の形態の電力変換装置は電源回生コンバータ装置であり、モータ（図６ではＭと略している）１３が発生する誘導逆起電力（回生エネルギー）を、モータ１３を可変速制御するインバータ装置１２経由で三相交流電源１０に回生する装置である。なお、本実施の形態では、三相負荷の一例としてモータ１３を用いる例を示したが、モータ１３の代わりに他の三相負荷であってもよい。
　インバータ装置１２内の図示しない母線間に、モータの減速動作時に生ずる誘導起電力が蓄積される平滑コンデンサが接続されている。本実施の形態の電力変換装置（電源回生コンバータ）は、制御装置１４により制御され、６つのスイッチング素子と、スイッチング素子をそれぞれ駆動する駆動回路５－１～５－６と、スナバコンデンサ１１と、で構成される。実施の形態１と同様の機能を有する構成要素は、実施の形態１と同一の符号を付して説明を省略する。
　スイッチング素子は、回生トランジスタ１５－ｉ（ｉ＝１，２，…６）と、ダイオード４－ｉと、で構成される。回生トランジスタ１５－ｉとしては、実施の形態１のトランジスタ６－ｉと同様に、ワイドバンドギャップ半導体を用い、本実施の形態では、Ｓｉ　ＭＯＳＦＥＴを用いるとする。なお、回生トランジスタ１５－ｉは、Ｓｉ　ＭＯＳＦＥＴに限らず、ワイドバンドギャップ半導体を用いたスイッチング素子であればどのような素子を用いてもよい。回生トランジスタ１５－ｉには、ダイオード４－ｉが逆並列に接続されている。
　スナバコンデンサ１１は、例えばフィルムコンデンサを採用することができるが、これに限定されない。スナバコンデンサ１１は、回生トランジスタ１５－１～１５－６と並列に接続されている。上アーム側の回生トランジスタ１５－１～１５－３と下アーム側の回生トランジスタ１５－４～１５－６との各直列接続端が回生出力端であり、それぞれ交流電源端子に接続されている。
　電流検出器１６－１～１６－３は、それぞれスイッチング回路の上述の３つの回生出力端と三相交流電源１０の端子との接続ラインに配置され、各相電流の大きさと方向とを検出する。制御部１４は、回生動作時に、図示しない位相検出器が検出した三相交流電源１０の各相（Ｒ相、Ｓ相、Ｔ相）の位相関係に基づき、回生トランジスタ１５－１～１５－６のオン・オフ動作タイミングを決定する。制御部１４は、決定した回生トランジスタ１５－１～１５－６のオン・オフ動作タイミングを、駆動回路５－１～５－６に対して回生動作制御を指示する指令信号として出力する。駆動回路５－ｉは、指令信号に基づいて回生トランジスタ１５－ｉを指定されたタイミングで動作させるゲート信号を生成し、回生トランジスタ１５－ｉのゲート端子に印加する。本実施の形態では、回生トランジスタ１５－ｉが、実施の形態１のトランジスタ６－ｉと同様に、自身の損失を用いてサージ電圧を抑制する。
　図７は、本実施の形態のサージ電圧抑制方法の一例を示すタイミングチャート図である。図７の上段は、制御装置１４が出力する指令信号を示し、図７の中段は、駆動回路５－ｉが回生トランジスタ１５－ｉに印加するゲート電圧Ｖｇを示し、図７の下段は、回生トランジスタ１５－ｉのドレイン電圧Ｖｄを示している。
　駆動回路５－ｉは、実施の形態１と同様に、指令信号がオンの状態では、ゲート電圧Ｖｇを５Ｖとし、指令信号がオフに移行すると、ゲート電圧Ｖｇを徐々に降下させる。この際にゲート電圧Ｖｇを降下させるプロファイルは実施の形態１と同様であり、回生トランジスタ１５－ｉが非直線領域２内で変化するようゲート電圧Ｖｇを降下させる。なお、オン状態のゲート電圧Ｖｇは、実施の形態１と同様５Ｖに限らない。また、実施の形態１と同様に、なお、ゲート電圧を降下させる際には、スイッチング素子のキャリア周波数と同程度の時間（たとえば１０μｓ～４００μｓ程度）内で５Ｖから０Ｖまで下げるのが望ましい。以上述べた以外の本実施の形態の動作は、実施の形態１と同様である。
　このように、本実施の形態では、電源回生コンバータとして機能する電力変換装置において、回生トランジスタ１５－ｉにワイドバンドギャップ素子を用い、駆動回路５－ｉは、ターンオフ時に、回生トランジスタ１５－ｉを非線形領域内で動作させるようゲート電圧を変化させるようにした。そのため、小型で簡略化な回路を用いてサージ電圧を抑制することができる。
実施の形態４．
　図８は、本発明にかかる電力変換装置の実施の形態４の構成例を示す図である。本実施の形態の電力変換装置は、実施の形態３の電力変換装置に、スナバコンデンサの代わりに配置するスイッチング素子であるスナバ素子１８と、駆動回路１９と、を追加し、回生トランジスタ１５－１～１５－６の代わりに回生トランジスタ１７－１～１７－６を備える以外は実施の形態３の電力変換装置と同様である。実施の形態３と同様の機能を有する構成要素は、実施の形態３と同一の符号を付して説明を省略する。
　本実施の形態では、従来の一般的な電源回生コンバータではスナバコンデンサが接続される箇所に、ワイドバンドギャップ半導体を用いたスイッチング素子であるスナバ素子１８を配置する。本実施の形態では、スナバ素子１８をＳｉＣ　ＭＯＳＦＥＴとするが、これに限らずどのようなワイドバンドギャップ半導体を用いてもよい。また、本実施の形態では、回生トランジスタ１７－１～１７－６として、Ｓｉ　ＩＧＢＴを用いる。回生トランジスタ１７－１～１７－６としては、Ｓｉ　ＩＧＢＴにこれに限らず、他のＳｉ半導体を用いてもよい。本実施の形態では、スナバ素子１８が、実施の形態２のスナバ素子８と同様に自身の損失により、回生トランジスタ１７－１～１７－６に対するサージ電圧を抑制する。
　図９は、本実施の形態のサージ電圧抑制方法の一例を示すタイミングチャート図である。図９の１段目は、制御装置１４が出力する指令信号を示している。図９の２段目は、駆動回路５－ｉによって回生トランジスタ１７－ｉに印加されるゲート電圧Ｖｇを示している。図９の３段目は、スナバ素子１８が駆動回路１９によって印加されるゲート電圧Ｖｃｇを示している。図９の４段目は、回生トランジスタ１７－ｉのドレイン・ソース間電圧（ドレイン電圧）Ｖｄを示す。
　本実施の形態では、実施の形態２と同様に、時刻ｔ１以前に指令信号によりオン状態が指示されている間は、駆動回路５－ｉはＶｇ＝５Ｖのゲート電圧を回生トランジスタ１７－ｉに印加している。一方、駆動回路１９は、制御装置１４からの指令信号がオン状態の間は、スナバ素子１８のゲート電圧Ｖｄｇを０Ｖとしている。時刻ｔ１で指令信号がオンからオフに移行すると、駆動回路５－ｉは、従来の一般的な電力変換装置と同様に、回生トランジスタ１７－ｉのゲート電圧Ｖｇを０Ｖとする。
　駆動回路１９は、時刻ｔ１で指令信号がオンからオフに移行すると、スナバ素子１８のゲート電圧Ｖｃｇを、スナバ素子１８が非直線領域で動作するよう制御することにより、スナバ素子１８自身の損失により、回生トランジスタ１７－１～１７－６に発生するサージ電圧を抑制する。具体的には、例えば、図９に示すように、ゲート電圧Ｖｄｇを徐々に所定の値まで増加させその後所定の期間その電圧を保ち、その後０Ｖまで徐々に減少させる。その際、ゲート電圧ＶｃｇのＯＮ時間（Ｖｃｇが０Ｖでない時間）は回生トランジスタ１７－１～１７－６のキャリア周波数と同程度の時間（たとえば１０μｓ～４００μｓ程度）内であることが望ましい。以上述べた以外の本実施の形態の動作は、実施の形態３と同様である。
　このように、本実施の形態では、電源回生コンバータとして機能する電力変換装置において、スナバ素子１８をスナバコンデンサの代わりに用いて、回生トランジスタ１７－１～１７－６のターンオフ時にスナバ素子１８が非線形領域内で動作するよう所定のプロファイルでゲート電圧Ｖｃｇを印加し、スナバ素子１８自身の損失により、回生トランジスタ１７－１～１７－６に発生するサージ電圧を抑制するようにした。そのため、小型で簡略化な回路を用いてサージ電圧を抑制することができる。
　以上のように、本発明にかかる電力変換装置およびサージ電圧抑制方法は、直流を三相交流に変換する電力変換装置やモータ等にインバータ回路や三相負荷による誘導逆起電力を三相交流電源に回生する電力変換装置に有用であり、特に、回路の小型、簡略化を図る電力変換装置に適している。
　１，１４　制御装置
　２　直流電源
　３　平滑コンデンサ
　４－１～４－６　ダイオード
　５－１～５－６，９，１９　駆動回路
　６－１～６－６　トランジスタ
　７－１～７－６　Ｓｉ半導体トランジスタ
　８，１８　スナバ素子
　１０　三相交流電源
　１１　スナバコンデンサ
　１２　インバータ装置
　１３　モータ（Ｍ）
　１５－１～１５－６，１７－１～１７－６　回生トランジスタ
　１６－１～１６－３　電流検出器
　２０　負荷

Claims (10)

  1. 　ワイドバンドギャップ半導体を用いた電圧駆動型のワイドバンドギャップスイッチング素子と、
    　前記ワイドバンドギャップスイッチング素子のターンオフ時に、前記ワイドバンドギャップスイッチング素子を駆動するための電圧を、前記ワイドバンドギャップスイッチング素子を非直線領域で動作させるよう定めた電圧プロファイルに基づいて制御する駆動回路と、
    　を備えることを特徴とする電力変換装置。
  2. 　前記電力変換装置は、直流電源から供給された直流電力を交流電力に変換するインバータ装置であり、
    　前記ワイドバンドギャップスイッチング素子を、自身のオンオフ動作により直流電力を交流電力に変換するスイッチング素子とする、
    　ことを特徴とする請求項１に記載の電力変換装置。
  3. 　前記電力変換装置は、負荷から供給される回生エネルギーを交流電源に回生する回生コンバータ装置であり、
    　前記ワイドバンドギャップスイッチング素子を、自身のオンオフ動作により回生エネルギーを交流電源に回生するスイッチング素子とする、
    　ことを特徴とする請求項１に記載の電力変換装置。
  4. 　前記電力変換装置は、直流電源から供給された直流電力を交流電力に変換するインバータ装置であり、
    　前記ワイドバンドギャップスイッチング素子は、直流電力を交流電力に変換するスイッチング素子を保護対象スイッチング素子とし、前記保護対象スイッチング素子を過電流から保護するスナバ回路として機能する、
    　ことを特徴とする請求項１に記載の電力変換装置。
  5. 　前記電力変換装置は、負荷から供給される回生エネルギーを交流電源に回生する回生コンバータ装置であり、
    　前記ワイドバンドギャップスイッチング素子は、回生エネルギーを交流電源に回生するスイッチング素子を保護対象スイッチング素子とし、前記保護対象スイッチング素子を過電流から保護するスナバ回路として機能する、
    　ことを特徴とする請求項１に記載の電力変換装置。
  6. 　前記スナバ回路として機能する前記ワイドバンドギャップスイッチング素子は、前記保護対象スイッチング素子と並列に接続する、
    　ことを特徴とする請求項４または５に記載の電力変換装置。
  7. 　前記ワイドバンドギャップスイッチング素子をユニポーラ型とする、
    　ことを特徴とする請求項１～６のいずれか１つに記載の電力変換装置。
  8. 　前記ターンオフ時として、出力短絡によるターンオフ時を含む、
    　ことを特徴とする請求項１～７のいずれか１つに記載の電力変換装置。
  9. 　前記ワイドバンドギャップ半導体を、シリコンカーバイドとする、
    　ことを特徴とする請求項１～８のいずれか１つに記載の電力変換装置。
  10. 　電力変換装置におけるサージ電圧抑制方法であって、
    　スイッチング素子のターンオフ時に前記ワイドバンドギャップスイッチング素子を駆動するための電圧プロファイルを、前記電圧プロファイルに基づく駆動時に前記ワイドバンドギャップスイッチング素子を非直線領域で動作させるよう定めるプロファイル決定ステップと、
    　前記ワイドバンドギャップスイッチング素子のターンオフ時に、前記電圧プロファイルに基づいて前記ワイドバンドギャップスイッチング素子を駆動するための電圧を制御する駆動ステップと、
    　を含み、
    　前記ワイドバンドギャップスイッチング素子を、ワイドバンドギャップ半導体を用いた電圧駆動型のスイッチング素子とする、
    　ことを特徴とするサージ電圧抑制方法。
PCT/JP2010/055880 2010-03-31 2010-03-31 電力変換装置およびサージ電圧抑制方法 WO2011121765A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020127024251A KR101454526B1 (ko) 2010-03-31 2010-03-31 전력 변환 장치 및 서지 전압 억제 방법
JP2012507985A JP5518181B2 (ja) 2010-03-31 2010-03-31 電力変換装置およびサージ電圧抑制方法
PCT/JP2010/055880 WO2011121765A1 (ja) 2010-03-31 2010-03-31 電力変換装置およびサージ電圧抑制方法
US13/637,285 US9124270B2 (en) 2010-03-31 2010-03-31 Electric power conversion device and surge voltage suppressing method
DE201011005430 DE112010005430T8 (de) 2010-03-31 2010-03-31 Wandlervorrichtung für elektrische Energie und Überspannungs-Unterdrückungsverfahren
CN201080066009.2A CN102835014B (zh) 2010-03-31 2010-03-31 功率转换装置以及浪涌电压抑制方法
TW99121633A TWI462444B (zh) 2010-03-31 2010-07-01 電源變換裝置及突波電壓抑制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/055880 WO2011121765A1 (ja) 2010-03-31 2010-03-31 電力変換装置およびサージ電圧抑制方法

Publications (1)

Publication Number Publication Date
WO2011121765A1 true WO2011121765A1 (ja) 2011-10-06

Family

ID=44711551

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/055880 WO2011121765A1 (ja) 2010-03-31 2010-03-31 電力変換装置およびサージ電圧抑制方法

Country Status (7)

Country Link
US (1) US9124270B2 (ja)
JP (1) JP5518181B2 (ja)
KR (1) KR101454526B1 (ja)
CN (1) CN102835014B (ja)
DE (1) DE112010005430T8 (ja)
TW (1) TWI462444B (ja)
WO (1) WO2011121765A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130143504A (ko) * 2012-06-21 2013-12-31 훼어촤일드 세미컨덕터 코포레이션 스위칭 회로 및 컨트롤러 회로
JP2014027816A (ja) * 2012-07-27 2014-02-06 Mitsubishi Electric Corp 電力変換装置
JP2017050996A (ja) * 2015-09-02 2017-03-09 ファナック株式会社 過電流検出部を有するモータ駆動装置
WO2024004208A1 (ja) * 2022-07-01 2024-01-04 三菱電機株式会社 電力変換装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9373617B2 (en) * 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) * 2011-09-11 2017-05-02 Cree, Inc. High performance power module
KR101886982B1 (ko) * 2014-08-06 2018-08-08 미쓰비시덴키 가부시키가이샤 엘리베이터의 제어장치
KR20160098894A (ko) * 2015-02-11 2016-08-19 삼성에스디아이 주식회사 전력 변환 장치 및 그의 구동 방법
JP2018506952A (ja) * 2015-02-18 2018-03-08 ジーイー・アビエイション・システムズ・エルエルシー 航空機始動および発電システム
JP6963556B2 (ja) * 2015-10-21 2021-11-10 マイクロチップ テクノロジー インコーポレイテッドMicrochip Technology Incorporated 非飽和又は短絡障害を制御するためのＳｉＣ及びＩＧＢＴパワーデバイス用のゲート駆動制御システム
JP6561794B2 (ja) * 2015-11-20 2019-08-21 トヨタ自動車株式会社 スイッチング回路
JP6282331B1 (ja) * 2016-10-31 2018-02-21 三菱電機株式会社 電力変換装置
US10003275B2 (en) * 2016-11-11 2018-06-19 Texas Instruments Incorporated LLC resonant converter with integrated magnetics
JP6852445B2 (ja) * 2017-02-16 2021-03-31 富士電機株式会社 半導体装置
TWI724571B (zh) * 2019-10-04 2021-04-11 建準電機工業股份有限公司 馬達停轉保護控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479758A (ja) * 1990-07-19 1992-03-13 Fuji Electric Co Ltd 電流センスｉｇｂｔの駆動回路
JP2000092817A (ja) * 1998-09-16 2000-03-31 Toshiba Corp スナバ装置及び電力変換装置
JP2001169413A (ja) * 1999-12-07 2001-06-22 Honda Motor Co Ltd 誘導性負荷駆動装置
JP2002095238A (ja) * 2000-09-11 2002-03-29 Mitsubishi Electric Corp パワーモジュール
JP2004336845A (ja) * 2003-05-01 2004-11-25 Sumitomo Electric Ind Ltd 車載電力変換装置
JP2005006381A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd スイッチング素子の駆動回路
JP2009021395A (ja) * 2007-07-12 2009-01-29 Panasonic Corp 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7217950B2 (en) * 2002-10-11 2007-05-15 Nissan Motor Co., Ltd. Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same
EP1768244A1 (en) 2004-07-01 2007-03-28 The Kansai Electric Power Co., Inc. Snubber circuit and power semiconductor device having snubber circuit
JP4853928B2 (ja) 2007-08-24 2012-01-11 独立行政法人産業技術総合研究所 炭化ケイ素静電誘導トランジスタの制御装置及び制御方法
JP2009219268A (ja) 2008-03-11 2009-09-24 Daikin Ind Ltd 電力変換装置
US7738267B1 (en) * 2009-01-07 2010-06-15 Rockwell Automation Technologies, Inc. Systems and methods for common-mode voltage reduction in AC drives

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0479758A (ja) * 1990-07-19 1992-03-13 Fuji Electric Co Ltd 電流センスｉｇｂｔの駆動回路
JP2000092817A (ja) * 1998-09-16 2000-03-31 Toshiba Corp スナバ装置及び電力変換装置
JP2001169413A (ja) * 1999-12-07 2001-06-22 Honda Motor Co Ltd 誘導性負荷駆動装置
JP2002095238A (ja) * 2000-09-11 2002-03-29 Mitsubishi Electric Corp パワーモジュール
JP2004336845A (ja) * 2003-05-01 2004-11-25 Sumitomo Electric Ind Ltd 車載電力変換装置
JP2005006381A (ja) * 2003-06-10 2005-01-06 Hitachi Ltd スイッチング素子の駆動回路
JP2009021395A (ja) * 2007-07-12 2009-01-29 Panasonic Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130143504A (ko) * 2012-06-21 2013-12-31 훼어촤일드 세미컨덕터 코포레이션 스위칭 회로 및 컨트롤러 회로
KR102050933B1 (ko) * 2012-06-21 2019-12-02 페어차일드 세미컨덕터 코포레이션 스위칭 회로 및 컨트롤러 회로
JP2014027816A (ja) * 2012-07-27 2014-02-06 Mitsubishi Electric Corp 電力変換装置
JP2017050996A (ja) * 2015-09-02 2017-03-09 ファナック株式会社 過電流検出部を有するモータ駆動装置
US9912281B2 (en) 2015-09-02 2018-03-06 Fanuc Corporation Motor driving apparatus including overcurrent detection unit
WO2024004208A1 (ja) * 2022-07-01 2024-01-04 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
TWI462444B (zh) 2014-11-21
CN102835014A (zh) 2012-12-19
JPWO2011121765A1 (ja) 2013-07-04
DE112010005430T5 (de) 2013-01-24
KR20120118852A (ko) 2012-10-29
US20130016542A1 (en) 2013-01-17
JP5518181B2 (ja) 2014-06-11
CN102835014B (zh) 2016-02-10
DE112010005430T8 (de) 2013-05-16
US9124270B2 (en) 2015-09-01
KR101454526B1 (ko) 2014-10-23
TW201134074A (en) 2011-10-01

Similar Documents

Publication Publication Date Title
JP5518181B2 (ja) 電力変換装置およびサージ電圧抑制方法
JP5521796B2 (ja) 整流回路
EP3035532B1 (en) Gate drive circuit and method of operating same
CN106817113B (zh) 用于场控开关的过电流保护的系统及方法
US20120307540A1 (en) Power conversion device
JP5752234B2 (ja) 電力変換装置
US9024564B2 (en) Drive control device and drive control method
JP2007533284A (ja) インバータ・ブリッジ短絡保護スキーム
JP6988670B2 (ja) 駆動回路、パワーモジュール及び電力変換システム
US10511301B2 (en) Gate drive circuit, power conversion apparatus, and railway vehicle
WO2019207977A1 (ja) ゲート駆動回路およびゲート駆動方法
JP6314053B2 (ja) 電力変換装置及びその制御方法
JP2018133892A (ja) パワー半導体のゲート駆動装置およびゲート駆動方法
WO2018193527A1 (ja) 過電流検出回路及び電力変換装置
JP5298557B2 (ja) 電圧駆動型半導体素子のゲート駆動装置
JP7341163B2 (ja) 電力用半導体素子の駆動回路、およびそれを用いた電力用半導体モジュール
JP6844587B2 (ja) 駆動回路
US11063506B2 (en) Power converter
JP2007104739A (ja) 電力用半導体モジュールの駆動回路
JP7460508B2 (ja) 電力変換装置
JP6007168B2 (ja) ゲート電圧の制御方法
JP2019041514A (ja) 半導体素子の駆動回路
JP4786298B2 (ja) インバータ
KR20170066860A (ko) 차량용 인버터 보호 장치 및 방법
JP2006094654A (ja) 多直列接続された自己消弧型素子のゲート制御方法及びこれを用いた電力変換装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080066009.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10848943

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012507985

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127024251

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13637285

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120100054304

Country of ref document: DE

Ref document number: 112010005430

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10848943

Country of ref document: EP

Kind code of ref document: A1