JP2007533284A - インバータ・ブリッジ短絡保護スキーム - Google Patents

インバータ・ブリッジ短絡保護スキーム Download PDF

Info

Publication number
JP2007533284A
JP2007533284A JP2007507284A JP2007507284A JP2007533284A JP 2007533284 A JP2007533284 A JP 2007533284A JP 2007507284 A JP2007507284 A JP 2007507284A JP 2007507284 A JP2007507284 A JP 2007507284A JP 2007533284 A JP2007533284 A JP 2007533284A
Authority
JP
Japan
Prior art keywords
switch
bus voltage
branch
switches
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007507284A
Other languages
English (en)
Inventor
ノジマ，ジェラルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMC Electrical Products Inc
Original Assignee
SMC Electrical Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMC Electrical Products Inc filed Critical SMC Electrical Products Inc
Publication of JP2007533284A publication Critical patent/JP2007533284A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

インバータ・ブリッジのスイッチを遮断するための適切なシーケンスを保証するため、誘導負荷を駆動するのに用いられる、三相マルチプル・レベル・インバータ・ブリッジの故障処理システム。インバータ・ブリッジの最大の負バス電圧レベル及び最大の正バス電圧レベルに向かって外側のスイッチが、インバータ・ブリッジの出力位相に最も近い内側のスイッチより低い相互コンダクタンスを有するように、インバータ・ブリッジで使用されるスイッチが選択される。更に、外側のスイッチを駆動するドライバカードは、内側のスイッチを駆動するドライバカードより大きさが小さい励磁制御信号を利用する。オン状態のスイッチの非飽和状態を検出したときに、外側のスイッチを駆動するドライバカードは、外側のスイッチにオフ状態を自動的に指令するように設定され、内側のスイッチを駆動するドライバカードは動作を始める前にコントローラから指示を待つ。
【選択図】なし

Description

三相ＡＣモータと共に使用されるインバータ・ブリッジのような、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）及び同様のスイッチ装置を使用する、インバータ・ブリッジにおける故障処理。
インバータ・ブリッジは、誘導負荷を駆動するために使用される制御エネルギーを提供する。インバータ・ブリッジ内の複数のスイッチは、インバータ・ブリッジの出力電圧を変えるために連続してスイッチされる。通常の場合、出力は三相交流電圧である。インバータ・ブリッジの位相とスイッチング・スキームの一般的な背景技術の説明として、２００２年５月１０日発行のＷＯ０２／３７６５４Ａ２及び２００４年２月１９日発行のＷＯ２００４／０１５８５１Ａ２のＰＣＴ公報が、参照により、本願に組み込まれる。
従来のインバータ・ブリッジにおいては、故障状態（短絡）は２つのカテゴリーの１つに属するものとして特徴付けることができる。第１のカテゴリーは、タイプＩの故障である。通常、タイプＩの故障は、ドライブ内部の故障の結果である（例えば、ＩＧＢＴの故障あるいは低インダクタンスの出力故障）。低インピーダンスの結果、ＩＧＢＴを流れる電流（ｄｉ／ｄｔ）の増加量が高くなり、ＩＧＢＴが非飽和にならざるを得なくなる。
タイプＩの故障が検知された場合、インバータ・ブリッジのスイッチはオフ状態になるよう連続して指令される。スイッチが飽和状態にないため、電流はゆっくりと低下し、感知可能な電圧ノイズを引き起こすことはない。従って、２段インバータ・ブリッジのタイプＩの故障は、極めて管理しやすく、多くの方法が当分野で知られている。しかしながら、故障電流路に関係する２個以上のＩＧＢＴスイッチを有する３以上（複数）レベルのインバータ・ブリッジでは、ＩＧＢＴの破壊を引き起しうるＩＧＢＴスイッチの非飽和シーケンスは予測不可能である。
第２のカテゴリーは、タイプIIの故障であり、典型的には、ケーブル短絡あるいはモータ故障のようなインバータ・ブリッジの外部の故障である。故障をおこす回路のインピーダンスは通常高いため、ＩＧＢＴを流れる電流はゆっくりと上昇する。その結果、ＩＧＢＴはタイプIIの故障状態で飽和状態になる。タイプIIの故障は、特定のＩＧＢＴが既に飽和状態にある場合にも起こりうる。
タイプIIの故障状態では、飽和状態でＩＧＢＴがオフ状態になるよう連続して指令された場合、ＩＧＢＴは直ちにオフとなる。しかしながら、飽和状態でのかかるスイッチングは、トランジスタを破損し得る電圧ノイズを引き起こす。電圧ノイズは、回路の漏れインダクタンスと負の電流ｄｉ／ｄｔの積である逆起電力に起因する。タイプIIの故障では、電流はＩＧＢＴの公称定格電流より数倍高いレベルまで上昇する。
故障状態の間、ＩＧＢＴが飽和状態になるため、タイプIIの短絡故障は、インバータ・ブリッジ、特にマルチレベル・インバータ・ブリッジにとっては最悪のケースである。タイプIIの故障は、ｄｉ／ｄｔ電流の限られた増加を引き起こす短絡経路インダクタンスに伴って生じ、それにより電流がＩＧＢＴの最大定格電流よりかなり上昇するが、ＩＧＢＴを非飽和状態にはできない。実際問題として、ＩＧＢＴにオフ状態を指令せずに、誘導負荷への電力を遮断するための追加回路をインバータ・ブリッジに加えると、インバータ・ブリッジ回路の漏れインダクタンスを増加させ、あるいはそれにより有害な電圧ノイズを発生させる無害な電流スイッチングｄｉ／ｄｔｓを引き起こす。反対に、タイプIIの故障の間スイッチがオフ状態を指令され、故障電流がＩＧＢＴの最大定格電流よりも上昇する場合、ＩＧＢＴは負の電流ｄｉ／ｄｔによって発生した電圧ノイズにより破壊される可能性が高い。
図１に示すように、タイプIIの故障の開始時（ｔ１）には、電流はゆっくり上昇する。しかし、インバータ・コントローラが過負荷状態を認識する時点（ｔ２）と、短絡電流が最大定格電流を超える時点（ｔ３）の間の時間は、個別のＩＧＢＴのスイッチオフに要する時間より短いことが多い。従って、コントローラが作動できる前、あるいは遮断するように指令されたスイッチが実際に遮断する前に、故障電流はスイッチ遮断禁止領域に入る。
上昇時間を減速させるための１つの方法は、インバータ・ブリッジの出力においてインダクタンスを人工的に増加させることである。しかし、これは損失を増加させ、インダクタンス自体が短絡の一部である場合の状況には対処していない。
一旦、故障電流がスイッチ遮断禁止領域に入れば、安全な遮断は、電流がその後にＩＧＢＴの最大定格電流（Ｉｍａｘ）より下まで低下するか、あるいは、電流がＩＧＢＴを非飽和状態にするのに必要な電流を超えている場合にのみ可能となる。しかし、一旦ＩＧＢＴが故障状態で非飽和電流レベルに達すると（ｔ４）、ＩＧＢＴへの熱損傷の前にスイッチを切る時間は非常に短い。
現在まで、従来の設計では、タイプIIの故障の間ＩＧＢＴにオフ状態にするよう指令する際に、全てのインバータ・ブリッジを破壊の危険にさらす故障電流インダクタンスが常に存在した。更に、従来のインバータ・ブリッジでは、たとえインバータ・ブリッジ・コントローラが適切なシーケンスでスイッチオフする指令をしても、通常の場合非飽和は直列接続のスイッチ間で不規則に起こるため、スイッチの破壊が起こりうる。
国際公開第０２／３７６５４号パンフレット 国際公開第２００４／１５８５１号パンフレット
本発明は、タイプIIの故障を含む、短絡の場合のインバータ・ブリッジにおける絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）の保護のための新規な発明である。タイプIIの故障に直面したトランジスタを迅速に停止させる。本発明の原理は、いかなる製造者の、−−低電圧、中電圧、あるいは高電圧の−−ＡＣドライブにもあてはまる。更に、この原理は、インバータ・ブリッジ・スイッチが、故障状態で非飽和になった、バイポーラ接合トランジスタ（ＢＪＴ）や電界効果トランジスタ（ＦＥＴ）のような他のタイプのトランジスタであるときにもあてはまる。
本発明の第１の特徴は、インバータ・ブリッジ・トポロジーにおけるＩＧＢＴの位置によって、インバータ・ブリッジにおける各スイッチの相互コンダクタンスを制御することである。本発明の第２の特徴は、インバータ・ブリッジ・トポロジーにおけるＩＧＢＴの位置によって、各ＩＧＢＴに明確な励磁制御信号を割り当てることである。
三相インバータ・ブリッジにおいて、スイッチは複数の分岐に配置され、各分岐は三相出力の一相を提供する。各分岐内では、スイッチは更に２つの１／２分岐に分けられる。第１の１／２分岐は、各分岐におけるＩＧＢＴの１／２からなり、最大の正バス電圧レベル（正電圧レール）と位相出力の間に接続される。各分岐における第２の１／２分岐は、最大の負バス電圧レベル（負電圧レール）と位相出力の間に接続される。これらの出力レールの１つに対するＩＧＢＴスイッチは「外側の」スイッチとして言及され、位相出力に対するＩＧＢＴスイッチは「内側の」スイッチとして言及される。
スイッチを遮断するときには、通常の動作状態であっても故障状態であっても、当分野で知られているように、各１／２分岐において、外側から内側へ連続してスイッチを遮断することが重要である。本発明は、外側のスイッチが常に非飽和であり、最初に遮断することを確実にすることによって、外側のスイッチの安全な遮断を容易にするものである。
本発明の実施の形態においては、従来のインバータ・ブリッジ・トポロジーが使用されている。三相マルチプル・レベル・インバータ・ブリッジは３つの分岐を有し、各分岐が誘導負荷を駆動するための三相出力の１つの位相を提供する。マルチプル・レベル・インバータ・ブリッジは「Ｌ」バス電圧レベル（Ｌ≧３）を有し、Ｌレベルのうちの２つは最大の負バス電圧及び最大の正バス電圧であり、中間バス電圧レベルは他のバス電圧レベルから：
Figure 2007533284
 だけの差を生じている。
三相（Ｌ＝３）インバータ・ブリッジ・トポロジーの図は図２に示され、四相（Ｌ＝４）インバータ・ブリッジ・トポロジーおよび五相（Ｌ＝５）インバータ・ブリッジ・トポロジーの１個の分岐は、図３及び図４に示されている。
インバータ・ブリッジの各分岐は２つの１／２分岐からなり、第１の１／２分岐は最大の正バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、第２の１／２分岐は最大の負バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなる。
更に、各１／２分岐は、最大の正バス電圧あるいは最大の負バス電圧に接続されたスイッチである、（Ｌ−１）個のスイッチの最も外側のスイッチと、位相出力に接続されたスイッチである、（Ｌ−１）個のスイッチの最も内側のスイッチとからなる。
中間のスイッチが各１／２分岐に含まれている場合（Ｌ＞３の場合）、例えば各１／２分岐ごとに（Ｌ−３）の数のスイッチが、最も内側のスイッチと最も外側のスイッチの間に直列に接続される。
更に、複数のドライバカードが使用される。各ドライバカードはインバータ・ブリッジのスイッチを駆動する駆動回路を含み、インバータ・ブリッジ・スイッチの各々は図５に示される各自のドライバカードを有している。各駆動回路は各スイッチをオン状態あるいはオフ状態に駆動する励磁制御信号を提供する。励磁制御信号の例として、スイッチとしてＩＧＢＴを使用する実施例では、各励磁制御信号はゲートと各ＩＧＢＴの間に印加される電圧であり、スイッチがＦＥＴである場合には、各励磁制御信号はゲートと各ＦＥＴのソースの間に印加される電圧であり、スイッチがＢＪＴである場合には、各励磁制御信号はベースと各ＢＪＴの間に印加される電流である。
ドライバカードは好ましくは、オン状態にある各スイッチに印加される電圧あるいはオン状態にある各スイッチを流れる電流のいずれかをモニタする、モニタ回路をそれぞれ有する。例えば、インバータ・スイッチとしてＩＧＢＴ、ＦＥＴあるいはＢＪＴを使用する実施例では、各モニタ回路はオン状態にある各スイッチに印加される電圧をモニタする。これと比較して、インバータ・スイッチとしてＳＣＲ、ＩＧＣＴ、ＧＴＯあるいはＭＣＴを使用する実施例では、各モニタ回路はオン状態にある各スイッチに流れる電流をモニタする。
また、ドライバカードは好ましくは、オン状態にある各スイッチのモニタされた電圧あるいは電流を閾値レベルと比較して過負荷状態を検出する、過負荷状態検出回路をそれぞれ有する。
各駆動回路に対して、いつ各スイッチをオン状態あるいはオフ状態に駆動する励磁制御信号を出力するかを指令するために、従来の三相マルチプル・レベル・インバータ・コントローラが使用される。
本発明の第１の実施形態として、インバータ・ブリッジのためのスイッチは相互コンダクタンスを有するタイプのスイッチから選択される。各最も外側のスイッチは、同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有する。Ｌ＞３の場合、１／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス以下で、かつ、最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンス以上の相互コンダクタンスを有する。
好ましくは、１／２分岐の各中間のスイッチは位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス未満で、最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンスより大きな相互コンダクタンスを有する。
相互コンダクタンスを有する第１の実施の形態のスイッチとして、好ましい実施の形態は、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、およびバイポーラ接合トランジスタ（ＢＪＴ）を含む。
本発明の第２の実施の形態として、相互コンダクタンスに基づきインバータ・ブリッジのためのスイッチを選択する方法が開示されている。少なくとも６（Ｌ−１）個のスイッチの相互コンダクタンスが決定される。インバータ・ブリッジの各１／２分岐ごとに、１つの外側のスイッチと１つの内側のスイッチが選択され、より低い相互コンダクタンスを有すると決定されたスイッチが最も外側のスイッチとして使用するために選択され、より高い相互コンダクタンスを有すると決定されたスイッチが最も内側のスイッチとして使用するために選択される。
スイッチが選択されたインバータ・ブリッジが三相より多相である場合（Ｌ＞３である場合）には、中間のスイッチも選択される。最低限でも、各中間のスイッチは、各中間のスイッチの相互コンダクタンスが、（位相出力に接続された）次の内側のスイッチとして選択されたものの相互コンダクタンス以下で、（最大の負バス電圧あるいは最大の正バス電圧に接続された）次の外側のスイッチの相互インダクタンス以上となるように、選択される。好ましくは、各中間のスイッチは、各中間のスイッチの相互インダクタンスが次の内側のスイッチの相互インダクタンス未満で、次の外側のスイッチの相互インダクタンスより大きくなるように選択される。
好ましくは、外側のスイッチをオン状態あるいはオフ状態に駆動する第１の励磁制御信号を提供するように構成された１つの外側のスイッチ駆動回路に、１つの外側のスイッチを対応させ、内側のスイッチをオン状態あるいはオフ状態に駆動する第２の励磁制御信号を提供するように構成された１つの内側のスイッチ駆動回路に、１つの内側のスイッチを対応させる。外側のスイッチ駆動回路と内側のスイッチ駆動回路は、外側のスイッチをオン状態に駆動するときの前記第１の励磁制御信号が、内側のスイッチをオン状態に駆動するときの前記第２の励磁制御信号より大きさが小さくなるように選択あるいは設定される。
Ｌ＞３の場合には、各１／２分岐内の各中間のスイッチごとに、中間のスイッチをオン状態あるいはオフ状態に駆動する中間励磁制御信号を提供するように構成された各中間のスイッチ駆動回路に、中間のスイッチを対応させる。各中間のスイッチ駆動回路は、中間励磁制御信号が、中間のスイッチをオン状態に駆動するときには各次の内側のスイッチのそれぞれをオン状態に駆動するために用いられる励磁制御信号以下の大きさであり、各次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号以上の大きさであるように選択あるいは設定される。より好ましくは、各中間のスイッチ駆動回路は、中間励磁制御信号が、中間のスイッチをオン状態に駆動するときには各次の内側のスイッチのそれぞれをオン状態に駆動するために用いられる励磁制御信号未満で、各次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号おり大きくなるように選択あるいは設定される。
更に、各１／２分岐ごとに、内側のスイッチと、外側のスイッチと、Ｌ＞３の場合には中間のスイッチを選択した後で、各１／２分岐におけるそれらの相対的な位置を指定するためにスイッチにラベリングをする。
相互コンダクタンスを有する第２の実施の形態のスイッチとして、好ましい実施の形態は、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、およびバイポーラ接合トランジスタ（ＢＪＴ）を含む。
本発明の第３の実施の形態は、三相マルチプル・レベル・インバータ・ブリッジと関連する駆動回路からなるシステムである。各１／２分岐の各最も外側のスイッチは、同一の１／２分岐の最も内側のスイッチをオン状態に駆動する励磁制御信号よりも、大きさが小さな励磁制御信号によってオン状態に駆動される。Ｌ＞３の場合には、１／２分岐の各中間のスイッチは、位相出力に接続された次の内側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさ以下であり、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさ以上である励磁制御信号によってオン状態に駆動される。
相互コンダクタンスを有する第３の実施の形態のスイッチとして、好ましい実施の形態は、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、およびバイポーラ接合トランジスタ（ＢＪＴ）を含む。
第３の実施の形態の第１の変形例として、各１／２分岐ごとに、（Ｌ−１）個のスイッチの各スイッチは相互コンダクタンスを有する。各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有する。Ｌ＞３の場合、１／２分岐の中間のスイッチの各々は、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンスより大きい相互コンダクタンスを有する。
第３の実施の形態の第２の変形例として、Ｌ＞３の場合には、１／２分岐の各中間のスイッチは、位相出力に接続された次の内側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさ未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさより大きい励磁制御信号によって、オン状態に駆動される。
好ましくは、（Ｌ−１）個のスイッチの各々は相互コンダクタンスを有し、各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有する。Ｌ＞３の場合、１／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス以下であり（あるいは、より好ましくは、未満で）、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンス以上の（あるいは、より好ましくは、より大きい）相互コンダクタンスを有する。
本発明の第４の実施の形態は、三相マルチプル・レベル（Ｌ≧３）インバータ・コントローラ、三相マルチプル・レベル・インバータ・ブリッジ、および関連する駆動回路、モニタ回路、及び過負荷状態検出回路からなるシステムである。
第４の実施の形態のスイッチとして、実施例は、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、シリコン制御整流器（ＳＣＲ）、絶縁ゲート制御サイリスタ（ＩＧＣＴ）、ゲート・ターンオフ・サイリスタ（ＧＴＯ）、および金属酸化シリコン制御サイリスタ（ＭＣＴ）を含む。
各最も外側のスイッチの過負荷状態が検出されると、各最も外側のスイッチに励磁制御信号を提供する各駆動回路は、自動的に各最も外側のスイッチをオフ状態に駆動し、各最も外側のスイッチの過負荷状態検出回路は前記三相マルチプル・レベル・インバータ・コントローラに過負荷状態が検出されたことを信号で伝える。
各最も内側のスイッチの過負荷状態が検出されると、各最も内側のスイッチの各過負荷状態検出回路は前記三相マルチプル・レベル・インバータ・コントローラに過負荷状態が検出されたことを信号で伝え、各最も内側のスイッチに励磁制御信号を提供する各駆動回路は、最も内側のスイッチをオン状態のままにするか、あるいは最も内側のスイッチをオフ状態に駆動するかについての前記三相マルチプル・レベル・インバータ・コントローラからの指示を待つ。
Ｌ＞３の場合で、各中間のスイッチの過負荷状態が検出されると、各中間のスイッチの各過負荷状態検出回路は前記三相マルチプル・レベル・インバータ・コントローラに過負荷状態が検出されたことを信号で伝え、各中間のスイッチに励磁制御信号を提供する各駆動回路は、中間のスイッチをオン状態のままにするか、あるいは中間のスイッチをオフ状態に駆動するかについての前記三相マルチプル・レベル・インバータ・コントローラからの指示を待つ。
あるいは、Ｌ＞３の場合で、各中間のスイッチの過負荷状態が検出されると、各中間のスイッチに励磁制御信号を提供する各駆動回路は、自動的に各中間のスイッチをオフ状態に駆動し、各中間のスイッチの過負荷状態検出回路は前記三相マルチプル・レベル・インバータ・コントローラに過負荷状態が検出されたことを信号で伝える。１／２分岐の各最も外側のスイッチは、同一の１／２分岐の最も内側のスイッチをオン状態に駆動する励磁制御信号よりも、大きさが小さな励磁制御信号によってオン状態に駆動される。１／２分岐の各中間のスイッチは、位相出力に接続された次の内側のスイッチを閉状態に駆動するために用いられる励磁制御信号の大きさ未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチを閉状態に駆動するために用いられる励磁制御信号の大きさより大きい励磁制御信号によってオン状態に駆動される。
更に、相互コンダクタンスを有するタイプのスイッチを使用して、各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有する。１／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンスより大きい相互コンダクタンスを有する。
本発明の上記の様々な特徴は、インバータ・ブリッジの外側のスイッチが最初に非飽和状態になることを確実に保証することで、それによりスイッチのスイッチオフが必要かつ適切な順序でおこることを保証し、特殊化されたインバータ・コントローラを必要とすることなく、タイプＩ及びタイプIIの故障による損傷を軽減する。
外側のスイッチに対して、低い相互コンダクタンス及び／又は大きさが小さい励磁制御信号を使用することは有益であるが、内側のスイッチに同様の値が適用された場合、インバータ・ブリッジの安全な遮断は最も外側のトランジスタから最も内側のトランジスタへ連続して各１／２分岐を遮断することに依存しているため、達成される全体的な利益は同一ではないだろう。各スイッチは、バス電圧の割合のみを扱うように設計されており、外側のトランジスタよりも前に内側のトランジスタをスイッチオフすることにより、バス電圧の全体は遮断した内側のトランジスタに対して印加される。トポロジーにおける内側のトランジスタの位置のため、このことは内側のトランジスタの破壊という結果をもたらす。
本開示では、スイッチングの文脈において、「オン状態」、「導電」及び「閉」という用語は、「オフ状態」、「非導電」及び「開」という用語のように、置き換え可能である。
本発明の一つの特徴は、内側のスイッチの相互コンダクタンス値に対して低い相互コンダクタンス値（ｇｍ）を有するＩＧＢＴを外側のスイッチとして使用することである。外側のスイッチに低い相互コンダクタンスのＩＧＢＴを使用することにより、同等の＋ＶＧＥレベル及び通常のインバータ・ブリッジ・コントローラが使用される場合でも、外側のスイッチは常に内側のスイッチより先に非飽和状態になる。
相互コンダクタンスを決定するいくつかの技術が当分野では知られている。例えば、ＩＧＢＴについては、各ＩＧＢＴの相互コンダクタンスを選別する簡単な方法は、定格ＩＧＢＴ電流及び１５Ｖの＋ＶＧＥで、コレクタ−エミッタ電圧降下を測定することである。相互コンダクタンスを選別する別の方法は、短絡タイプＩの故障を作り出し、スイッチを流れる電流を測定することである。相互コンダクタンスが高くなるほど、所定の＋ＶＧＥに対する電流が高くなる。更に、多くのＩＧＢＴが高コストであることを考慮して、製造業者によっては出荷前に相互コンダクタンスを測定し、それに従って各ＩＧＢＴにラベリングをすることを望むであろう。
図７Ａ及び７Ｂに関して、必要な相互コンダクタンス配置でインバータ・ブリッジを構築するために、少なくとも６（Ｌ−１）個のスイッチのｇｍを決定する必要がある（ステップ７０１）。各１／２分岐ごとに、比較的低いｇｍのスイッチが最も外側のスイッチとして機能するよう選択され（ステップ７０２）、比較的高いｇｍのスイッチ（同一の１／２分岐で相対的に高い）が、最も内側のスイッチとして機能するよう選択される（ステップ７０３）。Ｌ＞３の場合（ステップ７０４）、（Ｌ−３）個のスイッチが、最も外側と最も内側のスイッチの間で直列に接続される、分岐のための中間のスイッチとして機能するように選択される。各中間のスイッチは、次の内側のスイッチ以下で次の外側のスイッチ以上のｇｍを有する（ステップ７０５）。好ましくは、各中間のスイッチは、次の内側のスイッチ未満で、次の外側のスイッチより大きいｇｍを有する。
例えば、図４では、第２の１／２分岐はスイッチＳ１〜Ｓ４からなり、Ｓ１は最も外側のスイッチであり、Ｓ４は最も内側のスイッチである。各スイッチＳＮは、ｇｍＮの相互コンダクタンスを有する。図７の方法によれば、この分岐の相互コンダクタンスは、以下の条件を満たさねばならない：
ｇｍ１＜ｇｍ４及びｇｍ１≦ｇｍ２≦ｇｍ３及びｇｍ２≦ｇｍ３≦ｇｍ４
相互コンダクタンスは以下の条件を満たすことがより好ましい：
ｇｍ１＜ｇｍ２＜ｇｍ３＜ｇｍ４
更に、各１／２分岐ごとに、内側のスイッチ、外側のスイッチおよび全ての中間のスイッチを選択した後、スイッチは、各１／２分岐の相対的位置を示すようにラベリングされる。（ステップ７０６）
このようにトランジスタを配置することにより、短絡が発生した場合、非飽和が起こる上限電流（ＩＳＣ）が低くされているため、低い相互コンダクタンスを有するトランジスタが必然的に最初に非飽和状態になる。従って、一般的なコントローラを用いても、１／２分岐の安全なスイッチオフに必要なスイッチ・シーケンシングが保証される。
同様に、トランジスタをオン状態に駆動するのに使用される励磁を低くすることもまた早い非飽和をもたらす。例えば、ＩＧＢＴに関しては、低い＋ＶＧＥは、低い相互コンダクタンスのＩＧＢＴを使用するのと同様の効果を有する。
一般に、ＩＧＢＴトランジスタ用のドライバカードは、オン状態において＋ＶＧＥ＝１５Ｖを用いる。本発明の一つの特徴によれば、各最も内側のトランジスタは＋ＶＧＥ＝１５Ｖに保たれるが、一方で、最も外側のトランジスタを励磁するために低電圧が使用される。最も内側のトランジスタのオン状態を励磁するために用いられる＋ＶＧＥの許容値を調整する必要がある場合、内側のＩＧＢＴは外側のＩＧＢＴより先に非飽和状態となってはならないため、＋ＶＧＥが１５＋０.５Ｖ／−０.０Ｖと等しいこと（すなわち、外側のトランジスタに使用される＋ＶＧＥと差を有して変化すること）が最適である。
＋ＶＧＥを１５Ｖから１４Ｖに低下させることによって、ＩＧＢＴを流れる最大電流（ＩＳＣ）を効果的に低下させることができる。例えば、６００Ａ、６.５ｋＶのＩＧＢＴでは、短絡の場合のＩＳＣは３,６００Ａから３,０００Ａに低下する。従って、内側のトランジスタを＋ＶＧＥ＝１５Ｖで駆動する一方で、外側のトランジスタを＋ＶＧＥ＝１４Ｖで駆動することにより、ＩＳＣがより小さいため、外側ＩＧＢＴは常に対応する内側ＩＧＢＴより先に非飽和状態になる。
再び、図４のスイッチＳ１〜Ｓ４からなる第２の１／２分岐に関して、スイッチＳＮに適用される＋ＶＧＥＮは、以下の条件が好ましい：
＋ＶＧＥ１＜＋ＶＧＥ４及び＋ＶＧＥ１≦＋ＶＧＥ２≦＋ＶＧＥ３及び
＋ＶＧＥ２≦＋ＶＧＥ３≦＋ＶＧＥ４
より好ましくは、励磁信号は以下の条件を満たす:
＋ＶＧＥ１＜＋ＶＧＥ２＜＋ＶＧＥ３＜＋ＶＧＥ４
＋ＶＧＥを低下させる場合、対応するＲＧの値を低下するように調整しなくてはならず、それにより＋ＶＧＥの低下に関連するスイッチング損失を最小にできる。適正値の範囲内では、このことによって、コレクタ−エミッタ電圧の増加のため導電損失がわずかに増加する可能性があるが、熱損失への影響はわずかである。
更に、相互コンダクタンスが決定されない場合で、外側のスイッチとしてより高い相互コンダクタンスを有する装置が使用されている場合、＋ＶＧＥを例えば＋１５Ｖから＋１４Ｖに低下することによって得られる利点は、高い相互コンダクタンス値をオフセットする。したがって、外側のトランジスタのために＋ＶＧＥを低下することによる利点を保証するために、使用されるトランジスタは少なくとも、同様の相互コンダクタンスを有しなければならない。しかしながら、好ましくは、低相互コンダクタンスと低＋ＶＧＥの両方がともに使用され、それにより適切な非飽和シーケンスが保証される。
例えば、図７Ｂに示されるように、連続して配置された相互コンダクタンスを有する１／２分岐の各スイッチは上記の各スイッチを駆動するために選択あるいは設定された駆動回路と対応される。比較的低い相互コンダクタンスを有する、各外側のスイッチは、外側のスイッチをオン状態に駆動させるときに、比較的低い＋ＶＧＥを提供するように構成された駆動回路に対応させられ（ステップ７０７）、一方、各内側のスイッチは、内側のスイッチをオン状態に駆動させるときに、比較的高い＋ＶＧＥを提供するように構成された駆動回路に対応させられる（ステップ７０９）。中間相互コンダクタンスを有する各中間のスイッチは、中間のスイッチをオン状態に駆動させるときに、相対的に中間の＋ＶＧＥを提供するように構成された各駆動回路に対応させられ（ステップ７０８）、各中間の＋ＶＧＥは次の内側のスイッチをオン状態に駆動するために使用される＋ＶＧＥ以下の大きさで、次の外側のスイッチをオン状態に駆動するために使用される＋ＶＧＥ以上の大きさである。より好ましくは、各中間の＋ＶＧＥは次の内側のスイッチをオン状態に駆動するために使用される＋ＶＧＥ未満の大きさで、次の外側のスイッチをオン状態に駆動するために使用される＋ＶＧＥより大きい大きさである。
本発明の更に他の特徴は、過負荷状態が検出されたとき、コントローラからの指示を待つことなく、外側のスイッチを自動的に遮断するように設定された外側のスイッチのためのドライバカードを使用することである。かかる設定は当分野において、「二段」制御として言及されることがある。二段制御を使用することにより、スイッチごとの非飽和電圧値あるいはスイッチごとの最大定格短絡電流（ＩＳＣ）が検出されるとすぐに、ドライバカード自体が外側のスイッチをオフにし、光ファイバのようなインターフェースを介してコントローラから故障信号を送信する。ほとんどの場合、ドライバカードはコントローラよりも早く応答するため、このドライバカード・プロセスはより効果的である。
反対に、内側のスイッチを駆動するドライバカードは、コントローラに過負荷状態の検出を報告し、指示を待つように設定されている。かかる設定は、当分野において「三段」制御として言及されることがある。三段制御を使用することにより、内側のスイッチはコントローラからの連続した指令によってのみオフにされる。最も内側のスイッチは対応する最も外側のスイッチがオフにされる前にオフにしてはならないので、これは重要である。
実際に、外側のスイッチが適切にオフにされ、対応する内側のスイッチは必ずしも切られる必要が無い場合、出力ケーブルの負荷インダクタンス及び浮遊インダクタンスの両方の磁界蓄積エネルギーを抑制する助けとなるだろう。コントローラが対応する外側のスイッチが短絡していると判断すれば、コントローラは内側のスイッチをオフにする。
中間のスイッチ・ドライバカードはまた、コントローラに過負荷状態の検出を報告し、指示を待つ。しかしながら、相互コンダクタンス及び／又は励磁制御信号が本発明の他の特徴によって選択されている場合には、中間のスイッチ・ドライバカードは各中間のスイッチをオフにするよう自動的に指令するように設定されてもよい。
本発明の実施の形態及び実施例に、請求の範囲に記載した発明の精神及び範囲から逸脱することなく、多くの修正を行うことができることが考えられる。
図１はタイプIIの故障における時間の経過に対する電流の変化を示す電流−時間のグラフである。 図２は誘導負荷としてＡＣモータを有する、例示的な三相インバータ・ブリッジ回路を示す。 図３は四相インバータ・ブリッジの１個の分岐を示す。 図４は五相インバータ・ブリッジの１個の分岐を示す。 図５はＩＧＢＴに接続されたドライバカードを示す。 図６はドライバカードにインターフェース接続したコントローラを示す。 図７Ａは各スイッチの相互コンダクタンスに基づきインバータ・ブリッジのスイッチを準備するための本発明の方法を示す。 図７Ｂは各スイッチの相互コンダクタンスに基づきインバータ・ブリッジのスイッチを準備するための本発明の方法を示す。

Claims (22)

  1. ３個の分岐を有する三相マルチプル・レベル・インバータ・ブリッジであって、各分岐が誘導負荷を駆動するための三相出力の１つの位相を提供し、マルチプル・レベル・インバータ・ブリッジは「Ｌ」バス電圧レベル（Ｌ≧３）を有し、Ｌレベルのうちの２つは最大の負バス電圧及び最大の正バス電圧であり、中間バス電圧レベルは最大の正バス電圧と最大の負バス電圧の差を（Ｌ−１）で除した分だけ他のバス電圧レベルと差を生じ、
    各分岐は２つの１／２分岐からなり、第１の１／２分岐は最大の正バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、第２の１／２分岐は最大の負バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、
    各１／２分岐は、
    最大の正バス電圧あるいは最大の負バス電圧に接続されたスイッチである、（Ｌ−１）個のスイッチの最も外側のスイッチと、
    位相出力に接続されたスイッチである、（Ｌ−１）個のスイッチの最も内側のスイッチと、および、
    Ｌ＞３の場合には、最も内側のスイッチと最も外側のスイッチの間に直列に接続されたスイッチである、（Ｌ−１）個のスイッチの（Ｌ−３）個の中間のスイッチとからなり、
    （Ｌ−１）個のスイッチの各々は相互コンダクタンスを有し、制御信号によって駆動されるように構成され、
    各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有し、
    Ｌ＞３の場合、１／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス以上で、最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンス以下の相互コンダクタンスを有することを特徴とする三相マルチプル・レベル・インバータ・ブリッジ。
  2. １／２分岐の各中間のスイッチは位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス未満で、最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンスより大きい相互コンダクタンスを有することを特徴とする、請求項１記載の三相マルチプル・レベル・インバータ・ブリッジ。
  3. （Ｌ−１）個のスイッチの各スイッチは、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、およびバイポーラ接合トランジスタ（ＢＪＴ）のみからなるグループから選択されることを特徴とする、請求項１記載の三相マルチプル・レベル・インバータ・ブリッジ。
  4. ３個の分岐を有する三相マルチプル・レベル・インバータ・ブリッジのためのスイッチを準備する方法であって、各分岐が誘導負荷を駆動するための三相出力の１つの位相を提供し、マルチプル・レベル・インバータ・ブリッジは「Ｌ」バス電圧レベル（Ｌ≧３）を有し、Ｌレベルのうちの２つは最大の負バス電圧及び最大の正バス電圧であり、中間バス電圧レベルは最大の正バス電圧と最大の負バス電圧の差を（Ｌ−１）で除した分だけ他のバス電圧レベルと差を生じ、
    各分岐は２つの１／２分岐からなり、第１の１／２分岐は最大の正バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、第２の１／２分岐は最大の負バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、
    各１／２分岐は、
    最大の正バス電圧あるいは最大の負バス電圧に接続されたスイッチである、（Ｌ−１）個のスイッチの最も外側のスイッチと、
    位相出力に接続されたスイッチである、（Ｌ−１）個のスイッチの最も内側のスイッチと、および、
    Ｌ＞３の場合には、最も内側のスイッチと最も外側のスイッチの間に直列に接続されたスイッチである、（Ｌ−１）個のスイッチの（Ｌ−３）個の中間のスイッチとからなり、
    （Ｌ−１）個のスイッチの各々は相互コンダクタンスを有し、制御信号によって駆動されるように構成され、
    各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有し、
    Ｌ＞３の場合、１／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス以下で、最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンス以上の相互コンダクタンスを有することを特徴とし、
    上記方法は、
    少なくとも６（Ｌ−１）個のスイッチの相互インダクタンスを決定し、
    各１／２分岐ごとに１個の外側のスイッチと１個の内側のスイッチを選択して、前記外側のスイッチが前記内側のスイッチよりも低い相互インダクタンスを有するようにし、及び
    Ｌ＞３の場合には、各１／２分岐ごとに、各中間のスイッチを選択し、それぞれの中間のスイッチの相互インダクタンスが位相出力に接続された次の内側のスイッチの相互インダクタンス以下となり、最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンス以上となるようにする工程からなることを特徴とする方法。
  5. 各１／２分岐ごとに、内側のスイッチと、外側のスイッチと、Ｌ＞３の場合には中間のスイッチを選択した後で、各１／２分岐におけるそれらの相対的な位置を指定するために、スイッチにラベリングをする工程を更に含むことを特徴とする請求項４記載の方法。
  6. 各中間のスイッチを選択する工程は、１／２分岐の各中間のスイッチの相互インダクタンスが、位相出力に接続された次の内側のスイッチの相互インダクタンス未満で、最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンスより大きくなるように選択する工程を更に含むことを特徴とする請求項４記載の方法。
  7. 各１／２分岐ごとに、内側のスイッチと、外側のスイッチと、Ｌ＞３の場合には中間のスイッチを選択した後で、各１／２分岐におけるそれらの相対的な位置を指定するために、スイッチにラベリングをする工程を更に含むことを特徴とする請求項６記載の方法。
  8. 各１／２分岐ごとに、外側のスイッチをオン状態あるいはオフ状態に駆動する第１の励磁制御信号を提供するように構成された１つの外側のスイッチ駆動回路に、１つの外側のスイッチを対応させ、
    各１／２分岐ごとに、内側のスイッチをオン状態あるいはオフ状態に駆動する第２の励磁制御信号を提供するように構成された１つの内側のスイッチ駆動回路に、１つの内側のスイッチを対応させ、
    外側のスイッチ駆動回路と内側のスイッチ駆動回路は、外側のスイッチをオン状態に駆動するときの前記第１の励磁制御信号が、内側のスイッチをオン状態に駆動するときの前記第２の励磁制御信号より大きさが小さくなるように選択あるいは設定され、
    Ｌ＞３の場合には、各１／２分岐及び各１／２分岐の各中間のスイッチごとに、中間のスイッチをオン状態あるいはオフ状態に駆動する中間励磁制御信号を提供するように構成された各中間のスイッチ駆動回路に、中間のスイッチを対応させ、各中間のスイッチ駆動回路は、中間励磁制御信号が、中間のスイッチをオン状態に駆動するときには各次の内側のスイッチをオン状態に駆動するために用いられる励磁制御信号以下の大きさであり、各次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号以上の大きさであるように選択あるいは設定される工程を更に含むことを特徴とする請求項６記載の方法。
  9. 各１／２分岐ごとに、外側のスイッチをオン状態あるいはオフ状態に駆動する第１の励磁制御信号を提供するように構成された１つの外側のスイッチ駆動回路に、１つの外側のスイッチを対応させ、
    各１／２分岐ごとに、内側のスイッチをオン状態あるいはオフ状態に駆動する第２の励磁制御信号を提供するように構成された１つの内側のスイッチ駆動回路に、１つの内側のスイッチを対応させ、
    外側のスイッチ駆動回路と内側のスイッチ駆動回路は、外側のスイッチをオン状態に駆動するときの前記第１の励磁制御信号が、内側のスイッチをオン状態に駆動するときの前記第２の励磁制御信号より大きさが小さくなるように選択あるいは設定され、
    Ｌ＞３の場合には、各１／２分岐及び各１／２分岐の各中間のスイッチごとに、中間のスイッチをオン状態あるいはオフ状態に駆動する中間励磁制御信号を提供するように構成された各中間のスイッチ駆動回路に、中間のスイッチを対応させ、各中間のスイッチ駆動回路は、中間励磁制御信号が、中間のスイッチをオン状態に駆動するときには各次の内側のスイッチをオン状態に駆動するために用いられる励磁制御信号未満の大きさであり、各次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号より大きい大きさとなるように選択あるいは設定される工程を更に含むことを特徴とする請求項４記載の方法。
  10. 選択された最も内側のスイッチ、最も外側のスイッチ、および中間のスイッチの各々は、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、およびバイポーラ接合トランジスタ（ＢＪＴ）のみからなるグループから選択されることを特徴とする請求項４記載の方法。
  11. ３個の分岐を有する三相マルチプル・レベル・インバータ・ブリッジであって、各分岐が誘導負荷を駆動するための三相出力の１つの位相を提供し、マルチプル・レベル・インバータ・ブリッジは「Ｌ」バス電圧レベル（Ｌ≧３）を有し、Ｌレベルのうちの２つは最大の負バス電圧及び最大の正バス電圧であり、中間バス電圧レベルは最大の正バス電圧と最大の負バス電圧の差を（Ｌ−１）で除した分だけ他のバス電圧レベルと差を生じ、
    各分岐は２つの１／２分岐からなり、第１の１／２分岐は最大の正バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、第２の１／２分岐は最大の負バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、
    各１／２分岐は、最大の正バス電圧あるいは最大の負バス電圧に接続されたスイッチである、（Ｌ−１）個のスイッチの最も外側のスイッチを有し、
    各１／２分岐は、位相出力に接続されたスイッチである、（Ｌ−１）個のスイッチの最も内側のスイッチを有し、
    Ｌ＞３の場合には、最も内側のスイッチと最も外側のスイッチの間に直列に接続されたスイッチである、（Ｌ−１）個のスイッチの（Ｌ−３）個の中間のスイッチがある、三相マルチプル・レベル・インバータ・ブリッジと、および
    インバータ・ブリッジのスイッチを駆動するように構成された複数の駆動回路であって、各インバータ・ブリッジ・スイッチは各自で駆動回路を有し、各駆動回路は各スイッチをオン状態あるいはオフ状態に駆動する励磁制御信号を提供し、
    各１／２分岐の各最も外側のスイッチは、同一の１／２分岐の最も内側のスイッチをオン状態に駆動する励磁制御信号以上の大きさが小さい励磁制御信号によってオン状態に駆動され、
    Ｌ＞３の場合には、１／２分岐の各中間のスイッチは、位相出力に接続された次の内側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさ以下であり、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさ以上である励磁制御信号によってオン状態に駆動される複数の駆動回路とからなることを特徴とするシステム。
  12. （Ｌ−１）個のスイッチの各々は相互コンダクタンスを有し、
    各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有し、
    Ｌ＞３の場合、１／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンスより大きい相互コンダクタンスを有することを特徴とする請求項１１記載のシステム。
  13. Ｌ＞３の場合には、１／２分岐の各中間のスイッチは、位相出力に接続された次の内側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさ未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさより大きい励磁制御信号によって、オン状態に駆動されることを特徴とする請求項１１記載のシステム。
  14. （Ｌ−１）個のスイッチの各々は相互コンダクタンスを有し、
    各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有し、
    Ｌ＞３の場合、１／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス以下であり、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンス以上の相互コンダクタンスを有することを特徴とする請求項１３記載のシステム。
  15. （Ｌ−１）個のスイッチの各々は相互コンダクタンスを有し、
    各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有し、
    Ｌ＞３の場合、１／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンスより大きい相互コンダクタンスを有することを特徴とする請求項１３記載のシステム。
  16. 各１／２分岐ごとに、（Ｌ−１）個のスイッチの各スイッチは、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、およびバイポーラ接合トランジスタ（ＢＪＴ）のみからなるグループから選択され、
    （Ｌ−１）個のスイッチがＩＧＢＴである場合には、各励磁制御信号はゲートと各ＩＧＢＴの間に印加される電圧であり、
    （Ｌ−１）個のスイッチがＦＥＴである場合には、各励磁制御信号はゲートと各ＦＥＴのソースの間に印加される電圧であり、
    （Ｌ−１）個のスイッチがＢＪＴである場合には、各励磁制御信号はベースと各ＢＪＴの間に印加される電流であることを特徴とする請求項１１に記載のシステム。
  17. ３個の分岐を有する三相マルチプル・レベル・インバータ・ブリッジであって、各分岐が誘導負荷を駆動するための三相出力の１つの位相を提供し、マルチプル・レベル・インバータ・ブリッジは「Ｌ」バス電圧レベル（Ｌ≧３）を有し、Ｌレベルのうちの２つは最大の負バス電圧及び最大の正バス電圧であり、中間バス電圧レベルは最大の正バス電圧と最大の負バス電圧の差を（Ｌ−１）で除した分だけ他のバス電圧レベルと差を生じ、
    各分岐は２つの１／２分岐からなり、第１の１／２分岐は最大の正バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、第２の１／２分岐は最大の負バス電圧と位相出力の間に直列に接続された（Ｌ−１）個のスイッチからなり、
    各１／２分岐は、最大の正バス電圧あるいは最大の負バス電圧に接続されたスイッチである、（Ｌ−１）個のスイッチの最も外側のスイッチを有し、
    各１／２分岐は、位相出力に接続されたスイッチである、（Ｌ−１）個のスイッチの最も内側のスイッチを有し、
    Ｌ＞３の場合には、最も内側のスイッチと最も外側のスイッチの間に直列に接続されたスイッチである、（Ｌ−１）個のスイッチの（Ｌ−３）個の中間のスイッチがある、三相マルチプル・レベル・インバータ・ブリッジと、および
    インバータ・ブリッジのスイッチを駆動するように構成された複数の駆動回路であって、インバータ・ブリッジ・スイッチの各々は各自、各スイッチをオン状態あるいはオフ状態に駆動する励磁制御信号を提供する駆動回路を有し、
    複数のモニタ回路であって、インバータ・ブリッジ・スイッチの各々は各自、オン状態にある各スイッチにかかる電圧あるいはオン状態にある各スイッチを流れる電流のいずれかをモニタするモニタ回路を有し、
    複数の過負荷状態検出回路であって、インバータ・ブリッジ・スイッチの各々は各自、オン状態にある各スイッチのモニタされた電圧あるいは電流を閾値レベルと比較して過負荷状態を検出する過負荷状態検出回路を有し、
    各駆動回路に、いつ各スイッチをオン状態あるいはオフ状態に駆動する励磁制御信号を出力するかを指令する三相マルチプル・レベル・インバータ・コントローラとからなり、
    各最も外側のスイッチの過負荷状態が検出されると、各最も外側のスイッチに励磁制御信号を提供する各駆動回路は、自動的に各最も外側のスイッチをオフ状態に駆動し、各最も外側のスイッチの過負荷状態検出回路は前記三相マルチプル・レベル・インバータ・コントローラに過負荷状態が検出されたことを信号で伝え、
    各最も内側のスイッチの過負荷状態が検出されると、各最も内側のスイッチの各過負荷状態検出回路は前記三相マルチプル・レベル・インバータ・コントローラに過負荷状態が検出されたことを信号で伝え、各最も内側のスイッチに励磁制御信号を提供する各駆動回路は、最も内側のスイッチをオン状態のままにするか、あるいは最も内側のスイッチをオフ状態に駆動するかについての前記三相マルチプル・レベル・インバータ・コントローラからの指示を待つことを特徴とするシステム。
  18. Ｌ＞３の場合で、各中間のスイッチの過負荷状態が検出されると、各中間のスイッチの各過負荷状態検出回路は前記三相マルチプル・レベル・インバータ・コントローラに過負荷状態が検出されたことを信号で伝え、各中間のスイッチに励磁制御信号を提供する各駆動回路は、中間のスイッチをオン状態のままにするか、あるいは中間のスイッチをオフ状態に駆動するかについての前記三相マルチプル・レベル・インバータ・コントローラからの指示を待つことを特徴とする請求項１７記載のシステム。
  19. Ｌ＞３の場合で、各中間のスイッチの過負荷状態が検出されると、各中間のスイッチに励磁制御信号を提供する各駆動回路は、自動的に各中間のスイッチをオフ状態に駆動し、各中間のスイッチの過負荷状態検出回路は前記三相マルチプル・レベル・インバータ・コントローラに過負荷状態が検出されたことを信号で伝え、
    １／２分岐の各最も外側のスイッチは、同一の１／２分岐の最も内側のスイッチをオン状態に駆動する励磁制御信号よりも、大きさが小さい励磁制御信号によってオン状態に駆動され、
    １／２分岐の各中間のスイッチは、位相出力に接続された次の内側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさ未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチをオン状態に駆動するために用いられる励磁制御信号の大きさより大きい励磁制御信号によってオン状態に駆動され、
    （Ｌ−１）個のスイッチの各々は相互コンダクタンスを有し、
    各最も外側のスイッチは同一の１／２分岐の最も内側のスイッチの相互コンダクタンスより低い相互コンダクタンスを有し、
    １／２分岐の各中間のスイッチは、位相出力に直列に接続された次の内側のスイッチの相互コンダクタンス未満で、かつ最大の負バス電圧あるいは最大の正バス電圧に接続された次の外側のスイッチの相互インダクタンスより大きい相互コンダクタンスを有することを特徴とする請求項１７記載のシステム。
  20. 各１／２分岐ごとに、（Ｌ−１）個のスイッチの各スイッチは、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、シリコン制御整流器（ＳＣＲ）、絶縁ゲート制御サイリスタ（ＩＧＣＴ）、ゲート・ターンオフ・サイリスタ（ＧＴＯ）、および金属酸化シリコン制御サイリスタ（ＭＣＴ）のみからなるグループから選択され、
    スイッチがＩＧＢＴ、ＦＥＴあるいはＢＪＴである場合には、各モニタ回路はオン状態にある各スイッチに印加される電圧をモニタし、
    スイッチがＳＣＲ、ＩＧＣＴ、ＧＴＯあるいはＭＣＴである場合には、各モニタ回路はオン状態にある各スイッチに流れる電流をモニタすることを特徴とする請求項１７記載のシステム。
  21. スイッチがＩＧＢＴ、ＦＥＴあるいはＢＪＴである場合には、前記閾値はスイッチごとの非飽和電圧値であり、オン状態でモニタされた電圧が前記閾値よりも上であるときは、スイッチは非飽和状態とみなされ、過負荷状態を示すことを特徴とする請求項２０記載のシステム。
  22. スイッチがＳＣＲ、ＩＧＣＴ、ＧＴＯあるいはＭＣＴである場合には、前記閾値はスイッチごとの最大定格短絡電流（ＩＳＣ）であり、オン状態でモニタされた電流が前記閾値よりも上であるときは、スイッチは非飽和状態とみなされ、過負荷状態を示すことを特徴とする請求項２０記載のシステム。
JP2007507284A 2004-04-09 2004-04-09 インバータ・ブリッジ短絡保護スキーム Abandoned JP2007533284A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/009273 WO2005109590A1 (en) 2004-04-09 2004-04-09 Inverter bridge short-circuit protection scheme

Publications (1)

Publication Number Publication Date
JP2007533284A true JP2007533284A (ja) 2007-11-15

Family

ID=35320505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007507284A Abandoned JP2007533284A (ja) 2004-04-09 2004-04-09 インバータ・ブリッジ短絡保護スキーム

Country Status (8)

Country Link
US (1) US7339803B2 (ja)
EP (1) EP1735886A4 (ja)
JP (1) JP2007533284A (ja)
CN (1) CN100530878C (ja)
AU (1) AU2004319473B2 (ja)
CA (1) CA2562076C (ja)
MX (1) MXPA06011544A (ja)
WO (1) WO2005109590A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503194A (ja) * 2004-06-18 2008-01-31 アーベーベー・シュバイツ・アーゲー 三つの電圧レベルのスイッチングのためのコンバータ回路における漏電処理のための方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137576B1 (ko) * 2002-07-31 2012-04-19 에스엠씨 일렉트리칼 프로덕츠, 인크 중간 내지 고 전압의 3레벨 이상의 ａｃ 구동 인버터 브리지를 구동하는 저 전압 2레벨 6펄스 인덕션 모터 제어기
WO2006005885A2 (fr) * 2004-07-05 2006-01-19 Moteurs Leroy-Somer Redresseur et systeme de controle de la vitesse d'un moteur electrique.
JP4784478B2 (ja) * 2006-04-20 2011-10-05 株式会社デンソー 多相回転電機の制御装置
US7279862B1 (en) 2006-08-04 2007-10-09 Gm Global Technology Operations, Inc. Fault handling of inverter driven PM motor drives
US7812628B2 (en) * 2006-12-13 2010-10-12 Renesas Electronics Corporation Method of on-chip current measurement and semiconductor IC
US7545111B2 (en) * 2006-12-22 2009-06-09 Chrysler Llc Testing inverter driven electric motor shut-off path
JP4757815B2 (ja) * 2007-03-05 2011-08-24 本田技研工業株式会社 電動機の制御装置および車両
US7652858B2 (en) * 2007-06-06 2010-01-26 Gm Global Technology Operations, Inc. Protection for permanent magnet motor control circuits
JP4240149B1 (ja) * 2008-02-14 2009-03-18 トヨタ自動車株式会社 モータ駆動装置およびハイブリッド駆動装置
US8644037B2 (en) * 2008-07-15 2014-02-04 General Electric Company AC-AC converter with high frequency link
DE102008056536A1 (de) * 2008-11-08 2010-05-12 Converteam Technology Ltd., Rugby Elektrischer Wechselrichter
DE102009006970A1 (de) * 2009-02-02 2010-08-05 Siemens Aktiengesellschaft Potentialgetrennte Funktionsprüfung für Bauelemente
DE102010001241A1 (de) * 2009-04-01 2010-10-07 Robert Bosch Gmbh Elektronisch kommutierter Elektromotor mit einer Notlaufeigenschaft
US8385091B2 (en) * 2009-08-20 2013-02-26 Electric IT Corporation 3-phase high-power UPS
US8319458B2 (en) 2010-06-17 2012-11-27 GM Global Technology Operations LLC Vehicular electrical system and method for controlling an inverter during motor deceleration
US8446113B2 (en) 2010-06-17 2013-05-21 GM Global Technology Operations LLC Vehicular electrical system and method for controlling an inverter during motor deceleration
EP2560276B1 (en) * 2011-08-17 2017-05-31 DET International Holding Limited Power conversion system
EP2798714B1 (en) 2011-12-29 2017-11-08 General Electric Company Inverter and power system with fuse protection
DE102012217903A1 (de) 2012-10-01 2014-04-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterschaltung
CN102904217B (zh) * 2012-10-12 2015-04-15 深圳市英威腾电气股份有限公司 二极管箝位式三电平igbt驱动保护电路和模块及其拓扑装置
CN102946205A (zh) * 2012-10-29 2013-02-27 华为技术有限公司 三电平逆变器和供电设备
EP2779345B8 (en) * 2013-03-14 2015-06-10 ABB Technology Oy Method for controlling switching branch of active neutral point clamped (ANPC) three-level converter and switching branch for such converter
FR3013919B1 (fr) * 2013-11-22 2016-01-08 Continental Automotive France Detection de court-circuit dans une structure de commutation
JP5813167B2 (ja) * 2014-04-01 2015-11-17 三菱電機株式会社 インバータのフェールセーフ装置
CN103983891B (zh) * 2014-05-30 2018-10-09 台达电子企业管理（上海）有限公司 逆变器电路的短路故障检测装置及方法
JP6439602B6 (ja) * 2015-06-12 2019-01-30 Tdk株式会社 スイッチング電源装置
GB2545236B (en) * 2015-12-10 2017-12-13 Rolls Royce Plc A method of controlling an inverter
US10063161B2 (en) * 2016-10-18 2018-08-28 Abb Schweiz Ag Active neutral point clamped converter control system and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880002475B1 (ko) * 1985-08-21 1988-11-14 이이수 직류 다상 양극성 무정류자 전동기
US4928042A (en) * 1986-03-22 1990-05-22 Robert Bosch Gmbh Circuit arrangement for operating a multi-phase synchronous motor on a direct-voltage system
US4947100A (en) * 1989-10-16 1990-08-07 Sundstrand Corporation Power conversion system with stepped waveform inverter having prime mover start capability
US5625545A (en) * 1994-03-01 1997-04-29 Halmar Robicon Group Medium voltage PWM drive and method
US5500616A (en) * 1995-01-13 1996-03-19 Ixys Corporation Overvoltage clamp and desaturation detection circuit
JPH10164854A (ja) * 1996-11-27 1998-06-19 Hitachi Ltd 電力変換器
JPH1132426A (ja) * 1997-07-09 1999-02-02 Shinko Electric Co Ltd インバータの保護装置
US6101109A (en) 1998-03-23 2000-08-08 Duba; Greg A. Static power converter multilevel phase driver containing power semiconductors and additional power semiconductor to attenuate ripple voltage
US6097582A (en) * 1999-02-12 2000-08-01 Wisconsin Alumni Research Foundation Short circuit protection of IGBTs and other power switching devices
US6519169B1 (en) * 1999-03-29 2003-02-11 Abb Ab Multiphase inverter with series of connected phase legs
US6236580B1 (en) * 1999-04-09 2001-05-22 Robicon Corporation Modular multi-level adjustable supply with series connected active inputs
JP3844050B2 (ja) * 2001-07-02 2006-11-08 株式会社安川電機 電力変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503194A (ja) * 2004-06-18 2008-01-31 アーベーベー・シュバイツ・アーゲー 三つの電圧レベルのスイッチングのためのコンバータ回路における漏電処理のための方法

Also Published As

Publication number Publication date
EP1735886A1 (en) 2006-12-27
EP1735886A4 (en) 2012-11-28
AU2004319473B2 (en) 2009-10-01
CA2562076C (en) 2012-10-02
CN1954470A (zh) 2007-04-25
MXPA06011544A (es) 2006-12-15
CA2562076A1 (en) 2005-11-17
AU2004319473A1 (en) 2005-11-17
US20060245222A1 (en) 2006-11-02
CN100530878C (zh) 2009-08-19
WO2005109590A1 (en) 2005-11-17
US7339803B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
JP2007533284A (ja) インバータ・ブリッジ短絡保護スキーム
CA2563457C (en) Inverter bridge controller implementing short-circuit protection scheme
EP3185421B1 (en) Solid state power control
EP3021486B1 (en) System and method for driving a power switch
JP5662118B2 (ja) インバータ駆動装置
WO2011121765A1 (ja) 電力変換装置およびサージ電圧抑制方法
US10985546B2 (en) Low-loss and fast acting solid-state breaker
CN103548266B (zh) 用于运行功率输出级的方法和装置
WO2014181450A1 (ja) 絶縁ゲート型半導体素子の制御装置およびそれを用いた電力変換装置
EP2747260B1 (en) Method for operating an electrical power rectifier, and an electrical power rectifier
SK10362000A3 (sk) Spôsob symetrického vyrovnávania asymetrických porúch
JP6314053B2 (ja) 電力変換装置及びその制御方法
JP2007116790A (ja) インバータ装置
JP2007252020A (ja) 電力変換装置
US10291159B2 (en) Control system, controller, and control method for wound induction machine
JP2004015910A (ja) ゲート駆動回路
KR20170066860A (ko) 차량용 인버터 보호 장치 및 방법
EP4117182A2 (en) Gate drive circuit and power converter
WO2023187863A1 (ja) 駆動回路、駆動回路の制御方法
JP2006094654A (ja) 多直列接続された自己消弧型素子のゲート制御方法及びこれを用いた電力変換装置
CN113746459A (zh) 一种igbt软关断保护电路、igbt驱动电路及用电设备
JPH05227738A (ja) 自己消弧素子の駆動方法及び回路、並びに該駆動回路を用いた電力変換装置
JPH08116681A (ja) 電圧形インバータ
JPH06319268A (ja) インバータ駆動制御装置

Legal Events

Date Code Title Description
A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20080901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080905