WO2010016586A1 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
WO2010016586A1
WO2010016586A1 PCT/JP2009/064052 JP2009064052W WO2010016586A1 WO 2010016586 A1 WO2010016586 A1 WO 2010016586A1 JP 2009064052 W JP2009064052 W JP 2009064052W WO 2010016586 A1 WO2010016586 A1 WO 2010016586A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
silicon wafer
oxygen concentration
single crystal
wafer
Prior art date
Application number
PCT/JP2009/064052
Other languages
English (en)
French (fr)
Inventor
晋弥 佐土原
Original Assignee
Sumco Techxiv株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv株式会社 filed Critical Sumco Techxiv株式会社
Priority to US13/057,902 priority Critical patent/US8426297B2/en
Priority to JP2010523903A priority patent/JP5572091B2/ja
Publication of WO2010016586A1 publication Critical patent/WO2010016586A1/ja
Priority to US13/839,427 priority patent/US8853103B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

 欠陥層の生成をより効果的に促しつつ、表層の酸素濃度を所定以上に保てるシリコンウェーハの製造方法を提供する。これにより、COPフリーゾーンを確保しながら通常のアニール品よりもウェーハ表層の強度を高めることができる。  窒素及び酸素が添加されたシリコンウェーハを製造する方法であって、チョクラルスキー法により窒素を添加したシリコン単結晶を育成し、該育成されたシリコン単結晶をスライスしてシリコン単結晶ウェーハとし、該スライスされたシリコン単結晶ウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施した後、該熱処理を施したシリコン単結晶ウェーハに研磨を施し、前記熱処理により得られたCOP欠陥が排除された表層を、最表面が所定の酸素濃度となるまで研磨することを特徴とするシリコンウェーハの製造方法を提供する。

Description

半導体ウェーハの製造方法
 本発明は、窒素及び酸素が添加されたシリコンウェーハの製造方法に関し、特に、熱処理後のウェーハ表面の酸素濃度不足による強度低下を防止できるシリコンウェーハの製造方法に関する。
 デバイスプロセスの高集積化・微細化のため、シリコンウェーハに対して、表層のデバイス活性領域の完全性と、その強度の向上が求められている。更には、バルク中における酸素析出物等からなる内部微小欠陥(BMD:Bulk Micro Defects)による金属等の不純物を捕獲するゲッタリング能力の向上が求められている。
 このため、チョクラルスキー法により窒素添加したシリコン単結晶インゴットを育成し、grown-in欠陥の成長を抑制して酸素析出が促進されている。このインゴットをスライスし、シリコン単結晶ウェーハを切り出し、これを鏡面研磨する。そして、鏡面研磨したシリコン単結晶ウェーハをアルゴンガスや水素ガスなどを用い、1100~1350℃で長時間の熱処理(高温アニール処理)や、急速加熱・急速冷却装置を用いた熱処理(RTA処理)や、これらの熱処理を組み合わせたものを施すことにより、ウェーハの表層を無欠陥層とし、かつバルク部にはBMDを高密度で形成することができる。このようにして、表層の完全性とバルク中のBMD密度増加の両方を実現させている(例えば、特許文献1参照)。
 ところで、上記熱処理において、熱処理炉内の雰囲気や熱処理炉等から不必要なボロンやリン等がウェーハ表面に付着したり、ウェーハ中に含有されているボロンやリン等がウェーハ表面より気化すると同時にウェーハ表面の別の位置に付着したりしてウェーハ表面から内部に拡散することにより、ウェーハ表面のキャリア濃度が変化してしまうことがある。このため、スライスされたシリコンウェーハに、水素ガス、不活性ガスのうちいずれか1以上を含む雰囲気下で熱処理を施した後、該熱処理後のシリコンウェーハに鏡面研磨を施すことにより、熱処理中にボロンやリン等が気化若しくは付着して表層のボロンやリン等のいわゆるドーパントが拡散した領域をシリコンウェーハ表面から除去する窒素ドープアニールウェーハの製造方法が提案されている(例えば、特許文献2参照)。
 また、CZ法によるシリコンウェーハに水素等の雰囲気下で熱処理を施し、酸化熱処理を行い、酸化膜剥離を行い、次いで最終鏡面研磨を施すシリコンウェーハの製造方法が提案されている(例えば、特許文献3参照)。また、メモリーICのホールドタイムを向上させるために、1100℃~1280℃で1時間以上熱処理を施し、表面層を0.5μm~20μm除去することが提案されている(例えば、特許文献4参照)。そして、シリコンウェーハ表面の欠陥及び汚損(Surface Particle and Defect)を低減させるために、シリコンウェーハを酸化雰囲気または不活性雰囲気中で1000℃~1300℃の温度で0.5~5時間熱処理し、シリコンウェーハ主表面を鏡面研磨することが提案されている(例えば、特許文献5参照)。
 更に、鏡面研磨されたシリコンウェーハを熱処理し、熱処理後のウェーハの表面を再度研磨することにより、熱処理工程でウェーハ表面に生じたヘイズや異物の焼き付きやシリコンウェーハ裏面に形成された治具との接触痕を除去するシリコンウェーハの製造方法が開示されている(例えば、特許文献6参照)。また、COPフリー領域を拡大し、平坦度を向上し、キズをなくし、シリコンウェーハ表面のヘイズを小さくし、シリコンウェーハ表面に異物が残存しないようにし、Bを添加したPタイプウェーハにおいてはB濃度の低下が抑制されて基板抵抗値がシリコンウェーハ深さ方向に一定となるようにするために、表面をエッチングし、そのシリコンウェーハを1200~1300℃で1~24時間熱処理し、シリコンウェーハの片面もしくは両面を鏡面研磨する、シリコンウェーハの製造方法が開示されている(例えば、特許文献7参照)。更に、熱処理中のドーパント汚染を効果的に除去するために、シリコンウェーハに、水素ガスを含む雰囲気下での熱処理後、そのシリコンウェーハに鏡面研磨を施す、シリコンウェーハの製造方法が開示されている(例えば、特許文献8参照)。
特開2002-43318号公報 特開2007-242920号公報 特開平11-260677号公報 特公平3-19687号公報 特開平5-144827号公報 特開2006-4983号公報 特開2003-257981号公報 特開2007-242920号公報
 しかしながら、上述のような熱処理工程においては、主に、COPの消滅(無欠陥層の生成)やドーパントの表層拡散の問題として認識されてきた。或いは、熱処理後の表層のコンタミ、キズ、ヘイズ等をなくすために、表層を除去することが検討されてきた。更に、このような表層の欠陥除去の結果としてICのホールドタイムの向上等に寄与することができた。一方、シリコンウェーハ中の酸素については、ゲッタリングサイトとしてバルク部にある程度以上の酸素濃度を維持することは重要であると認識されているが、表層の酸素濃度については、無欠陥層の生成をより効果的に促し、無欠陥層をより深くするため、少ない方がより好ましいことであると信じられてきた。実際、熱処理工程における雰囲気は、水素及び/又は不活性ガスが好ましいことが知られており、酸素を含まない雰囲気で熱処理を行えば、表層の酸素は気相に拡散する。従って、表層の酸素濃度は著しく低下するが、このような表層近傍の酸素濃度の低下は欠陥の消滅に寄与し、シリコンウェーハに好ましい影響を及ぼすと考えられてきた。ところが、酸素濃度が及ぼすその他の影響については十分に研究されていない。
 以上のような問題点に鑑み、本発明者は、酸素濃度がシリコンウェーハに及ぼす影響を鋭意研究したところ、特に表層の酸素濃度の低下に伴って、シリコンウェーハの強度(例えば、転位抑制能)が低下することを新たに見出した。例えば、表層の酸素濃度が特に低く表面の無欠陥層が十分深いシリコンウェーハであっても、強度が十分でないため、結果として転位欠陥等が表面近傍で発生してしまうシリコンウェーハもあった。そこで、無欠陥層が十分深いシリコンウェーハであって、かつ、シリコンウェーハの強度を担保可能な酸素濃度(以下、「臨界酸素濃度」という)を有するシリコンウェーハの製造方法を提供する。
 また、表面の無欠陥層の深さ(以下、「無欠陥深さ」という)は、表面酸素濃度よりも熱処理の温度条件や時間によってより大きな影響を受けることを見出し、これを利用した最適な熱処理条件の決定方法を提供する。ここで、インゴットから切り出されたシリコンウェーハの酸素濃度は、表面からバルク部においてほぼ均一と考えられる。シリコンウェーハを不活性雰囲気で熱処理をすれば、酸素は表面から気相中に拡散するが、シリコンウェーハ内の酸素濃度は、酸素濃度分布に基づく拡散により変化すると考えられ、その濃度分布は比較的予測しやすい。不活性雰囲気での相当な条件での熱処理により、シリコンウェーハの最表面の酸素濃度は、実質0となり、上述の臨界酸素濃度を得ることは困難であるが、この表面の境界条件を用いて、所定の拡散シミュレーション等により、かかる臨界酸素濃度となる表面からの距離(深さ)(以下、「臨界深さ」という)を求めることができる。従って、その臨界深さ分だけ表面研磨して削除すれば、研磨後のシリコンウェーハの表面の酸素濃度は、上記臨界酸素濃度となる。
 一方、欠陥がない又は欠陥が消滅した無欠陥層の深さである無欠陥深さは、種々の要素が複雑に絡み合うので、予測は容易ではない。しかし、結晶育成の際の冷却速度や窒素濃度等が一定の範囲内であれば、熱処理の雰囲気及び温度並びに熱処理時間により、この無欠陥深さは、ある程度一義的に決定される。上記臨界深さは、上記臨界酸素濃度を表面に露出するために研磨により削除されるが、上記無欠陥層はデバイス加工のため後に使用される。従って、上記無欠陥深さは上記臨界深さよりも大きいことが望まれる。
 ここで、熱処理温度及び熱処理時間が、上記臨界深さ並びに上記無欠陥深さに及ぼす影響を調べたところ、上記無欠陥深さに及ぼす影響の方が顕著であることがわかった。つまり、上記臨界深さがほぼ同じであっても、熱処理温度及び/又は熱処理時間を少し変えることにより、上記無欠陥深さを上記臨界深さよりずっと深く(大きく)することができる。従って、研磨後のシリコンウェーハの表面の酸素濃度を上記臨界酸素濃度以上としつつ、更に研磨後の表面から必要な深さの無欠陥層(例えば、デバイス加工のための層)を確保することができる。更に、望ましくは、ゲッタリングサイトとして、所定濃度の酸素析出欠陥(BMD:Bulk Micro Defects)が、この無欠陥層の奥(又は下)に存在することが望ましい。
 以上より、種々の係数や境界条件などを実験的に求め、拡散シミュレーションを行って、所定の臨界深さを得ることができる熱処理条件(主に、温度及び時間並びにこれらの組合せパターン)を得る。このとき、上記臨界酸素濃度は、転位の発生を実質的に防止できる程の濃度であってよい。また、求める熱処理条件は、上記臨界深さを得るために最低必要な条件であることが好ましい。つまり、熱処理温度は必要最低の温度であり及び熱処理時間は必要最短の時間であることが好ましい。このような熱処理条件を以下「臨界熱処理条件」という。尚、拡散シミュレーションを行うとしたが、もちろん、シミュレーションを一切行わず、試行錯誤等を繰返し、或いは、実験等により求めることもできる。
 次に、上記無欠陥深さが、上記臨界深さより大きく、かつ、その深さの差が、後工程で必要とされる無欠陥層の深さと同じ若しくはそれ以上となる熱処理条件を決定する。熱処理温度がより高温で及び/又はより長時間で、一般に上記臨界深さはより深くなる傾向がある。表面拡散及びバルク内拡散は、高温又は長時間でより大きくなるからである。一方、上記無欠陥深さも、熱処理として適当な温度範囲及び時間範囲内において、一般に高温又は長時間でより大きくなるが、その影響の度合いは上述するように、上記臨界深さへの影響の度合いに比べて顕著に高い。そのため、上記臨界熱処理条件よりも、より高温及び/又は長時間となる所定の熱処理条件(以下、「本熱処理条件」という)で熱処理を施せば、上記無欠陥深さが、上記臨界深さより大きく、かつ、その深さの差が、後工程で必要とされる無欠陥層の深さと同じ若しくはそれ以上となることが期待される。
 このようにして、本熱処理条件を決定した後、もう一度シミュレーション若しくは実験を行い、上記臨界酸素濃度となる深さ(以下、「再算出深さ」という)を求め、表面研磨により削除する取り代とする。そして、上記無欠陥深さがこの取り代よりも大きく、かつ、取り代を除去した後であっても、後工程で必要とされる無欠陥層の深さが十分確保できることを確認することが好ましい。これが十分でない場合は、上記本熱処理条件をより高温及び/又は長時間にして、再度上述の本熱処理条件の算出を繰り返す。これにより、最適の熱処理条件である本熱処理条件が決定され、この方法により、シリコンウェーハを大量に製造することができる。また、この製造方法により、望ましい欠陥密度分布を有するシリコンウェーハを製造し提供することができる。
 より具体的には、以下のようなものを提供することができる。
(1)窒素及び酸素が添加されたシリコンウェーハを製造する方法であって、チョクラルスキー法により窒素を添加したシリコン単結晶を育成し、該育成されたシリコン単結晶をスライスしてシリコン単結晶ウェーハとし、該スライスされたシリコン単結晶ウェーハに、水素ガス及び/又は不活性ガスを含む雰囲気下で熱処理を施した後、該熱処理を施したシリコン単結晶ウェーハに研磨を施し、前記熱処理により得られたCOP欠陥が排除された表層を、最表面が所定の酸素濃度となるまで研磨することを特徴とするシリコンウェーハの製造方法を提供することができる。
 ここで、所定の酸素濃度とは、シリコンウェーハの表層が十分な強度(例えば、耐転位性)を有する濃度を意味することができる。酸素を含まない雰囲気で熱処理を行った場合、所定の温度以上では酸素の表面からの外方拡散が生じ、表面の酸素濃度は実質ゼロとなる。そのため、シリコンウェーハ内部で酸素の拡散による移動が生じる。この拡散は、1方向で非定常の拡散方程式により比較的容易にシミュレーションにより求めることができる。また、必要に応じて予備実験を繰り返すことにより、シミュレーションに必要な係数、境界条件等を求めることができ、また、実際とのズレを補正することもできる。一般には、高温になると、また、長時間になると、研磨すべき深さが深くなる。一方、無欠陥層深さは、温度及び時間、更に、窒素濃度に大きく依存し、所定の酸素濃度となる深さの変化よりも、より鋭敏に温度及び時間に影響を受ける。つまり、高温になると、そして、長時間になると、無欠陥層はより深くなり、その深くなる度合いは、所定の酸素濃度となる深さの度合いよりも大きい。また、水素ガス及び/又は不活性ガスを含む雰囲気下での熱処理は、より好ましくは水素ガス及び/又は不活性ガスのみからなる雰囲気下での熱処理であり、好ましくは水素ガスのみからなる雰囲気下での熱処理である。そして、最表面が所定の酸素濃度となるまで研磨するとは、研磨した結果現れる表面の酸素濃度が実質的に所定の濃度若しくはおよそ所定の濃度となるまで研磨することを意味してよい。また、所定の濃度若しくはそれ以上の濃度となるまで研磨することを含んでよい。
(2)前記研磨は、前記熱処理を施したシリコン単結晶ウェーハの両面に対して行うことを特徴とする上記(1)記載のシリコンウェーハの製造方法を提供することができる。
(3)前記所定の酸素濃度は、1×1017atoms/cm以上であることを特徴とする上記(1)又は(2)に記載のシリコンウェーハの製造方法を提供することができる。
(4)前記熱処理は、1100℃以上で行うことを特徴とする上記(1)から(3)のいずれかに記載のシリコンウェーハの製造方法を提供することができる。この熱処理温度は、シリコンの融点未満である。好ましくは、1300℃以下である。
(5)更に、前記熱処理を施す前に、スライスしたシリコン単結晶ウェーハの表面をエッチングすることを特徴とする上記(1)から(4)のいずれかに記載のシリコンウェーハの製造方法を提供することができる。
(6)所定濃度の窒素及び酸素が添加されたシリコンウェーハを製造する方法であって、該シリコンウェーハを、非酸化性雰囲気下で熱処理を施した場合に、表面からの所定の深さDにおいて酸素濃度が臨界濃度となる熱処理条件を予め求め、この予め求めた熱処理条件以上の高温若しくは長時間の熱処理(以下「高/長熱処理」という)を行うことを特徴とするシリコンウェーハの製造方法を提供することができる。
 ここで、酸素の臨界濃度とは、シリコンウェーハの表層が十分な強度(例えば、耐転位性)を有する濃度を意味することができる。
(7)前記臨界濃度が、1×1017atoms/cm以上であることを特徴とする上記(6)に記載のシリコンウェーハの製造方法を提供することができる。
(8)前記高/長熱処理により熱処理を行った場合、無欠陥層深さが前記所定の深さDよりも深いことを特徴とする上記(6)又は(7)に記載のシリコンウェーハの製造方法を提供することができる。
(9)前記高/長熱処理後のシリコンウェーハの表層から前記所定の深さDだけ除去することを特徴とする上記(6)から(8)のいずれかに記載のシリコンウェーハの製造方法を提供することができる。
 以上のように、予測がより容易な表面酸素濃度及び表層酸素濃度に基づく熱処理条件での熱処理を施し、該表面酸素濃度又は表層酸素濃度に基づく取り代を研磨により取り除いて、最表面の酸素濃度を所定の範囲にすることにより、表層の十分な深さの無欠陥層を確保すると伴に、転位等の抑制能が十分な強いシリコンウェーハを製造することができる。
本発明の実施例のシリコンウェーハのSIMSによる酸素濃度デプスプロファイル結果を示すグラフである。 SIRDで測定した転位発生レベルを表層酸素濃度でプロットしたグラフである。 比較例と参照しつつ、本発明の実施例の加工工程のフローを示す図である。 本発明の実施例において、酸素濃度とウェーハの深さの関係を示すグラフである。 本発明の実施例において、欠陥密度とウェーハの深さの関係を示すグラフである。 本発明の実施例において、ウェーハの換算深さと酸素濃度との関係を実験値及びシミュレーション値において示すグラフである。 図6のグラフの換算深さが0.2までを拡大したグラフである。
 以下、図面を参照しつつ、本発明の実施例について詳しく説明するが、以下の記載は、本発明の実施例を説明するためになされたもので、本発明はこれらの実施例に限定するものではない。また、同一若しくは同種類の要素については、同一若しくは関連性のある符号を用い、重複する説明は省略する。
[酸素濃度]
 一般に、CZ法で製造されたシリコンウェーハ中の酸素濃度は、結晶引上げによる単結晶インゴットの製造過程で決定され、スライスされるインゴットの部位(ショルダー部等)によりその濃度は変化するが、1枚のシリコンウェーハ中における酸素濃度は、ほぼ一定と考えられる。この酸素濃度は、例えば、サンプル検査等により求めることができる。熱処理におけるシリコンウェーハの酸素の主な拡散は、表面及び裏面からの気相拡散と、シリコンウェーハ内部の酸素濃度分布をドライビングフォースとする固体内拡散とからなる。従って、比較的初期の段階では、スライスしたときの酸素濃度を無限大位置での酸素濃度とおき、一方、所定の温度で熱処理を開始してからの表面の酸素濃度を0(若しくは実質的に0に相当する実験値)と置いた、一次元非定常の拡散モデルを仮定することができる。例えば、バルク内(無限大位置)の酸素濃度をC1:1×1018atoms/cmとし、表面の酸素濃度をC0:1×1016atoms/cmとし、拡散係数Dが一定であると仮定する。そして、臨界酸素濃度として、1×1017atoms/cmが所定深さ(例えば、4μm)で得られる熱処理条件を求めることになる。この臨界深さは、正確な取り代とすることができるかを考慮した研磨の容易性から考えられる深さ、表面にできやすいキズ、コンタミ等の他の表面特異要因を取り除くのに好ましい深さ等を考慮して予め決定される。一般に好ましくは、4μm以上であり、より好ましくは、6μm以上である。また、取り代が多すぎると生産性が低下するので、12μm以下が好ましく、より好ましくは、10μm以下である。具体的には、例えば、次の拡散方程式を上述のような境界条件で解くことができる。
    ∂C/∂t=D(∂C/∂×)      (式1)
 ここで、C=(C(x)-C0)/C1 であり、z=x/(2×(D・t)0.5) である。ここで、xの単位はμmである。約1200℃の酸素の拡散係数Dは、3.67×10-10 (cm/sec)と見積もることができる(参照:図6.5(第247頁)「半導体シリコン結晶工学」志村史夫著 丸善株式会社発行)。従って、z=2.61・x/√t とすることができる。
 また、計算では必ずしも実際の濃度分布を正確に求めることはできないので、実験により、臨界熱処理条件を決定することもできる。例えば、種々の条件(例えば、1150℃以上、1250℃以下の温度で、0.5時間以上、10時間以下の範囲で数種類の組合せ条件)を用いて、表面からの酸素濃度分布を調べ、一覧表若しくはグラフにプロットすることにより、臨界酸素濃度を上記所定の臨界深さで得られる熱処理条件を選出する。
[実施例]
 実験用試料としてφ300mm窒素ドープ結晶(窒素ドープ量:6×1013~1×1014atoms/cm)を準備し、スライス後、アルカリエッチングを行った。尚、窒素ドープ結晶は、水冷パイプによる強制冷却機構付結晶引き上げ機による急冷タイプ結晶であり、本結晶に含まれるボイド欠陥サイズは約70~100nmに制御されたものである。
 アルカリエッチング後、アルゴン雰囲気下で1200℃で2時間アニール処理を行った。アニール処理後、両面で8~12μm(片面4~6μm)取り代条件で研磨(粗研磨及び仕上げ研磨)を行い、更に最終洗浄を行った。最終洗浄後のウェーハについてSIMSによる酸素濃度デプスプロファイル測定と表面強度測定評価を行った。
 SIMSによる酸素濃度デプスプロファイル結果を図1に示す。図1では、片面4μm研磨したものを実施例(1)として、片面7μm研磨したものを実施例(2)とした。通常アニール品(比較例)では表層酸素濃度が1×1016atoms/cm程度まで落ち込んでいるのに対して、アニール後、4又は7μm研磨処理を行うことで、表層酸素濃度が1×1017atoms/cm又は2×1017atoms/cm程度まで上昇していることが分かる。尚、バルクの酸素濃度は、約12×1017atoms/cmであった。
 次に表層強度評価を行った。手順としては、試料をエピ炉に投入し、最高温度1180℃での急速昇降温熱処理を施した。その後、SIRD(Scanning Infrared Depolarization)を用いて、エピ炉内のウェーハ保持サセプターとウェーハとの接触部に生じる微小ストレスの発生レベルを測定するという手法をとった。尚、実験用のリファレンス試料として、アニール処理を行っていないアニール用サブストレートと通常のアニール品(研磨後にアニール処理)を使用した。実験に使用した試料水準は下記のようになる。
水準(1)[実施例(1)]
アニール後研磨品(研磨取り代:片面4μm、表層酸素濃度:1×1017atoms/cm
水準(2)[実施例(2)]
アニール後研磨品(研磨取り代:片面7μm、表層酸素濃度:2×1017atoms/cm
水準(3)[比較例PW(ポリッシュド・ウェーハ)]
アニールサブストレート(リファレンス、表層酸素濃度:13×1017atoms/cm
水準(4)[比較例AN]
通常アニール品(リファレンス、表層酸素濃度:0.1×1017atoms/cm
 結果を図2に示す。図2の横軸は表層酸素濃度、縦軸はSIRDで測定した転位発生レベルである。この図より、アニール後研磨により表層酸素濃度を高めることで、通常のアニール品に比べ転位の発生量は低減しており、表層強度がPW品同等レベルにまで向上したことが確認できる。尚、水準(1)と水準(2)のCOPフリーゾーンはそれぞれ10μmと8μm確保できていることを確認した。
 更に、従来のアニール品の加工フロー(図3参照)によれば、まず、単結晶インゴットを引上げ、これをスライスしてウェーハを得て(S10)、このウェーハの表面を研削し(S12)、更にエッチングし(S14)、そして、粗研磨し(S120)、仕上げ研磨し(S122)、表面性状(含む形状)の検査をし(S123)、表面等を洗浄した後(S124)、アニール処理をして(S125)、再度洗浄し(S126)、検査工程(最終品質チェック)を経て(S128)、シリコンウェーハ製品として出荷する。一方、本発明では、スライスからエッチングまで(S10~S14)は、同様であるが、その次に、アニール前の洗浄をし(S16)、アニールして(S18)、アニール後に粗研磨(S20)及び仕上げ研磨(S22)を実施する。尚、取り代により、粗研磨(S20)を割愛することもできる。このようにアニール後に研磨工程を設け、表層を削除することにより、表層(及び表面)の酸素濃度を高めてウェーハ表層の強度を上げて転位発生を抑制し、リーク不良発生を減らすことができる。その後に、洗浄し(S24)、検査をして(S26)、出荷される。本発明では、例えば、単結晶インゴットを引上げ、これをスライスしてウェーハを得て、このウェーハの表面をエッチングした後に、アニール処理をして、研磨して表面性状(含む形状)や最終品質を調べる検査工程を経てシリコンウェーハ製品を出荷するため、検査工程を減らし生産性を向上することが可能である(図3参照)。
 上述の実施例1及び2と同様な方法で試料を準備し、熱処理の条件を、1150℃×1時間、1175℃×1時間、1200℃×1時間、1200℃×2時間とした実施例3~6(表1参照)を準備した。これらの酸素濃度の深さ方向のプロファイルを図4に示す。図4から分かるように、熱処理条件が1150℃で1時間のものは、他に比べ酸素濃度が全深さで高く、酸素の気相拡散が他の条件よりも少なく、バルク内の酸素拡散による酸素濃度の減少も緩やかである。一方、1175℃、1200℃で熱処理した試料では、酸素濃度の差が比較的小さく、特に、1200℃では、1時間行ったものの方が、2時間行ったものよりも酸素濃度が低い傾向にあり、実験誤差による影響を必ずしも無視できないと考えられる。従って、臨界酸素濃度を得るための熱処理条件はばらつきも考慮して決定されることが好ましい。逆に言えば、臨界酸素濃度をばらつきを考慮し、少し高めに設定すれば、温度や時間等の熱処理条件を多少変えて、下記の無欠陥深さを変えることを行ってもあまり問題にならないことが推定される。
 図5に欠陥密度の深さ方向のプロファイルを示す。この図から、処理温度が高くなると欠陥フリーの深さが深くなり、同じ1200℃では、時間が長くなると欠陥フリーの深さが深くなることがわかる。図4の結果と合わせて考えれば、1200℃で1時間及び2時間行った熱処理では、酸素濃度は実質変化しないのに、無欠陥深さが大きく変化することが明らかとなった。これらの結果を下の表にまとめる。
Figure JPOXMLDOC01-appb-T000001
 この表1、及び図4及び図5からわかるように、アニール条件を大きく変えても表面酸素濃度はあまり変わらないが、無欠陥層の深さは大きく変化することが分かる。即ち、所定の深さで所定の酸素濃度となるように、シリコンウェーハの初期条件(例えば、酸素濃度、窒素濃度等)を決定し、予備実験若しくはシミュレーションによりアニールによる酸素濃度変化を予測し、アニール条件を好ましい無欠陥深さとなるように設定することにより、無欠陥層が十分深く、機械的強度が十分高いシリコンウェーハを製造することが可能となる。
 次に、シミュレーションの例を示す。上述した式1は、解析的に求めることができて、C=erf(z)と誤差関数で表現できる。これを図1の従来のアニール品と比較して検討する(図6及び7)。アニール品においては、深さ0で測定ができないため異常値を示しているので、深さ0μmにおいて酸素濃度が1×1016atoms/cmとしてプロットする。図6は換算深さz(横軸)が0.8となるまでの換算酸素濃度を縦軸にとったものである。図中菱形のものが実験値であり、白抜きの三角形は、誤差関数に基づく理論値である。理論値と実験値がzの小さいところでよく一致することが分かる。ここで、臨界酸素濃度として、1×1017atoms/cmとなる酸素濃度を持つ臨界深さを求める。換算深さzが0.2までの図7において、臨界酸素濃度となる換算酸素濃度は、(1×1017-1×1016)/1×1018=0.09であるので、対応する臨界換算深さは、0.08である。すなわち、臨界深さは、x=(3600×2)0.5×0.08/2.61=2.60μmである。図7からわかるように、シミュレーション値と実験値とはよく対応しており、何れを用いても同じ結果になる。但し、実験で求められない場合、実験が未実施の場合等では、実験値との違いを認識しつつ、シミュレーション値を用いて臨界深さを求めることができる。例えば、初期条件等を同じにして4時間熱処理を行ったとすると、シミュレーション値を用いれば換算深さはやはり0.08であるので、臨界深さは、x=(3600×4)0.5×0.08/2.61=3.68μmとなる。このように重要な酸素濃度となる深さを容易にシミュレーション若しくは実験値により求めることができ、安定性に優れるシリコンウェーハを製造することができる。
 また、アニールウェーハをアニール処理後に両面8~20μm(片面4~10μm)研磨することで、アニール処理時の酸素外方拡散により酸素濃度が低下した領域を除去し、最表層の酸素濃度を1×1017atoms/cm以上にすることで、COPフリーゾーンを確保しながら通常のアニール品よりもウェーハ表層の強度を高めることができる。
 例えば、アニール後に表面及び裏面側をそれぞれ4~10μmの範囲で研磨することで、COPフリーゾーンを少なくとも3μm以上確保しながら、ウェーハ表層の酸素濃度を1~5×1017atoms/cm以上とすることができ、従来のアニール品の10倍以上の表層酸素濃度を確保することができる。これによりウェーハ表層の機械的強度を高めることができる。更に、表層ドーパント汚染除去による表層抵抗の安定化を図ることができる。そして、裏面ボート接触部の突起及びキズ等の除去ができる。また、検査工程をアニール後のみとすることができるので、生産性が向上する。

Claims (9)

  1.  窒素及び酸素が添加されたシリコンウェーハを製造する方法であって、
     チョクラルスキー法により窒素を添加したシリコン単結晶を育成し、
     該育成されたシリコン単結晶をスライスしてシリコン単結晶ウェーハとし、
     該スライスされたシリコン単結晶ウェーハに、水素ガス及び/又は不活性ガスを含む雰囲気下で熱処理を施した後、
     該熱処理を施したシリコン単結晶ウェーハに研磨を施し、前記熱処理により得られたCOP欠陥が排除された表層を、最表面が所定の酸素濃度となるまで研磨することを特徴とするシリコンウェーハの製造方法。
  2.  前記研磨は、前記熱処理を施したシリコン単結晶ウェーハの両面に対して行うことを特徴とする請求項1記載のシリコンウェーハの製造方法。
  3.  前記所定の酸素濃度は、1×1017atoms/cm以上であることを特徴とする請求項1又は2に記載のシリコンウェーハの製造方法。
  4.  前記熱処理は、1100℃以上で行うことを特徴とする請求項1から3のいずれかに記載のシリコンウェーハの製造方法。
  5.  更に、前記熱処理を施す前に、スライスしたシリコン単結晶ウェーハの表面をエッチングすることを特徴とする請求項1から4のいずれかに記載のシリコンウェーハの製造方法。
  6.  所定濃度の窒素及び酸素が添加されたシリコンウェーハを製造する方法であって、
     該シリコンウェーハを、非酸化性雰囲気下で熱処理を施した場合に、表面からの所定の深さDにおいて酸素濃度が臨界濃度となる熱処理条件を予め求め、
     この予め求めた熱処理条件以上の高温若しくは長時間の熱処理(以下「高/長熱処理」という)を行うことを特徴とするシリコンウェーハの製造方法。
  7.  前記臨界濃度が、1×1017atoms/cm以上であることを特徴とする請求項6に記載のシリコンウェーハの製造方法。
  8.  前記高/長熱処理により熱処理を行った場合、無欠陥層深さが前記所定の深さDよりも深いことを特徴とする請求項6又は7に記載のシリコンウェーハの製造方法。
  9.  前記高/長熱処理後のシリコンウェーハの表層から前記所定の深さDだけ除去することを特徴とする請求項6から8のいずれかに記載のシリコンウェーハの製造方法。
PCT/JP2009/064052 2008-08-08 2009-08-07 半導体ウェーハの製造方法 WO2010016586A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/057,902 US8426297B2 (en) 2008-08-08 2009-08-07 Method for manufacturing semiconductor wafer
JP2010523903A JP5572091B2 (ja) 2008-08-08 2009-08-07 半導体ウェーハの製造方法
US13/839,427 US8853103B2 (en) 2008-08-08 2013-03-15 Method for manufacturing semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-205818 2008-08-08
JP2008205818 2008-08-08

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US13/057,902 A-371-Of-International US8426297B2 (en) 2008-08-08 2009-08-07 Method for manufacturing semiconductor wafer
US13/839,427 Division US8853103B2 (en) 2008-08-08 2013-03-15 Method for manufacturing semiconductor wafer

Publications (1)

Publication Number Publication Date
WO2010016586A1 true WO2010016586A1 (ja) 2010-02-11

Family

ID=41663798

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/064052 WO2010016586A1 (ja) 2008-08-08 2009-08-07 半導体ウェーハの製造方法

Country Status (3)

Country Link
US (2) US8426297B2 (ja)
JP (1) JP5572091B2 (ja)
WO (1) WO2010016586A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010083995A3 (en) * 2009-01-21 2010-09-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Method of enhancing the strength of semiconductor wafers or chips
WO2021261309A1 (ja) * 2020-06-24 2021-12-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029243B2 (en) 2012-10-08 2015-05-12 Infineon Technologies Ag Method for producing a semiconductor device and field-effect semiconductor device
WO2020031479A1 (ja) 2018-08-09 2020-02-13 三井金属鉱業株式会社 燃料電池用電極触媒層及びそれを用いた固体高分子形燃料電池

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH02208940A (ja) * 1989-02-08 1990-08-20 Nec Corp 半導体装置の製造方法
JPH06302594A (ja) * 1993-04-15 1994-10-28 Mitsubishi Materials Corp シリコンウェーハおよびシリコンウェーハの製造方法
JPH07335657A (ja) * 1994-06-03 1995-12-22 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法およびシリコンウェーハ
JPH08245294A (ja) * 1995-03-10 1996-09-24 Sumitomo Sitix Corp シリコンウエーハ及びその製造方法
JPH0969526A (ja) * 1995-08-31 1997-03-11 Toshiba Corp 半導体装置の製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP2008028355A (ja) * 2006-06-20 2008-02-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844725A (ja) 1981-09-11 1983-03-15 Komatsu Denshi Kinzoku Kk 半導体シリコン基板の製造方法
JP2781990B2 (ja) 1989-06-16 1998-07-30 ハイモ株式会社 固定化酵素の製造法
JP2770091B2 (ja) 1991-11-22 1998-06-25 コマツ電子金属株式会社 シリコンウェハの処理方法
JP3011178B2 (ja) 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
EP1310583B1 (en) * 2000-06-30 2008-10-01 Shin-Etsu Handotai Co., Ltd Method for manufacturing of silicon single crystal wafer
JP2002043318A (ja) 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2003257981A (ja) 2002-02-27 2003-09-12 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
JP4854936B2 (ja) 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法
JP2007242920A (ja) 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH02208940A (ja) * 1989-02-08 1990-08-20 Nec Corp 半導体装置の製造方法
JPH06302594A (ja) * 1993-04-15 1994-10-28 Mitsubishi Materials Corp シリコンウェーハおよびシリコンウェーハの製造方法
JPH07335657A (ja) * 1994-06-03 1995-12-22 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法およびシリコンウェーハ
JPH08245294A (ja) * 1995-03-10 1996-09-24 Sumitomo Sitix Corp シリコンウエーハ及びその製造方法
JPH0969526A (ja) * 1995-08-31 1997-03-11 Toshiba Corp 半導体装置の製造方法
JPH11168106A (ja) * 1997-09-30 1999-06-22 Fujitsu Ltd 半導体基板の処理方法
JP2008028355A (ja) * 2006-06-20 2008-02-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010083995A3 (en) * 2009-01-21 2010-09-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Method of enhancing the strength of semiconductor wafers or chips
WO2021261309A1 (ja) * 2020-06-24 2021-12-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法
JP2022006418A (ja) * 2020-06-24 2022-01-13 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法
JP7090295B2 (ja) 2020-06-24 2022-06-24 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ、及び、シリコンウェーハの製造方法

Also Published As

Publication number Publication date
US8426297B2 (en) 2013-04-23
US8853103B2 (en) 2014-10-07
JPWO2010016586A1 (ja) 2012-01-26
US20110143526A1 (en) 2011-06-16
JP5572091B2 (ja) 2014-08-13
US20130295780A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
EP1758154B1 (en) Method for producing silicon wafer
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
JP5537802B2 (ja) シリコンウエハの製造方法
TWI548785B (zh) 矽晶圓及其製造方法
KR101905826B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
JP5572091B2 (ja) 半導体ウェーハの製造方法
JP5567259B2 (ja) シリコンウェーハおよびその製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
US6709957B2 (en) Method of producing epitaxial wafers
JP2006040980A (ja) シリコンウェーハおよびその製造方法
JP5999949B2 (ja) シリコンウェーハの製造方法
US10020203B1 (en) Epitaxial silicon wafer
KR101823229B1 (ko) 실리콘 웨이퍼의 제조 방법
JP4617751B2 (ja) シリコンウェーハおよびその製造方法
CN109075076B (zh) 硅晶片
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP5227586B2 (ja) アニールシリコンウエハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09805068

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010523903

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13057902

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09805068

Country of ref document: EP

Kind code of ref document: A1