KR20090130872A - Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판 - Google Patents

Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판 Download PDF

Info

Publication number
KR20090130872A
KR20090130872A KR1020097023193A KR20097023193A KR20090130872A KR 20090130872 A KR20090130872 A KR 20090130872A KR 1020097023193 A KR1020097023193 A KR 1020097023193A KR 20097023193 A KR20097023193 A KR 20097023193A KR 20090130872 A KR20090130872 A KR 20090130872A
Authority
KR
South Korea
Prior art keywords
heat treatment
wafer
oxygen
temperature
hours
Prior art date
Application number
KR1020097023193A
Other languages
English (en)
Inventor
나오시 아다치
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20090130872A publication Critical patent/KR20090130872A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은, 이온 주입이나 고온 열처리에 기인하는 중금속 오염을 벌크층 내부에 효율적으로 포획할 수 있다. 웨이퍼(11) 내부에 산소 이온을 주입하는 공정과, 웨이퍼를 소정 가스 분위기 중에서, 1300∼1390℃에서 제1 열처리하여 매립 산화층(12)을 형성하는 동시에 SOI 층(13)을 형성하는 공정을 포함하고, 산소 이온 주입 전의 웨이퍼가 9×1017∼1.8×1018atoms/㎤(구 ASTM)의 산소 농도를 가지며, 매립 산화층이 웨이퍼 전면에 걸쳐 또는 부분적으로 형성되고, 산소 이온 주입 공정 전 또는 산소 이온 주입 공정과 제1 열처리 공정 사이에 웨이퍼 내부에 산소 석출핵(14b)을 형성하기 위한 제2 열처리 공정과, 웨이퍼 내부에 형성된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시키기 위한 제3 열처리 공정을 포함하는 것을 특징으로 한다.

Description

ＳＩＭＯＸ 기판의 제조방법 및 그 방법에 의해 얻어지는 ＳＩＭＯＸ 기판{PROCESS FOR PRODUCING SIMOX SUBSTRATE AND SIMOX SUBSTRATE PRODUCED BY THE PROCESS}
본 발명은, 실리콘 단결정 본체에 매립 산화층(Buried Oxide)을 통해 단결정 실리콘층(이하, SOI 층이라 함)이 형성된 SOI(Silicon-On-Insulator) 기판중, SIMOX(Separation by Implanted 0xygen) 기술에 의한 SIMOX 기판의 제조방법 및 그 방법에 의해 얻어지는 SIMOX 기판에 관한 것이다. 더욱 상세하게는, 이온 주입이나 고온 열처리에 기인하는 중금속 오염을 기판 내부에 효율적으로 포획할 수 있는 SIMOX 기판의 제조방법 및 그 방법에 의해 얻어지는 SIMOX 기판에 관한 것이다.
SOI 기판은, (1) 소자와 기판 사이의 기생 용량을 저감할 수 있기 때문에 디바이스 동작의 고속화가 가능하고, (2) 방사선 내압이 우수하고, (3) 유전체 분리가 용이하기 때문에 고집적화가 가능하고, 또한 (4) 내(耐)래치업의 특성을 향상시킬 수 있는 등의 매우 우수한 특징을 갖는다. 현재 SOI 기판의 제조방법은 크게 2가지로 분류할 수 있다. 하나의 방법은, 박막화되는 활성 웨이퍼와, 지지 웨이퍼를 맞붙여 형성하는 접합법이고, 다른 방법은 웨이퍼 표면으로부터 산소 이온을 주 입하여 웨이퍼 표면으로부터 소정 깊이의 영역에 매립 산화층을 형성하는 SIMOX 법이다. 특히 SIMOX 법은 제조 공정수가 적기 때문 장래적으로 유효한 수법으로 기대되고 있다.
SIMOX 기판의 제조방법으로는, 실리콘 단결정 기판의 일방의 주면(主面)을 경면 가공한 후에, 이 경면 가공면으로부터 산소 이온을 임플란테이션에 의해 기판중의 소정 깊이에 주입하는 산소 이온 주입 공정과, 산소 이온을 주입한 기판에 산화 분위기 하에서, 고온 열처리를 실시함으로써 기판 내부에 매립 산화층을 형성하는 고온 열처리 공정으로 구성된다. 구체적으로는, 실리콘 단결정 기판을 500℃∼650℃의 온도로 유지하고, 기판 표면으로부터 1017∼1018개/㎠ 정도의 산소원자 이온 또는 산소 분자 이온을 소정 깊이로 주입한다. 이어서, 산소 이온을 주입한 실리콘 기판을 500℃∼700℃의 온도로 유지한 열처리로 내에 투입하고, 슬립을 발생시키지 않도록 서서히 승온을 시작하여 1300℃∼1390℃ 정도의 온도에서 10시간 정도의 열처리를 실시한다. 이 고온 열처리에 의해 기판 내부에 주입된 산소 이온이 실리콘과 반응하여 기판 내부에 매립 산화층이 형성된다.
한편, 디바이스 제조 프로세스에 있어서, 디바이스 특성에 직접적 악영향을 미치는 금속을 기판 표면에서 제거하는 게터링 기술로는, 기판 이면에 샌드블러스트로 변형을 주는 방법, 기판 이면에 다결정 실리콘막을 퇴적하는 방법, 기판 이면에 고농도의 인을 주입하는 방법 등의 외부 게터링법(External Gettering)이 있지만, 실리콘 기판 내부에 석출된 산소 석출물에 기인하는 결정 결함의 왜장(歪場)을 이용하는 내부 게터링법(Intrinsic Gettering)이 양산성이 뛰어나고, 또한 클린한 게터링 방법으로서 일부에서는 양산에 사용되고 있다.
그러나 일반적으로 SIMOX 기판은 기판 내부에 매립 산화층을 형성하기 위해, 산소 이온 주입후 1300℃ 전후의 고온 열처리가 필요로 되고 있기 때문에, 이 고온 열처리에 의해 벌크층중에 내부 게터링 싱크인 산소 석출물을 형성하는 것은 어렵다고 여겨졌다. 구체적으로는, 실리콘 단결정 웨이퍼에는, 점결함, 즉 Si 원자가 격자간에 침입한 격자간형 점결함과, 격자를 형성하는 Si 원자가 제거된 홀형 점결함이 존재하고, 이 점결함은 열평형적으로 존재하는 것으로, 예를 들어, 1200℃에서는, 격자간형 점결함 : 1×1017개/㎤, 홀형 점결함 : 1×1015개/㎤, 또한 600℃에서는 격자간형 점결함 : 1×1016개/㎤, 홀형 점결함 : 1×105개/㎤ 존재하는 것이 개시되어 있다 (예를 들어, 특허문헌 1 참조). 즉, 점결함은 열평형적으로 존재하여, 1200℃에서의 점결함 농도는, 600℃에서의 점결함 농도보다 높아지는 것이 알려져 있다. 그 때문에, 매립 산화층과 SOI 층을 형성하는 고온 열처리전에, 이 고온 열처리 온도보다 낮은 소정 온도에서 벌크층내에 산소 석출물을 형성한 후에, 1300℃ 전후의 고온 열처리를 실시한 경우, 벌크층 내에 형성한 산소 석출물은 이 고온 열처리에 의해 소실되어 버린다고 생각되었다.
이 상술한 문제점을 해결하는 방책으로서, 실리콘 단결정 기판에 산소 이온을 주입한 후, 기판을 수소 분위기 또는 산소를 소량 포함하는 질소 분위기 중에서, 1200∼1300℃의 온도에서 6∼12시간 열처리를 실시하여 매립 산화층을 형성한 후, 저온에서 고온으로 단계적 또는 연속적으로 온도를 상승시켜 열처리를 실시하는 반도체 기판의 제조방법이 제안되어 있다(예를 들어, 특허문헌 2 참조). 이 특허문헌 2에 나타난 구체적인 열처리의 조건으로서, 단계적인 열처리 방법을 500℃부터 출발하고, 50∼100℃의 단계에서 순차 상승시켜, 최종 온도를 850℃까지로 하는 방법, 연속적인 열처리 방법을 500℃부터 출발하고, 0.2∼1.0℃/분의 구배로, 최종 온도를 850℃로 하는 방법이 기재되어 있다. 그러나, SIMOX 기판의 매립 산화층을 형성하기 위해 1300℃ 정도의 고온 열처리를 실시함으로써 결정 인상시에 기인하는 산소 석출핵의 축소 및 소멸이 일어나기 때문에, 상기 특허문헌 2에 나타난 열처리 조건에서는 산소 석출물의 성장이 억제되므로 최종 도달 온도가 850℃이면 충분한 게터링 효과를 얻을 수 없었다.
또한, 부분적으로 매립 산화층이 형성되지 않은 영역을 가지며, 또한 실리콘 단결정 기판 벌크 또는 실리콘 단결정 기판 이면에, 결정 결함 또는 결정 변형에 의한 게터링 수단이 부여된 구조를 갖는 SIMOX 기판 및 그 제조방법이 제안되어 있다(예를 들어, 특허문헌 3 참조). 이 특허문헌 3에서는, 매립 산화층이 단편적으로 표층 근방에 형성되어 있고, 게터링하기 위한 열처리 조건이 500∼900℃의 범위에서 산소 석출핵을 형성, 밀도는 105개/㎤∼109개/㎤의 범위이고, 제2 열처리로서 1000∼1150℃의 범위에서 상기 석출핵을 성장시켜 석출물로 해도 된다고 기재되어 있다.
그러나, 실시예중에 종래 기술에 의한 SIMOX, 즉 웨이퍼 전면에 매립 산화막 이 성장한 SIMOX를 참조 샘플로 하여 중금속의 정량 오염에 의한 기판 표면의 결정 결함 발생량을 평가하고 있지만, 부분 매립 산화막의 실시예에서는 표면 결함이 거의 관찰되어 있지 않은 데 비해, 종래 SIMOX에서는 105∼106개/㎠의 피트 및 적층 결함이 관찰되고 있다. 즉, 특허문헌 2에서도 완전한 게터링 기술이 확립하지 않는 것을 의미하고 있다.
특허문헌 1 : 일본 특허 평 3-9078 호 공보(2 페이지 제3 란 6행~13행)
특허문헌 2 : 일본 공개특허 7-193072 호 공보(청구항 1∼3)
특허문헌 3 : 일본 공개특허 5-82525 호 공보 (청구항 1, 2, 4 및 5, 단락 [0019]∼단락 [0023])
비특허문헌 1 : J.Electrochem.Soc.,142,2059,(1995)
한편, SIMOX 기판을 제조할 때의 특징으로서 매립 산화층의 바로 아래에는 두께 200㎚ 정도의 결함 집합층이 필연적으로 형성되고, 이 결함 집합층에는 게터링 효과가 있는 것이 개시되어 있다 (예를 들어, 비특허문헌 1 참조). 즉, 비특허문헌 1에 개시된 내용을 보면, SIMOX 기판의 제조 공정에 있어서 돌발적으로 중금속 오염이 발생했을 때, 상기 특허문헌 2나 상기 특허문헌 3에 나타난 SIMOX 기판의 산소 석출물로는 충분한 게터링 효과를 얻을 수 없는 경우, 매립 산화층 바로 아래의 결함 집합층에도 중금속이 포획되어 버리는 것을 생각할 수 있다.
또한, 최근 SIMOX 기판의 SOI 층에 있어서의 박막화가 요망되고 있다는 점에서, 매립 산화층 바로 아래의 결함 집합층에 포획된 중금속 오염 영역이 디바이스 특성에 영향을 미칠 가능성이 있고, 적어도 디바이스 특성에 영향을 주지 않고, 또한 프로세스중에서의 돌발적인 중금속 오염을 효율적으로 포획할 수 있는 게터링원을 갖는 SIMOX 기판의 설계가 필요해졌다.
본 발명의 목적은, 매립 산화층과 SOI 층을 형성하는 고온 열처리전에 벌크층 내부에 게터링 싱크를 형성함으로써, 이온 주입이나 고온 열처리에 기인하는 중금속 오염을 벌크층 내부에 효율적으로 포획할 수 있는 SIMOX 기판의 제조방법 및 그 방법에 의해 얻어지는 SIMOX 기판을 제공하는 것에 있다.
본 발명의 다른 목적은, 결함 집합층의 중금속 포획 농도를 저감시키고, 또한 벌크층 내부에 중금속을 효율적으로 포획할 수 있는 SIMOX 기판의 제조방법 및 그 방법에 의해 얻어지는 SIMOX 기판을 제공하는 것에 있다.
본 발명자들은, 종래 산소 석출물을 형성하기 위한 열처리를 실시한 후에, 기판 내부에 매립 산화층과 그 위에 SOI 층을 형성하는 고온 열처리를 실시하면, 형성된 산소 석출물이 소실되어 버린다고 생각되어 온 사상에 관해 예의 검토한 결과, 형성된 산소 석출물의 사이즈가 큰 경우에는, 뒤에 이어지는 공정에서 고온 열처리를 실시했다 하더라도, 산소 석출물이 소실되어 버리지 않고 잔존하는 것을 발견하여 본 발명에 이른 것이다.
본 발명의 제1 양상은, 도 1(a)∼도 1(f) 또는 도 2(a)∼도 2(f)에 나타내는 바와 같이, 실리콘 웨이퍼(11)의 내부에 산소 이온을 주입하는 산소 이온 주입 공정과, 웨이퍼(11)를 산소와 불활성 가스의 혼합 가스 분위기중, 1300∼1390℃에서 제1 열처리함으로써, 웨이퍼(11) 표면으로부터 소정 깊이의 영역에 매립 산화층(12)을 형성하는 동시에 매립 산화층(12) 상의 웨이퍼 표면에 SOI 층(13)을 형성하는 제1 열처리 공정을 포함하는 SIMOX 기판의 제조방법의 개량이다.
그 특징이 있는 구성은, 산소 이온 주입전의 실리콘 웨이퍼(11)가 9×1017∼1.8×1018atoms/㎤(구 ASTM)의 산소 농도를 가지며, 매립 산화층(12)이 웨이퍼 전면에 걸쳐 또는 부분적으로 형성되고, 산소 이온 주입 공정전 또는 산소 이온 주입 공정과 제1 열처리 공정 사이에 웨이퍼(11) 내부에 산소 석출핵(14b)을 형성하기 위한 제2 열처리 공정과, 이 제2 열처리 공정에 이어지는 웨이퍼(11) 내부에 형성 된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시키기 위한 제3 열처리 공정을 포함하는 것에 있다.
제1 양상에 관한 발명에서는, 산소 이온 주입 공정전 또는 산소 이온 주입 공정과 제1 열처리 공정 사이에 산소 석출물(14c)을 성장시키는 제2 및 제3 열처리를 실시함으로써, 이온 주입이나 고온 열처리에 기인하는 중금속 오염을 제2 및 제3 열처리로 형성한 산소 석출물(14c)에 의해 벌크층(14) 내부에 효율적으로 포획할 수 있다. 상기 각 공정을 거치는 것에 의해, 결함 집합층(14a)보다 아래쪽의 벌크층(14)에 산소 석출물(14c)로 이루어진 게터링원을 가지며, 산소 석출물(14c)의 밀도가 1×108∼1×1012개/㎤이며, 산소 석출물(14c)의 사이즈가 50㎚ 이상인 SIMOX 기판을 얻을 수 있다.
제2 양상에 관한 발명은, 제1 양상에 관한 발명으로서, 제2 열처리 공정에서의 제2 열처리는, 웨이퍼를 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 500∼900℃의 온도로 1∼96시간 유지함으로써 실시되고, 제3 열처리 공정에서의 제3 열처리는, 제2 열처리한 웨이퍼를, 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 상기 제2 열처리 온도보다 높은 900∼1250℃의 온도로 1∼96시간 유지함으로써 실시되는 제조방법이다.
제3 양상에 관한 발명은, 제1 양상에 관한 발명으로서, 제1 열처리한 웨이퍼를 500∼1200℃로 1∼96시간 유지하는 제4 열처리를 함으로써, 매립 산화층(12)보다 아래쪽의 벌크층(14) 내부에 형성된 산소 석출물(14c)을 재성장시키는 제4 열처 리 공정을 더 포함하는 제조방법이다.
제3 양상에 관한 발명에서는, 제4 열처리를 실시함으로써, 산소 석출물(14c)의 사이즈를 재성장시킬 수 있다.
제4 양상에 관한 발명은, 제1 양상 또는 2에 관한 발명으로서, 제2 열처리 공정에서의 제2 열처리는, 500℃ 내지 900℃의 일부 범위 또는 모든 범위에서 0.1∼20.0℃/분의 속도로 승온함으로써 1∼96시간의 범위내에서 실시되고, 제3 열처리 공정에서의 제3 열처리는, 900℃ 내지 1250℃의 일부 범위 또는 모든 범위에서 0.1∼20℃/분의 속도로 승온함으로써 1∼96시간의 범위내에서 실시되는 제조방법이다.
제5 양상에 관한 발명은, 도 3(a)∼도 3(g) 또는 도 4(a)∼도 4(g)에 나타내는 바와 같이, 실리콘 웨이퍼(11)의 내부에 산소 이온을 주입하는 산소 이온 주입 공정과, 웨이퍼(11)를 산소와 불활성 가스의 혼합 가스 분위기중, 1300∼1390℃에서 제1 열처리함으로써, 웨이퍼(11) 표면으로부터 소정 깊이의 영역에 매립 산화층(12)을 형성하는 동시에 매립 산화층(12) 상의 웨이퍼 표면에 SOI 층(13)을 형성하는 제1 열처리 공정을 포함하는 SIMOX 기판의 제조방법의 개량이다.
그 특징이 있는 구성은, 산소 이온 주입전의 실리콘 웨이퍼(11)가 9×1017∼1.8×1018atoms/㎤(구 ASTM)의 산소 농도를 가지며, 매립 산화층(12)이 웨이퍼 전면에 걸쳐 또는 부분적으로 형성되고, 산소 이온 주입 공정전 또는 산소 이온 주입 공정과 제1 열처리 공정 사이에 웨이퍼(11) 내부에 홀(15)을 주입하기 위한 급속 열처리 공정과, 이 급속 열처리 공정에 이어지는 웨이퍼(11) 내부에 산소 석출 핵(14b)을 형성하기 위한 제2 열처리 공정과, 이 제2 열처리 공정에 이어지는 웨이퍼(11) 내부에 형성된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시키기 위한 제3 열처리 공정을 포함하는 것에 있다.
제5 양상에 관한 발명에서는, 산소 이온 주입 공정전 또는 산소 이온 주입 공정과 제1 열처리 공정 사이에 웨이퍼(11) 내부에 홀(15)을 주입하기 위한 급속 열처리 공정과, 산소 석출물(14c)을 성장시키는 제2 및 제3 열처리를 실시함으로써, 이온 주입이나 고온 열처리에 기인하는 중금속 오염을 제2 및 제3 열처리로 형성한 산소 석출물(14c)에 의해 벌크층(14) 내부에 효율적으로 포획할 수 있다. 또한 급속 열처리 공정을 실시함으로써 웨이퍼(11)면내의 산소 석출물 밀도 분포의 면내 균일성이 확보되어, 저산소 농도의 실리콘 웨이퍼라 하더라도 산소 석출물 성장의 확실성이 향상된다. 상기 각 공정을 거치는 것에 의해, 결함 집합층(14a)보다 아래쪽의 벌크층(14)에 산소 석출물(14c)로 이루어진 게터링원을 가지며, 산소 석출물(14c)의 밀도가 1×108∼1×1012개/㎤이며, 산소 석출물(14c)의 사이즈가 50㎚ 이상인 SIMOX 기판을 얻을 수 있다.
제6 양상에 관한 발명은, 제5 양상에 관한 발명으로서, 급속 열처리 공정에서의 급속 열처리는, 웨이퍼를 비산화성 가스 또는 암모니아 가스와의 혼합 가스 분위기 하에서, 1050∼1350℃로 1∼900초간 유지시킨 후, 그 후 강온 속도 10℃/초 이상으로 강온함으로써 실시되고, 제2 열처리 공정에서의 제2 열처리는, 급속 열처리한 웨이퍼를 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에 서, 500∼1000℃로 1∼96시간 유지함으로써 실시되고, 제3 열처리 공정에서의 제3 열처리는, 제2 열처리한 웨이퍼를, 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 제2 열처리 온도보다 높은 900∼1250℃로 1∼96시간 유지함으로써 실시되는 제조방법이다.
제7 양상에 관한 발명은, 제5 양상에 관한 발명으로서, 제1 열처리한 웨이퍼를 500∼1200℃에서 1∼96시간 제4 열처리함으로써, 매립 산화층(12)보다 아래쪽의 벌크층(14) 내부에 형성된 산소 석출물(14c)을 재성장시키는 공정을 더 포함하는 제조방법이다.
제7 양상에 관한 발명에서는, 제4 열처리를 실시함으로써 산소 석출물(14c)의 사이즈를 재성장시킬 수 있다.
제8 양상에 관한 발명은, 제5 양상 또는 6에 관한 발명으로서, 제2 열처리 공정에서의 제2 열처리는, 500℃ 내지 1000℃의 일부 범위 또는 모든 범위에서 0.1∼20.0℃/분의 속도로 승온함으로써 1∼96시간의 범위내에서 실시되고, 제3 열처리 공정에서의 제3 열처리는, 1000℃ 내지 1250℃의 일부 범위 또는 모든 범위에서 0.1∼20℃/분의 속도로 승온함으로써 1∼96시간의 범위내에서 실시되는 제조방법이다.
제9 양상에 관한 발명은, 제1 내지 8중 어느 한 양상에 따른 방법으로 제조된 SIMOX 기판으로서, 웨이퍼 표면으로부터 소정 깊이의 영역에 형성된 매립 산화층(12)과, 매립 산화층 상의 웨이퍼 표면에 형성된 SOI 층(13)과, 매립 산화층(12)의 바로 아래에 형성된 결함 집합층(14a)과, 매립 산화층(12)의 아래쪽의 벌크 층(14)을 구비하고, 결함 집합층(14a)보다 아래쪽의 벌크층(14)에 산소 석출물(14c)로 이루어진 게터링원을 가지며, 산소 석출물(14c)의 밀도가 1×108∼1×1012개/㎤이며, 산소 석출물(14c)의 사이즈가 50㎚ 이상인 것을 특징으로 하는 SIMOX 기판이다.
제9 양상에 관한 발명에서는, 결함 집합층(14a)보다 아래쪽의 벌크층(14)에 산소 석출물(14c)로 이루어진 게터링원을 가지며, 산소 석출물(14c)의 밀도가 1×108∼1×1012개/㎤이며, 산소 석출물(14c)의 사이즈가 50㎚ 이상이기 때문에 결함 집합층(14a)보다 강한 게터링원이 되므로, 종래 결함 집합층(14a)에 포획되었던 중금속 오염물의 대부분을 결함 집합층에 포획시키지 않고 벌크층(14)의 산소 석출물(14c)에 게터링할 수 있다.
본 발명의 SIMOX 기판의 제조방법은, 산소 이온 주입 공정전 또는 산소 이온 주입 공정과 제1 열처리 공정 사이에 제2 열처리 공정 및 제3 열처리 공정을 포함하거나, 또는 급속 열처리 공정, 제2 열처리 공정 및 제3 열처리 공정을 포함함으로써, 뒤에 이어지는 이온 주입이나 고온 열처리에 기인하는 중금속 오염을 제2 및 제3 열처리로 형성한 산소 석출물에 의해 벌크층 내부에 효율적으로 포획할 수 있다. 또한, 본 발명의 SIMOX 기판에서는, 결함 집합층보다 아래쪽의 벌크층에 산소 석출물로 이루어진 게터링원을 가지며, 산소 석출물의 밀도가 1×108∼1×1012개/㎤ 이며, 산소 석출물의 사이즈가 50㎚ 이상이기 때문에 결함 집합층보다 강한 게터링원이 되므로, 결함 집합층의 중금속 포획 농도를 저감시킬 수 있고, 또한 벌크층 내부에 중금속을 효율적으로 포획할 수 있다.
발명을 실시하기 위한 최선의 형태
다음으로, 본 발명을 실시하기 위한 제1 최선의 형태를 도면에 의거하여 설명한다.
본 발명은 실리콘 웨이퍼 내부에 산소 이온을 주입한 후, 산소와 불활성 가스의 혼합 가스 분위기중, 1300∼1390℃에서 제1 열처리함으로써 웨이퍼 표면으로부터 소정 깊이의 영역에 매립 산화층이 형성되고, 그 웨이퍼 표면에 SOI 층이 형성된 SIMOX 기판에 관한 것이다. 그리고, 도 1에 나타내는 바와 같이, 본 발명에 있어서의 SIMOX 기판의 제조방법의 특징이 있는 구성은, 산소 이온 주입 공정전 또는 산소 이온 주입 공정과 제1 열처리 공정 사이에 웨이퍼(11) 내부에 산소 석출핵(14b)을 형성하기 위한 제2 열처리 공정과, 이 제2 열처리 공정에 이어지는 웨이퍼(11) 내부에 형성된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시키기 위한 제3 열처리 공정을 포함하는 것에 있다. 본 실시형태에서는, 산소 이온 주입전에 제2 열처리 공정과, 이 제2 열처리 공정에 이어지는 제3 열처리 공정을 각각 이 순서로 실시하는 방법에 관해 상세히 서술한다.
(1-1) 제2 열처리 공정
우선 도 1(a)에 나타내는 바와 같이 실리콘 웨이퍼(11)를 준비한다. 준비한 실리콘 웨이퍼(11)는 9×1017∼1.8×1018atoms/㎤(구 ASTM)의 산소 농도를 갖는 것이 준비된다. 이 준비하는 실리콘 웨이퍼는 에피택셜 웨이퍼 또는 어닐링 웨이퍼이어도 된다.
그리고, 도 1(b)에 나타내는 바와 같이, 준비된 이러한 실리콘 웨이퍼(11)를 제2 열처리한다. 이 제2 열처리를 실시함으로써 웨이퍼(11) 내부에 산소 석출핵(14b)이 형성된다. 제2 열처리 공정에서의 제2 열처리는, 웨이퍼를 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 500∼900℃의 온도로 1∼96시간 유지함으로써 실시되는 것이 바람직하다. 이 제2 열처리의 가스 분위기는, 아르곤 또는 미량 산소(질소 또는 아르곤가스 베이스) 가스 분위기 하에서 실시되는 것이 보다 바람직하다. 제2 열처리 온도를 500∼900℃의 범위내로 규정한 것은, 하한치 미만이면 핵형성 온도가 너무 낮아 장시간의 열처리가 필요하고, 상한치를 초과하면 산소 석출핵 형성이 생기지 않기 때문이다. 또한 제2 열처리 시간을 1∼96시간의 범위내로 규정한 것은, 하한치 미만이면 산소 석출핵을 형성하기에 시간이 너무 짧고, 상한치를 초과하면 생산성이 저하되는 문제를 발생시키기 때문이다. 이 제2 열처리는 500∼800℃의 온도에서 4∼35시간 실시되는 것이 더욱 바람직하다. 또한 제2 열처리는 500℃ 내지 900℃의 일부 범위 또는 모든 범위에서 0.1∼20.0℃/분의 속도, 바람직하게는 0.1∼5.0℃/분으로 승온함으로써 1∼96시간, 바람직하게는 4∼35시간의 범위내에서 실시해도 된다.
(1-2) 제3 열처리 공정
다음으로 도 1(c)에 나타내는 바와 같이, 제2 열처리한 웨이퍼(11)를 제3 열처리한다. 이 제3 열처리를 실시함으로써, 웨이퍼(11) 내부에 형성된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시킬 수 있다. 제3 열처리 공정에서의 제3 열처리는, 제2 열처리한 웨이퍼를, 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 상기 제2 열처리 온도보다 높은 900∼1250℃의 온도로 1∼96시간 유지함으로써 실시되는 것이 바람직하다. 이 제3 열처리의 가스 분위기는, 아르곤 또는 미량 산소(질소 또는 아르곤가스 베이스) 가스 분위기 하에서 실시되는 것이 보다 바람직하다. 제3 열처리 온도를 900∼1250℃의 범위 내로 규정한 것은, 하한치 미만이면 산소 석출물의 성장이 충분히 일어나기 어렵고, 상한치를 초과하면 슬립 발생 등에 의한 문제가 생기기 때문이다. 또한, 제3 열처리 시간을 1∼96시간의 범위 내로 규정한 것은, 하한치 미만이면 산소 석출물의 성장이 충분하지 않고, 상한치를 초과하면 생산성이 저하되는 문제를 발생시키기 때문이다. 또한, 제3 열처리는 1000∼1200℃에서 8∼24시간 실시되는 것이 더욱 바람직하다. 또한, 제3 열처리는 900℃내지 1250℃의 일부 범위 또는 모든 범위에서 0.1∼20℃/분의 속도, 바람직하게는 1∼5℃/분으로 승온함으로써 1∼96시간, 바람직하게는 8∼24시간의 범위 내에서 실시해도 된다.
(1-3) 산소 이온 주입 공정
다음으로, 도 1(d)에 나타내는 바와 같이, 제3 열처리한 웨이퍼(11)의 내부에 산소 이온을 주입한다. 이 산소 이온의 주입은 종래부터 실시되고 있는 수단과 동일한 수단에 의해 실시된다. 그리고, 최종적으로 얻어진 SIMOX 기판에 있어서의 SOI 층(13)의 두께가 10∼200㎚, 바람직하게는 20∼100㎚이 되도록, 웨이퍼(11) 표면으로부터 소정 깊이의 영역(11a)에 산소 이온이 주입된다. SOI 층(13)의 두께가 10㎚ 미만이면 SOI 층(13)의 두께를 제어하기가 어렵고, SOI 층(13)의 두께가 200㎚을 초과하면 산소 이온 주입기의 가속 전압상 어렵다.
또한, 실리콘 웨이퍼(11) 표면의 원하는 위치에 부분적으로 마스크 등을 형성하고 나서 실리콘 웨이퍼(11)의 내부에 산소 이온을 주입함으로써, 마스크를 형성하지 않는 곳의 아래쪽에는 웨이퍼 내부에 산소 이온이 주입되고, 마스크를 형성한 곳의 아래쪽에는 웨이퍼 내부에 산소 이온이 주입되지 않기 때문에, 뒤에 이어지는 제1 열처리를 실시함으로써, 마스크를 형성하지 않는 곳의 아래쪽에만 매립 산화층(12)이 부분적으로 형성된다.
이온 주입 공정에 기인하는 중금속 오염이 발생했다 하더라도, 상술한 제2 열처리 공정 및 제3 열처리 공정을 실시함으로써 형성된 산소 석출물(14c)에 의해, 오염물인 중금속을 벌크층(14) 내부에 효율적으로 포획할 수 있다.
(1-4) 제1 열처리 공정
다음으로, 도 1(e)에 나타내는 바와 같이, 산소 이온이 주입된 웨이퍼(11)를 산소와 불활성 가스의 혼합 가스 분위기중, 1300∼1390℃의 온도에서 제1 열처리한다. 불활성 가스로는 아르곤 가스나 질소 가스를 들 수 있다. 따라서, 이 제1 열처리의 가스 분위기는, 산소와 아르곤의 혼합 가스, 또는 산소와 질소의 혼합 가스인 것이 바람직하다. 그리고, 이 제1 열처리의 열처리 시간은 1∼20시간, 바람직하게는 10∼20시간인 것이 바람직하다.
이 제1 열처리에 의해, 웨이퍼(11) 표면 및 이면에는 산화막(11b, 11c)이 형성되고, 웨이퍼(11) 표면으로부터 소정 깊이의 영역(11a)에는 매립 산화층(12)이 웨이퍼 전면에 걸쳐 또는 부분적으로 형성된다. 또한, 표면측의 산화막(11b)과 매립 산화층(12) 사이에는 SOI 층(13)이 형성된다. 또한, 매립 산화층(12) 바로 아래에는 결함 집합층(14a)이 필연적으로 형성된다. 또한, 표층 부근의 산소 석출물은 제1 열처리에 의해 용해되기 때문에 산소 석출물이 존재하지 않는 DZ 층(Denuded Zone)이 된다. 또한, 매립 산화층(12) 바로 아래의 결함 집합층(14a) 및 그 아래쪽에 위치하는 벌크층(14)에 존재했던 산소 석출물(14c)은, 이 제1 열처리 공정 초반의 승온에 의해 더욱 성장하여 그 산소 석출물 사이즈가 커지고, 중반의 1300∼1390℃의 온도 유지에 의해 용해가 시작되어 일정한 크기까지 사이즈가 작아지지만, 제1 열처리 공정 종반의 강온에 의해 다시 성장을 시작하기 때문에, 제1 열처리 공정을 실시했다 하더라도, 사전에 형성되었던 산소 석출물(14c)은 벌크(14)중에 잔존하는 것으로 추찰하고 있다.
이 제1 열처리 공정에 기인하는 중금속 오염이 발생했다 하더라도 상술한 제2 열처리 공정 및 제3 열처리 공정을 실시함으로써 형성된 산소 석출물(14c)에 의해, 오염물인 중금속을 벌크층(14) 내부에 효율적으로 포획할 수 있다.
도시하지 않지만, 이 제1 열처리에 이어서 제1 열처리한 웨이퍼를 500∼1200℃로 1∼96시간 유지하는 제4 열처리를 실시해도 된다. 이 제4 열처리를 실시함으로써 매립 산화층(12)보다 아래쪽의 벌크층(14) 내부에 형성된 산소 석출물(14c)을 재성장시킬 수 있다. 이 제4 열처리의 가스 분위기는, 아르곤 또는 미량 산소(질 소 또는 아르곤가스 베이스) 가스 분위기 하에서에 실시되는 것이 바람직하다. 제4 열처리 온도를 500∼1200℃의 범위내로 규정한 것은, 하한치 미만이면 산소 석출물(14c)의 성장이 충분히 일어나기 어렵고, 상한치를 초과하면 슬립 발생 등의 문제를 발생시키기 때문이다. 또한, 제4 열처리 시간을 1∼96시간의 범위내로 규정한 것은, 하한치 미만이면 산소 석출물(14c)의 성장이 충분하지 않고, 상한치를 초과하면 생산성이 저하되는 문제를 발생시키기 때문이다. 또한, 제4 열처리는 1000∼1200℃에서 8∼24시간 실시되는 것이 바람직하다.
(1-5) 산화막(11b, 11c) 제거 공정
마지막의 도 1(f)에 나타내는 바와 같이, 제1 열처리한 웨이퍼(11) 표면 및 이면에 형성된 산화막(11b, 11c)을 플루오르산 등에 의해 제거한다. 이에 의해, 웨이퍼 표면으로부터 소정 깊이의 영역에 형성된 매립 산화층(12)과, 매립 산화층 상의 웨이퍼 표면에 형성된 SOI 층(13)과, 매립 산화층(12)의 바로 아래에 형성된 결함 집합층(14a)과, 매립 산화층(12)의 아래쪽의 벌크층(14)을 구비하고, 결함 집합층(14a)보다 아래쪽의 벌크층(14)에 산소 석출물(14c)로 이루어진 게터링원을 가지며, 산소 석출물(14c)의 밀도가 1×108∼1×1012개/㎤이며, 산소 석출물(14c)의 사이즈가 50㎚ 이상인 것을 특징으로 하는 SIMOX 기판을 얻을 수 있다.
이 SIMOX 기판에서는, 결함 집합층(14a)보다 아래쪽의 벌크층(14)에 밀도가 1×108∼1×1012개/㎤, 사이즈가 50㎚ 이상인 산소 석출물(14c)을 갖고 있기 때문에, 디바이스 프로세스중에서의 돌발적인 중금속 오염을 이 산화 석출물(14c)에 의 해 효율적으로 포획할 수 있다. 또한, 이 산화 석출물(14c)은 결함 집합층(14a)보다 강한 게터링원이 되기 때문에, 종래 결함 집합층(14a)에 포획되었던 중금속 오염물을 벌크층(14)의 산소 석출물(14c)에 게터링할 수 있다. 그 결과, 예를 들어, 중금속 농도가 1×1011∼1×1012개/㎠로 기판이 되도록 중금속으로 강제 오염했을 때, 결함 집합층(14a)의 포획되는 중금속 농도를 5×109개/㎠ 이하의 수준까지 저감할 수 있다. 말할 것도 없지만, 매립 산화층이 부분적으로 형성된 SIMOX 기판에 있어서도 적용할 수 있다.
본 실시형태에서는 도 1에 나타내는 바와 같이, 산소 이온 주입 공정전에 제2 열처리 공정 및 제3 열처리 공정을 실시했지만, 도 2(a)∼도 2(f)에 각각 나타내는 바와 같이, 산소 이온 주입 공정과 제1 열처리 공정 사이에 제2 열처리 공정 및 제3 열처리 공정을 실시하더라도 도 1에 나타내는 SIMOX 기판과 동일한 SIMOX 기판을 얻을 수 있다.
다음으로, 본 발명을 실시하기 위한 제2 최선의 형태를 도면에 의거하여 설명한다.
본 발명은 실리콘 웨이퍼 내부에 산소 이온을 주입한 후, 산소와 불활성 가스의 혼합 가스 분위기중, 1300∼1390℃에서 제1 열처리함으로써 웨이퍼 표면으로부터 소정 깊이의 영역에 매립 산화층이 형성되고, 그 웨이퍼 표면에 SOI 층이 형성된 SIMOX 기판에 관한 것이다. 그리고, 도 3에 나타내는 바와 같이, 본 발명에 있어서의 SIMOX 기판의 제조방법의 특징이 있는 구성은, 산소 이온 주입 공정전 또 는 산소 이온 주입 공정과 제1 열처리 공정 사이에 웨이퍼(11) 내부에 홀(15)을 주입하기 위한 급속 열처리 공정과, 이 급속 열처리 공정에 이어지는 웨이퍼(11) 내부에 산소 석출핵(14b)을 형성하기 위한 제2 열처리 공정과, 이 제2 열처리 공정에 이어지는 웨이퍼(11) 내부에 형성된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시키기 위한 제3 열처리 공정을 포함하는 것에 있다. 본 실시형태에서는, 산소 이온 주입전에 급속 열처리 공정과, 이 급속 열처리 공정에 이어지는 제2 열처리 공정과, 이 제2 열처리 공정에 이어지는 제3 열처리 공정을 각각 이 순서로 실시하는 방법에 관해서 상세히 서술한다.
(2-1) 급속 열처리 공정
우선 도 3(a)에 나타내는 바와 같이 실리콘 웨이퍼(11)를 준비한다. 준비한 실리콘 웨이퍼(11)는 8×1017∼1.8×1018atoms/㎤(구 ASTM)의 산소 농도를 갖는 것이 준비된다. 이 준비하는 실리콘 웨이퍼는 에피택셜 웨이퍼 또는 어닐링 웨이퍼이어도 된다.
그리고, 도 3(b)에 나타내는 바와 같이, 준비된 이와 같은 실리콘 웨이퍼(11)를 급속 열처리한다. 이 급속 열처리를 실시함으로써 웨이퍼(11) 내부에 홀(15)이 주입된다. 이 급속 열처리에 의해, 웨이퍼면내의 산소 석출물 밀도 분포의 면내 균일성이 확보되어, 저산소 농도의 실리콘 웨이퍼라 하더라도 산소 석출물 성장의 확실성이 향상된다. 이 급속 열처리를 실시하지 않은 경우, 뒤에 이어지는 공정을 실시했다 하더라도 웨이퍼면내의 산소 석출물 밀도 분포를 균일하게 할 수 없을 우려가 있다. 급속 열처리 공정에서의 급속 열처리는, 웨이퍼를 비산화성 가스 또는 암모니아 가스와의 혼합 가스 분위기 하에서, 1050∼1350℃로 1∼900초간 유지시킨 후, 그 후 강온 속도 10℃/초 이상으로 강온함으로써 실시되는 것이 바람직하다. 급속 열처리 온도를 1050℃∼1350℃의 범위내로 규정한 것은, 하한치 미만이면 산소 석출핵의 형성을 촉진시키기에 충분한 홀량을 웨이퍼내에 주입할 수 없고, 상한치를 초과하면 열처리시에 웨이퍼에 슬립 전위가 발생하여, 디바이스 제작시에 지장을 초래하게 되어 바람직하지 않기 때문이다. 바람직한 열처리 온도는 1100∼1300℃이다. 또한, 유지시간을 1초∼900초간으로 한 것은, 하한치 미만이면 웨이퍼의 면내 및 깊이 방향에 있어서, 원하는 열처리 도달 온도까지 요하는 시간이 달라, 품질의 편차를 낳는 원인이 되는 것이 우려되기 때문이다. 또한, 상한치를 규정한 것은, 슬립 저감 및 생산성을 고려했기 때문이다. 바람직한 유지시간은 10∼60초간이다. 상기 급속 열처리 온도로 소정 시간 유지함으로써 웨이퍼 내부에 홀이 주입되지만, 주입된 홀을 웨이퍼 내부에 저장해 두기 위해서는, 웨이퍼를 강온할 때의 냉각 속도가 중요한 역할을 하게 된다. 주입된 홀은 웨이퍼 표면에 도달하면 소실되고, 가장 겉표면 가까이에서는 농도가 저하되어, 그에 따라 발생하는 농도차에 의해 내부에서 표면을 향해 홀의 외방 확산이 일어난다고 생각된다. 이 때문에, 냉각 속도가 느리면 강온에 체재하는 시간이 길어져, 그 만큼 외방 확산이 진행되어 버리고, 일단 고온의 RTA 열처리에 의해 주입된 홀이 감소하여, 산소 석출핵을 형성하기에 충분한 양을 확보할 수 없게 된다고 생각된다.
그 때문에, 소정의 유지를 실시한 후, 강온 속도 10℃/초 이상으로 강온한 다. 강온 속도를 10℃/초 이상으로 규정한 것은, 하한치 미만이면 홀 소실의 억제 효과를 얻을 수 없기 때문이다. 상한치를 설정하지 않은 이유는, 10℃/초를 초과하면 그 효과는 거의 변하지 않기 때문이다. 그러나, 강온 속도를 지나치게 높게 설정하면, 냉각중에 웨이퍼 면내 온도 균일성이 나빠져 슬립이 발생하기 때문에, 강온 속도는 생산성을 고려하여 10∼100℃/초로 제어하는 것이 바람직하다. 보다 바람직한 강온 속도는 15∼50℃/초이다.
(2-2) 제2 열처리 공정
다음으로, 도 3(c)에 나타내는 바와 같이, 급속 열처리한 웨이퍼(11)를 제2 열처리한다. 이 제2 열처리를 실시함으로써 웨이퍼(11) 내부에 산소 석출핵(14b)이 형성된다. 제2 열처리 공정에서의 제2 열처리는, 급속 열처리한 웨이퍼를 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 500∼1000℃로 1∼96시간 유지함으로써 실시되는 것이 바람직하다. 이 제2 열처리의 가스 분위기는, 아르곤 또는 미량 산소(질소 또는 아르곤가스 베이스) 가스 분위기 하에서에 실시되는 것이 보다 바람직하다. 제2 열처리 온도를 500∼1000℃의 범위내로 규정한 것은, 하한치 미만이면 핵형성 온도가 지나치게 낮아 장시간의 열처리가 필요해지고, 상한치를 초과하면 산소 석출핵 형성이 생기지 않기 때문이다. 또한, 제2 열처리 시간을 1∼96시간의 범위내로 규정한 것은, 하한치 미만이면 산소 석출핵(14b)을 형성하기에 시간이 지나치게 짧고, 상한치를 초과하면 생산성이 저하되는 문제를 발생시키기 때문이다. 이 제2 열처리는 500∼800℃의 온도에서 4∼35시간 실시되는 것이 더욱 바람직하다. 또한 제2 열처리는 500℃ 내지 1000℃의 일부 범위 또는 모든 범위에서 0.1∼20.0℃/분의 속도, 바람직하게는 0.1∼5.0℃/분으로 승온함으로써 1∼96시간, 바람직하게는 4∼35시간의 범위내에서 실시해도 된다.
(2-3) 제3 열처리 공정
다음으로, 도 3(d)에 나타내는 바와 같이, 제2 열처리한 웨이퍼(11)를 제3 열처리한다. 이 제3 열처리를 실시함으로써 웨이퍼(11) 내부에 형성된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시킬 수 있다. 제3 열처리 공정에서의 제3 열처리는, 제2 열처리한 웨이퍼를, 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 제2 열처리 온도보다 높은 900∼1250℃로 1∼96시간 유지함으로써 실시되는 것이 바람직하다. 이 제3 열처리의 가스 분위기는, 아르곤 또는 미량 산소(질소 또는 아르곤가스 베이스) 가스 분위기 하에서에 실시되는 것이 바람직하다. 제3 열처리 온도를 900∼1250℃의 범위내로 규정한 것은, 하한치 미만이면 산소 석출물(14c)의 성장이 충분히 일어나기 어렵고, 상한치를 초과하면 슬립 발생 등의 문제를 발생시키기 때문이다. 또한, 제3 열처리 시간을 1∼96시간의 범위내로 규정한 것은, 하한치 미만이면 산소 석출물(14c)의 성장이 충분하지 않고, 상한치를 초과하면 생산성이 저하되는 문제를 발생시키기 때문이다. 또한, 제3 열처리는 1000∼1200℃에서 8∼24시간 실시되는 것이 더욱 바람직하다. 또한, 제3 열처리는 900℃내지 1250℃의 일부 범위 또는 모든 범위에서 0.1∼20℃/분의 속도, 바람직하게는 1∼5℃/분으로 승온함으로써 1∼96시간, 바람직하게는 8∼24시간의 범위내에서 실시해도 된다.
(2-4) 산소 이온 주입 공정
다음으로, 도 3(e)에 나타내는 바와 같이, 제3 열처리한 웨이퍼(11)의 내부에 산소 이온을 주입한다. 이 산소 이온의 주입은 종래부터 실시되고 있는 수단과 동일한 수단에 의해 실시된다. 그리고, 최종적으로 얻어진 SIMOX 기판에 있어서의 SOI 층(13)의 두께가 10∼200㎚, 바람직하게는 20∼100㎚이 되도록, 웨이퍼(11) 표면으로부터 소정 깊이의 영역(11a)에 산소 이온이 주입된다. SOI 층(13)의 두께가 10㎚ 미만이면 SOI 층(13)의 두께를 제어하는 것이 어렵고, SOI 층(13)의 두께가 200㎚을 초과하면 산소 이온 주입기의 가속 전압상 어렵다.
또한, 실리콘 웨이퍼(11) 표면의 원하는 위치에 부분적으로 마스크 등을 형성하고 나서 실리콘 웨이퍼(11)의 내부에 산소 이온을 주입함으로써, 마스크를 형성하지 않은 곳의 아래쪽에는 웨이퍼 내부에 산소 이온이 주입되고, 마스크를 형성한 곳의 아래쪽에는 웨이퍼 내부에 산소 이온이 주입되지 않기 때문에, 뒤에 이어지는 제1 열처리를 실시함으로써, 마스크를 형성하지 않는 곳의 아래쪽에만 매립 산화층(12)이 부분적으로 형성된다.
이온 주입 공정에 기인하는 중금속 오염이 발생했다 하더라도, 상술한 제2 열처리 공정 및 제3 열처리 공정을 실시함으로써 형성된 산소 석출물(14c)에 의해, 오염물인 중금속을 벌크(14)층 내부에 효율적으로 포획할 수 있다.
(2-5) 제1 열처리 공정
다음으로 도 3(f)에 나타내는 바와 같이, 산소 이온이 주입된 웨이퍼(11)를 불활성 가스 또는 산소와 불활성 가스의 혼합 가스 분위기중, 1300∼1390℃의 온도에서 제1 열처리한다. 불활성 가스로는 아르곤 가스나 질소 가스를 들 수 있다. 따라서, 이 제1 열처리의 가스 분위기는, 아르곤 단독, 산소와 아르곤의 혼합 가스, 또는 산소와 질소의 혼합 가스인 것이 바람직하다. 그리고, 이 제1 열처리의 열처리 시간은 1∼20시간, 바람직하게는 10∼20시간인 것이 바람직하다.
이 제1 열처리에 의해, 웨이퍼(11) 표면 및 이면에는 산화막(11b, 11c)이 형성되고, 웨이퍼(11) 표면으로부터 소정 깊이의 영역(11a)에는 매입 산화층(12)이 웨이퍼 전면에 걸쳐 형성된다. 또한, 마스크 등에 의해 웨이퍼(11) 표면으로부터 소정 깊이의 영역에 산소 이온을 부분적으로 주입한 경우, 부분적으로 매립 산화층(12)이 형성된다. 또한, 표면측 산화막(11b)과 매립 산화층(12) 사이에는 SOI 층(13)이 형성된다. 또, 매립 산화층(12) 바로 아래에는 결함 집합층(14a)이 필연적으로 형성된다. 또한, 표층 근방의 산소 석출물은 제1 열처리에 의해 용해되므로 DZ 층이 형성된다. 또한, 매립 산화층(12) 바로 아래의 결함 집합층(14a) 및 그 아래쪽에 위치하는 벌크층(14)에 존재했던 산소 석출물(14c)은, 이 제1 열처리 공정 초반의 승온에 의해 더욱 성장하여 그 산소 석출물 사이즈가 커지고, 중반의 1300∼1390℃의 온도 유지에 의해 용해가 시작되어 일정한 크기까지 사이즈가 작아지지만, 제1 열처리 공정 종반의 강온에 의해 다시 성장을 시작하기 때문에, 제1 열처리 공정을 실시했다 하더라도, 사전에 형성했던 산소 석출물(14c)은 벌크(14)중에 잔존한다.
이 제1 열처리 공정에 기인하는 중금속 오염이 발생했다 하더라도, 상술한 제2 열처리 공정 및 제3 열처리 공정을 실시함으로써 형성된 산소 석출물(14c)에 의해, 오염물인 중금속을 벌크층(14) 내부에 효율적으로 포획할 수 있다.
도시하지 않지만, 이 제1 열처리에 이어서 제1 열처리한 웨이퍼를 500∼1200℃로 1∼96시간 유지하는 제4 열처리를 실시해도 된다. 이 제4 열처리를 실시함으로써 매립 산화층(12)보다 아래쪽의 벌크층(14) 내부에 형성된 산소 석출물(14c)을 재성장시킬 수 있다. 이 제4 열처리의 가스 분위기는, 아르곤 또는 미량 산소(질소 또는 아르곤가스 베이스) 가스 분위기 하에서에 실시되는 것이 바람직하다. 제4 열처리 온도를 500∼1200℃의 범위내로 규정한 것은, 하한치 미만이면 산소 석출물(14c)의 성장이 충분히 일어나기 어렵고, 상한치를 초과하면 슬립 발생 등의 문제가 발생하기 때문이다. 또한, 제4 열처리 시간을 1∼96시간의 범위내로 규정한 것은, 하한치 미만이면 산소 석출물(14c)의 성장이 충분하지 않고, 상한치를 초과하면 생산성이 저하되는 문제를 발생시키기 때문이다. 또한, 제4 열처리는 1000∼1200℃에서 8∼24시간 실시되는 것이 바람직하다.
(2-6) 산화막(11b, 11c) 제거 공정
마지막의 도 3(g)에 나타내는 바와 같이, 제3 열처리한 웨이퍼(11) 표면 및 이면의 산화막(11b, 11c)을 플루오르산 등에 의해 제거한다. 이에 의해, 웨이퍼 표면으로부터 소정 깊이의 영역에 형성된 매립 산화층(12)과, 매립 산화층 상의 웨이퍼 표면에 형성된 SOI 층(13)과, 매립 산화층(12) 바로 아래에 형성된 결함 집합층(14a)과, 매립 산화층(12)의 아래쪽의 벌크층(14)을 구비하고, 결함 집합층(14a)보다 아래쪽의 벌크층(14)에 산소 석출물(14c)로 이루어진 게터링원을 가지며, 산소 석출물(14c)의 밀도가 1×108∼1×1012개/㎤이며, 산소 석출물(14c)의 사이즈가 50㎚ 이상인 것을 특징으로 하는 SIMOX 기판을 얻을 수 있다.
이 SIMOX 기판에서는, 결함 집합층(14a)보다 아래쪽의 벌크층(14)에 밀도가 1×108∼1×1012개/㎤, 사이즈가 50㎚ 이상인 산소 석출물(14c)을 갖고 있기 때문에, 디바이스 프로세스 중에서의 돌발적인 중금속 오염을 이 산화 석출물(14c)에 의해 효율적으로 포획할 수 있다. 또한, 이 산화 석출물(14c)은 결함 집합층(14a)보다 강한 게터링원이 되므로, 종래 결함 집합층(14a)에 포획되었던 중금속 오염물을 벌크층(14)의 산소 석출물(14c)에 게터링할 수 있다. 이 결과, 예를 들어, 중금속 농도가 1×1011∼1×1012개/㎠로 기판이 되도록 중금속으로 강제 오염했을 때, 결함 집합층(14a)의 포획되는 중금속 농도를 5×109개/㎠ 이하의 수준까지 저감할 수 있다.
본 실시형태에서는 도 3에 나타내는 바와 같이, 산소 이온 주입 공정전에 급속 열처리 공정, 제2 열처리 공정 및 제3 열처리 공정을 실시했지만, 도 4(a)∼도 4(g)에 각각 나타내는 바와 같이, 산소 이온 주입 공정과 제1 열처리 공정 사이에 급속 열처리 공정, 제2 열처리 공정 및 제3 열처리 공정을 실시하더라도 도 3에 나타내는 SIMOX 기판과 동일한 SIMOX 기판을 얻을 수 있다.
실시예
다음으로, 본 발명의 실시예를 비교예와 함께 자세히 설명한다.
<실시예 1>
우선, 도 3(a)에 나타내는 바와 같이, CZ 법에 의해 육성한 산소 농도 1.2× 1018atoms/㎤(구 ASTM) 및 비저항 20Ω·cm의 실리콘 잉곳으로부터 소정 두께로 잘라낸 CZ 실리콘 웨이퍼를 준비했다. 이어서, 도 3(b)에 나타내는 바와 같이, 이 웨이퍼를 암모니아 가스 분위기 하에서, 500℃에서 1150℃까지 25℃/초로 연속 승온한 후에, 1150℃로 15초 유지한 후, 25℃/초의 강온 속도로 500℃까지 강온시키는 급속 열처리를 실시했다. 다음으로, 도 3(c)에 나타내는 바와 같이, 이 급속 열처리한 웨이퍼(11)를 질소 분위기 하에서, 800℃로 4시간 유지하는 제2 열처리를 실시했다. 다음으로, 도 3(d)에 나타내는 바와 같이, 이 제2 열처리한 웨이퍼를 3% 산소 가스(질소가스 베이스) 분위기 하에서, 1000℃로 16시간 유지하는 제3 열처리를 실시했다. 다음으로, 도 3(e)에 나타내는 바와 같이, 이 웨이퍼를 550℃ 이하의 온도로 가열하고, 이 상태로 실리콘 웨이퍼의 소정 영역(예를 들어, 기판 표면으로부터 약 0.4㎛의 영역)에 다음 조건으로 산소 이온을 주입했다.
*가속 전압 : 180keV
빔전류 : 50㎃
도즈량 : 4×1017개/㎠
이온 주입후에 웨이퍼 표면에 SC-1 및 SC-2 세정을 실시했다. 이어서, 도3(f)에 나타내는 바와 같이, 웨이퍼(11)를 열처리로내에 넣고 산소 분압 0.5%의 Ar 가스 분위기 하에서, 1350℃의 일정 온도로 4시간 유지한 후, 이어서 로내 분위기의 산소 분압을 70%까지 증가시켜 4시간 더 유지하는 제1 열처리를 실시했다. 이 제1 열처리를 끝낸 웨이퍼 표면 및 이면의 산화막(11b, 11c)을 HF 용액으로 제거하여 도 3(g)에 나타내는 SIMOX 기판을 얻었다. 이 SIMOX 기판을 실시예 1로 했다.
<실시예 2>
우선, 도 4(a)에 나타내는 바와 같이, CZ 법에 의해 육성한 산소 농도 1.2×1018atoms/㎤(구 ASTM) 및 비저항 20Ω·cm의 실리콘 잉곳으로부터 소정 두께로 잘라낸 CZ 실리콘 웨이퍼를 준비했다. 이어서, 도 4(b)에 나타내는 바와 같이, 이 웨이퍼를 550℃ 이하의 온도로 가열하고, 이 상태로 실리콘 웨이퍼의 소정 영역(예를 들어, 기판 표면으로부터 약 0.4㎛의 영역)에 상기 실시예 1과 동일한 조건으로 산소 이온을 주입했다.
이온 주입후에 웨이퍼 표면에 SC-1 및 SC-2 세정을 실시했다. 이어서, 이 웨이퍼를 도 4(c)에 나타내는 바와 같이, 암모니아 가스 분위기 하에서, 500℃에서 1150℃까지 25℃/초로 연속 승온한 후에 1150℃로 15초 유지한 후, 25℃/초의 강온 속도로 500℃까지 강온시키는 급속 열처리를 실시했다. 다음으로, 도 4(d)에 나타내는 바와 같이, 이 급속 열처리한 웨이퍼(11)를, 아르곤 분위기 하에서, 800℃로 4시간 유지하는 제2 열처리를 실시했다. 다음으로, 도 4(e)에 나타내는 바와 같이, 이 제2 열처리한 웨이퍼를 0.5% 산소 가스(아르곤가스 베이스) 분위기 하에서, 1000℃로 16시간 유지하는 제3 열처리를 실시했다. 다음으로, 도 4(f)에 나타내는 바와 같이, 웨이퍼(11)를 열처리로내에 넣고 산소 분압 0.5% 의 Ar 가스 분위기 하에서, 1350℃의 일정 온도로 4시간 유지한 후, 이어서 로내 분위기의 산소 분압을 70%까지 증가시켜 4시간 더 유지하는 제1 열처리를 실시했다. 이 제1 열처리를 끝낸 웨이퍼 표면 및 이면의 산화막(11b, 11c)을 HF 용액으로 제거하여 도 4(g)에 나타내는 SIMOX 기판을 얻었다. 이 SIMOX 기판을 실시예 2로 했다.
<실시예 3>
우선, 도 1(a)에 나타내는 바와 같이, CZ 법에 의해 육성한 산소 농도 1.3×1018atoms/㎤(구 ASTM), 탄소 농도 5×1016atoms/㎤(구 ASTM) 및 비저항 20Ω·cm의 실리콘 잉곳으로부터 소정의 두께로 잘라낸 CZ 실리콘 웨이퍼를 준비했다. 이어서, 도 1(b)에 나타내는 바와 같이, 이 웨이퍼(11)를 3% 산소 가스(아르곤가스 베이스) 분위기 하에서, 800℃로 4시간 유지하는 제2 열처리를 실시했다. 다음으로, 도 1(c)에 나타내는 바와 같이, 이 제2 열처리한 웨이퍼를 3% 산소 가스(아르곤가스 베이스) 분위기 하에서, 1000℃로 8시간 유지하는 제3 열처리를 실시했다. 다음으로, 도 1(d)에 나타내는 바와 같이, 이 웨이퍼를 550℃ 이하의 온도로 가열하고, 이 상태로 실리콘 웨이퍼의 소정 영역(예를 들어, 기판 표면으로부터 약 0.4㎛의 영역)에 상기 실시예 1과 동일한 조건으로 산소 이온을 주입했다.
이온 주입후에 웨이퍼 표면에 SC-1 및 SC-2 세정을 실시했다. 이어서, 도1(e)에 나타내는 바와 같이, 웨이퍼(11)를 열처리로내에 넣고 산소 분압 0.5%의 Ar 가스 분위기 하에서, 1350℃의 일정 온도로 4시간 유지한 후, 이어서 로내 분위기의 산소 분압을 70%까지 증가시켜 4시간 더 유지하는 제1 열처리를 실시했다. 이 제1 열처리를 끝낸 웨이퍼 표면 및 이면의 산화막(11b, 11c)을 HF 용액으로 제거하 여 도 1(f)에 나타내는 SIMOX 기판을 얻었다. 이 SIMOX 기판을 실시예 3으로 했다.
<실시예 4>
우선, 도 1(a)에 나타내는 바와 같이, CZ 법에 의해 육성한 산소 농도 1.35×1018atoms/㎤(구 ASTM) 및 비저항 20Ω·cm의 실리콘 잉곳으로부터 소정의 두께로 잘라낸 CZ 실리콘 웨이퍼를 준비했다. 이어서, 도 1(b)에 나타내는 바와 같이, 이 웨이퍼를 아르곤 분위기 하에서, 500℃에서 850℃까지 0.5℃/분으로 연속 승온한 후에, 850℃로 1시간 유지하는 제2 열처리를 실시했다. 다음으로, 도 1(c)에 나타내는 바와 같이, 이 제2 열처리한 웨이퍼(11)를 아르곤 분위기 하에서, 850℃에서 3.0℃/분의 승온 속도로 1100℃까지 승온한 후에, 1100℃로 16시간 유지하는 제3 열처리를 실시했다. 다음으로, 도 1(d)에 나타내는 바와 같이, 이 웨이퍼를 550℃ 이하의 온도로 가열하고, 이 상태로 실리콘 웨이퍼의 소정 영역(예를 들어, 기판 표면으로부터 약 0.4㎛의 영역)에 상기 실시예 1과 동일한 조건으로 산소 이온을 주입했다.
이온 주입후에 웨이퍼 표면에 SC-1 및 SC-2 세정을 실시했다. 이어서, 도1(e)에 나타내는 바와 같이, 웨이퍼(11)를 열처리로내에 넣고 산소 분압 0.5%의 Ar 가스 분위기 하에서, 1350℃의 일정 온도로 4시간 유지한 후, 이어서 로내 분위기의 산소 분압을 70%까지 증가시켜 4시간 더 유지하는 제1 열처리를 실시했다. 이 제1 열처리를 끝낸 웨이퍼 표면 및 이면의 산화막(11b, 11c)을 HF 용액으로 제거하 여 도 1(f)에 나타내는 SIMOX 기판을 얻었다. 이 SIMOX 기판을 실시예 4로 했다.
<실시예 5∼8>
실시예 1∼4의 제1 열처리를 끝낸 웨이퍼를 0.5% 산소 가스(아르곤가스 베이스) 분위기 하에서, 1000℃로 16시간 유지하는 제4 열처리를 실시했다. 이 제4 열처리를 끝낸 웨이퍼 표면 및 이면의 산화막을 HF 용액으로 제거하여 SIMOX 기판을 얻었다. 이 SIMOX 기판을 실시예 5∼8로 했다.
<비교예 1>
우선, CZ 법에 의해 육성한 산소 농도 1.3×1018atoms/㎤(구 ASTM) 및 비저항 20Ω·cm의 실리콘 잉곳으로부터 소정의 두께로 잘라낸 CZ 실리콘 웨이퍼를 준비했다. 이어서, 이 웨이퍼를 550℃ 이하의 온도로 가열하고, 이 상태로 실리콘 웨이퍼의 소정 영역(예를 들어, 기판 표면으로부터 약 0.4㎛의 영역)에 상기 실시예 1과 동일한 조건으로 산소 이온을 주입했다.
이온 주입후에 웨이퍼 표면에 SC-1 및 SC-2 세정을 실시했다. 이어서, 웨이퍼를 열처리로내에 넣고 산소 분압 0.5%의 Ar 가스 분위기 하에서, 1350℃의 일정 온도로 4시간 유지한 후, 이어서 로내 분위기의 산소 분압을 70%까지 증가시켜 4시간 더 유지하는 제1 열처리를 실시했다. 이 제1 열처리를 끝낸 웨이퍼 표면 및 이면의 산화막을 HF 용액으로 제거하여 SIMOX 기판을 얻었다. 이 SIMOX 기판을 비교예 1로 했다.
<비교예 2>
비교예 1의 제1 열처리를 끝낸 웨이퍼를 3% 산소 가스(아르곤가스 베이스) 분위기 하에서, 1000℃로 16시간 유지하는 제4 열처리를 실시했다. 이 제4 열처리를 끝낸 웨이퍼 표면 및 이면의 산화막을 HF 용액으로 제거하여 SIMOX 기판을 얻었다. 이 SIMOX 기판을 비교예 2로 했다.
<비교시험 1>
실시예 1∼8 및 비교예 1, 2의 각 SIMOX 기판(10)의 표면 산화막(11b, 11c)을 제거한 후, 각 SIMOX 기판의 SOI 층(13), 매립 산화층(12) 및 매립 산화층 바로 아래의 결함 집합층(14a)을 플루오르산 질산 수용액으로 각각 용해 회수하고, 이들 회수한 용해액에 ICP-MS 측정을 실시하고, 용해액중에 포함되는 니켈 농도를 측정했다. 또한, 실시예 1∼8 및 비교예 1, 2의 벌크층(14)을, 이면으로부터 1㎛를 제외한 벌크층과 이면으로부터 1㎛의 영역과 각각 분별하여 모두 용해하고, 모두 용해한 각 용해액중의 니켈 농도를 측정했다.
실시예 1∼8의 SIMOX 기판에는, 이면으로부터 1㎛을 제외한 벌크 영역에는 니켈이 검출되었지만, 그 밖의 영역에는 니켈은 검출되지 않았다. 한편, 비교예 1 및 2의 SIMOX 기판에서는 매립 산화층 바로 아래의 결함 집합층(14a)에 니켈이 검출되었다. 즉, 디바이스 영역에 영향을 미칠 가능성이 있는 매립 산화층 바로 아래에는, 본 발명의 제조방법에 의해 얻어진 SIMOX 기판에는 니켈 오염이 검출되지 않는 것이 판명되었다.
<비교시험 2>
실시예 5 및 비교예 2에 있어서의 SIMOX 기판을 각각 2분할로 나누었다. 이 분할한 기판을 라이트(Wright) 에칭액으로 선택 에칭을 실시했다. 분할한 실시예 5 및 비교예 2의 기판을 광학 현미경에 의해 각각 관찰했다. 실시예 5에서는 기판 분할면 표면으로부터 깊이 2㎛에 있어서 산소 석출물이 기판 내부에 고밀도로 성장하고 있는 것이 관찰되었다. 한편, 비교예 2에서는 산소 석출물이 거의 성장하지 않았다. 즉, 1300℃ 이상을 필요로 하는 매립 산화막 형성 열처리 공정을 실시했다 하더라도, 그 열처리전에 충분히 산소 석출물을 성장시켜 두면, 이 산소 석출물은 소실되지 않는 것을 증명하고 있어, 이들 산소 석출물이 SIMOX 제조 공정에서 게터링 효과를 갖는 것이 판명되었다.
본 발명의 SIMOX 기판의 제조방법은, 이온 주입이나 고온 열처리에 기인하는 중금속 오염을 벌크층 내부에 효율적으로 포획할 수 있다.
도 1은 본 발명의 제1 실시형태에 있어서의 SIMOX 기판의 제조방법을 나타내는 공정도이다.
도 2는 본 발명의 제1 실시형태에 있어서의 SIMOX 기판의 다른 제조방법을 나타내는 공정도이다.
도 3은 본 발명의 제2 실시형태에 있어서의 SIMOX 기판의 제조방법을 나타내는 공정도이다.
도 4는 본 발명의 제2 실시형태에 있어서의 SIMOX 기판의 다른 제조방법을 나타내는 공정도이다.
부호의 설명
10 SIMOX 기판
11 실리콘 웨이퍼
12 매립 산화층
13 SOI 층
14 벌크층
14a 결함 집합층
14b 산소 석출핵
14c 산소 석출물
15 홀

Claims (6)

  1. 실리콘 웨이퍼(11)의 내부에 산소 이온을 주입하는 산소 이온 주입 공정과,
    상기 웨이퍼(11)를 산소와 불활성 가스의 혼합 가스 분위기 중에서, 1300∼1390℃에서 제1 열처리함으로써, 상기 웨이퍼(11) 표면으로부터 소정 깊이의 영역에 매립 산화층(12)을 형성하는 동시에 상기 매립 산화층(12) 상의 웨이퍼 표면에 SOI 층(13)을 형성하는 제1 열처리 공정을 포함하는 SIMOX 기판의 제조방법에 있어서,
    상기 산소 이온 주입 전의 실리콘 웨이퍼(11)가 9×1017∼1.8×1018atoms/㎤의 산소 농도를 가지며, 상기 매립 산화층(12)이 웨이퍼 전면에 걸쳐 또는 부분적으로 형성되고,
    상기 산소 이온 주입 공정 전 또는 상기 산소 이온 주입 공정과 상기 제1 열처리 공정 사이에 상기 웨이퍼(11) 내부에 산소 석출핵(14b)을 형성하기 위한 제2 열처리 공정과, 이 제2 열처리 공정에 이어지는 상기 웨이퍼(11) 내부에 형성된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시키기 위한 제3 열처리 공정을 포함하고,
    상기 제3 열처리 공정에 의해 웨이퍼 내부에 성장된 산소석출물은, 상기 제3 열처리 공정에 이어지는 상기 제1 열처리 후에도 웨이퍼 내부에 잔존하고,
    상기 제1 열처리한 웨이퍼를 500∼1200℃에서 1∼96시간 유지하는 제4 열처 리함으로써, 매립 산화층(12)보다 아래쪽의 벌크층(14) 내부에 형성된 산소 석출물(14c)을 재성장시키는 제4 열처리 공정을 수행하는 것을 특징으로 하는 SIMOX 기판의 제조방법.
  2. 청구항 1에 있어서, 제2 열처리 공정에서의 제2 열처리는, 웨이퍼를 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 500∼900℃의 온도로 1∼96시간 유지함으로써 행해지고, 제3 열처리 공정에서의 제3 열처리는, 상기 제2 열처리한 웨이퍼를, 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 상기 제2 열처리 온도보다 높은 900∼1250℃의 온도로 1∼96시간 유지함으로써 행해지는, SIMOX 기판의 제조방법.
  3. 청구항 1 또는 2에 있어서, 제2 열처리 공정에서의 제2 열처리는, 500℃ 내지 900℃의 일부 범위 또는 전체 범위에서 0.1∼20.0℃/분의 속도로 승온함으로써 1∼96시간의 범위 내에서 행해지고, 제3 열처리 공정에서의 제3 열처리는, 900℃ 내지 1250℃의 일부 범위 또는 전체 범위에서 0.1∼20℃/분의 속도로 승온함으로써 1∼96시간의 범위 내에서 행해지는, SIMOX 기판의 제조방법.
  4. 실리콘 웨이퍼(11)의 내부에 산소 이온을 주입하는 산소 이온 주입 공정과,
    상기 웨이퍼(11)를 산소와 불활성 가스의 혼합 가스 분위기 중에서, 1300∼1390℃에서 제1 열처리함으로써, 상기 웨이퍼(11) 표면으로부터 소정 깊이의 영역 에 매립 산화층(12)을 형성하는 동시에 상기 매립 산화층(12) 상의 웨이퍼 표면에 SOI 층(13)을 형성하는 제1 열처리 공정을 포함하는 SIMOX 기판의 제조방법에 있어서,
    상기 산소 이온 주입 전의 실리콘 웨이퍼(11)가 9×1017∼1.8×1018atoms/㎤의 산소 농도를 가지며, 상기 매립 산화층(12)이 웨이퍼 전면에 걸쳐 또는 부분적으로 형성되고,
    상기 산소 이온 주입 공정 전 또는 상기 산소 이온 주입 공정과 상기 제1 열처리 공정 사이에 상기 웨이퍼(11) 내부에 홀을 주입하기 위한 급속 열처리 공정과, 이 급속 열처리 공정에 이어지는 상기 웨이퍼(11) 내부에 산소 석출핵(14b)을 형성하기 위한 제2 열처리 공정과, 이 제2 열처리 공정에 이어지는 상기 웨이퍼(11) 내부에 형성된 산소 석출핵(14b)을 산소 석출물(14c)로 성장시키기 위한 제3 열처리 공정을 포함하고,
    상기 제3 열처리 공정에 의해 웨이퍼 내부에 성장된 산소석출물은, 상기 제3 열처리 공정에 이어지는 상기 제1 열처리 후에도 웨이퍼 내부에 잔존하고,
    상기 제1 열처리한 웨이퍼를 500∼1200℃에서 1∼96시간 유지하는 제4 열처리함으로써, 매립 산화층(12)보다 아래쪽의 벌크층(14) 내부에 형성된 산소 석출물(14c)을 재성장시키는 제4 열처리 공정을 수행하는 것을 특징으로 하는 SIMOX 기판의 제조방법.
  5. 청구항 4에 있어서, 급속 열처리 공정에서의 급속 열처리는, 웨이퍼를 비산화성 가스 또는 암모니아 가스와의 혼합 가스 분위기 하에서, 1050∼1350℃로 1∼900초간 유지시킨 후, 그 후 강온 속도 10℃/초 이상으로 강온함으로써 행해지고, 제2 열처리 공정에서의 제2 열처리는, 상기 급속 열처리한 웨이퍼를 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 500∼1000℃로 1∼96시간 유지함으로써 행해지며, 제3 열처리 공정에서의 제3 열처리는, 상기 제2 열처리한 웨이퍼를, 수소, 아르곤, 질소, 산소 가스 또는 이들 혼합 가스 분위기 하에서, 상기 제2 열처리 온도보다 높은 900∼1250℃로 1∼96시간 유지함으로써 행해지는, SIMOX 기판의 제조방법.
  6. 청구항 4 또는 청구항 5에 있어서, 제2 열처리 공정에서의 제2 열처리는, 500℃ 내지 1000℃의 일부 범위 또는 모든 범위에서 0.1∼20.0℃/분의 속도로 승온함으로써 1∼96시간의 범위 내에서 행해지고, 제3 열처리 공정에서의 제3 열처리는, 1000℃ 내지 1250℃의 일부 범위 또는 전체 범위에서 0.1∼20℃/분의 속도로 승온함으로써 1∼96시간의 범위 내에서 행해지는, SIMOX 기판의 제조방법.
KR1020097023193A 2004-05-25 2005-05-19 Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판 KR20090130872A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004154624A JP2005340348A (ja) 2004-05-25 2004-05-25 Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JPJP-P-2004-154624 2004-05-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030622A Division KR20090006878A (ko) 2004-05-25 2005-05-19 Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판

Publications (1)

Publication Number Publication Date
KR20090130872A true KR20090130872A (ko) 2009-12-24

Family

ID=35451155

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097023193A KR20090130872A (ko) 2004-05-25 2005-05-19 Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
KR1020087030622A KR20090006878A (ko) 2004-05-25 2005-05-19 Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087030622A KR20090006878A (ko) 2004-05-25 2005-05-19 Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판

Country Status (7)

Country Link
US (1) US20080044669A1 (ko)
EP (1) EP1768185A4 (ko)
JP (1) JP2005340348A (ko)
KR (2) KR20090130872A (ko)
CN (2) CN101847595B (ko)
TW (1) TWI267144B (ko)
WO (1) WO2005117122A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
JP5158833B2 (ja) * 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
KR100741856B1 (ko) * 2006-04-24 2007-07-24 삼성전자주식회사 소이 기판의 형성 방법 및 이에 의해 형성된 소이 기판
JP4952069B2 (ja) * 2006-06-02 2012-06-13 大日本印刷株式会社 加速度センサの製造方法
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
DE102008027521B4 (de) 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
KR100987794B1 (ko) * 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
KR101160267B1 (ko) * 2011-01-27 2012-06-27 주식회사 엘지실트론 웨이퍼 상에 원추형 구조물 형성 방법
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
CN104155302B (zh) * 2014-07-03 2017-02-15 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
JP6704781B2 (ja) * 2016-04-27 2020-06-03 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
WO2019187844A1 (ja) * 2018-03-28 2019-10-03 住友精密工業株式会社 Ｍｅｍｓデバイスの製造方法、ｍｅｍｓデバイス及びそれを用いたシャッタ装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2752799B2 (ja) * 1991-03-27 1998-05-18 三菱マテリアル株式会社 Ｓｏｉ基板の製造方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JP3204855B2 (ja) * 1994-09-30 2001-09-04 新日本製鐵株式会社 半導体基板の製造方法
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
DE60041309D1 (de) * 1999-03-16 2009-02-26 Shinetsu Handotai Kk Herstellungsverfahren für siliziumwafer und siliziumwafer
JP2002134724A (ja) * 2000-10-24 2002-05-10 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6602757B2 (en) * 2001-05-21 2003-08-05 International Business Machines Corporation Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
CN100446196C (zh) * 2001-06-22 2008-12-24 Memc电子材料有限公司 通过离子注入产生具有本征吸除的绝缘体衬底硅结构的方法
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate

Also Published As

Publication number Publication date
US20080044669A1 (en) 2008-02-21
EP1768185A1 (en) 2007-03-28
CN101010805A (zh) 2007-08-01
CN101847595A (zh) 2010-09-29
CN101847595B (zh) 2013-02-13
WO2005117122A1 (ja) 2005-12-08
JP2005340348A (ja) 2005-12-08
KR20090006878A (ko) 2009-01-15
TWI267144B (en) 2006-11-21
TW200607021A (en) 2006-02-16
EP1768185A4 (en) 2013-06-19

Similar Documents

Publication Publication Date Title
KR20090130872A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
US8846493B2 (en) Methods for producing silicon on insulator structures having high resistivity regions in the handle wafer
EP0948037B1 (en) Method for manufacturing a silicon epitaxial wafer
JP4970724B2 (ja) 高抵抗シリコンウエーハの製造方法
JP4605876B2 (ja) シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
TWI724266B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
KR19990024037A (ko) 반도체장치 및 그 제조방법
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
KR100319413B1 (ko) 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
KR100741540B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼와 에피텍셜 웨이퍼, 및 그제조방법
JP4013276B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
WO2002049091A1 (fr) Procede de fabrication d&#39;une tranche de recuit et tranche obtenue
KR20120023056A (ko) 실리콘 웨이퍼 및 그 제조 방법
US20100052093A1 (en) Semiconductor substrate and method of manufacturing the same
JPH11204534A (ja) シリコンエピタキシャルウェーハの製造方法
JP4151876B2 (ja) シリコンウェーハの製造方法
KR20070022285A (ko) Ｓｉｍｏｘ 기판의 제조방법 및 그 방법에 의해 얻어지는ｓｉｍｏｘ 기판
JP4655557B2 (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4069554B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP2002076005A (ja) シリコン単結晶ウエハ
JPS59119842A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application